JP2775470B2 - 面入出力半導体レーザメモリ - Google Patents
面入出力半導体レーザメモリInfo
- Publication number
- JP2775470B2 JP2775470B2 JP1145470A JP14547089A JP2775470B2 JP 2775470 B2 JP2775470 B2 JP 2775470B2 JP 1145470 A JP1145470 A JP 1145470A JP 14547089 A JP14547089 A JP 14547089A JP 2775470 B2 JP2775470 B2 JP 2775470B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- light
- surface input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Lasers (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 （１）発明の属する技術分野 本発明は、並列光信号処理システムの基本構成デバイ
スであり、特に、スイッチ・メモリ機能を有する２次元
面入出力半導体レーザアレイに関するものである。
スであり、特に、スイッチ・メモリ機能を有する２次元
面入出力半導体レーザアレイに関するものである。
（２）従来技術とその問題点 従来、サイリスタ光素子は、第３図の断面図に示す如
く、ｎ−InP基板１上にｎ−InPバッファ層２、ｐ−InGa
AsPベース層３、ｎ−InPクラッド層４、ｕ−InGaAsP活
性層５、ｐ−InPクラッド層６と積層され、エッチング
等で溝17を形成し、電極9,10を分離して電気的に分離す
るものであった。デバイスをターン・オンする注入光
（制御光）15は、基板１側から注入し、出力光16は、素
子表面から取り出すものであったため、基板側に電極を
設けることができず、実用上および実装上困難が生じて
いた。例えば、この素子を実装するには、中空のジグを
用いなければならず、放熱設計及び実装上多大な困難が
生じていた。
く、ｎ−InP基板１上にｎ−InPバッファ層２、ｐ−InGa
AsPベース層３、ｎ−InPクラッド層４、ｕ−InGaAsP活
性層５、ｐ−InPクラッド層６と積層され、エッチング
等で溝17を形成し、電極9,10を分離して電気的に分離す
るものであった。デバイスをターン・オンする注入光
（制御光）15は、基板１側から注入し、出力光16は、素
子表面から取り出すものであったため、基板側に電極を
設けることができず、実用上および実装上困難が生じて
いた。例えば、この素子を実装するには、中空のジグを
用いなければならず、放熱設計及び実装上多大な困難が
生じていた。
（３）発明の目的 本発明の目的はかかる実装上の困難を解決して、表面
方向から注入光を注入し、かつ出力光も表面方向に取り
出すことを可能とし、かつ光素子をレーザとすることに
より出力光の出力を高め、かつ指向性を高めた面入出力
半導体メモリを提供することにある。
方向から注入光を注入し、かつ出力光も表面方向に取り
出すことを可能とし、かつ光素子をレーザとすることに
より出力光の出力を高め、かつ指向性を高めた面入出力
半導体メモリを提供することにある。
（４）発明の構成 （４−１）発明の構成と特徴 この目的を達成するために、本発明の面入出力半導体
レーザメモリは次のように構成されている。
レーザメモリは次のように構成されている。
ｎ型InP基板の上に、ｎ型InPバッファ層，エネルギー
バンド幅Ebのｐ型InGaAsPベース層，バンド幅Ecのｎ型I
nPクラッド層，バンド幅EaのアンドープInGaAsP活性
層，バンド幅Ecのｐ型InPクラッド層,p型InGaAsPコンタ
クト層が積層されており、各々のエネルギーバンド幅
Eb,Ec,Eaの間には、Ec＞EbEaなる関係を有しているpn
pnサイリスタ発光素子において、 pnpnサイリスタ発光部がストライプ状形状を有すると
ともに電流を注入できるストライプ状活性領域となって
おり、それ以外は、高抵抗のInP電流狭窄層あるいはInP
のｐ−ｎの接合の逆バイアスによる電流狭窄層で埋込ま
れている埋込み半導体レーザ構造を有しており、ストラ
イプ状活性領域とｐ−ｎ接合平面に対して垂直に形成さ
れたレーザ端面を有していてレーザ端面の近傍に、ｐ−
ｎ接合平面に対して40゜〜60゜傾いた斜反射鏡が形成し
てあり、レーザの出力光を該斜反射鏡に反射しせめて、
ｐ−ｎ接合平面にほぼ垂直に取り出し得て、かつ、素子
を制御するｐ−ｎ接合平面に対してほぼ垂直な外部から
の注入制御光を該斜反射鏡に反射せしめて、ストライプ
状の活性領域のベース層にレーザ端面から注入すること
を可能としたことを特徴とする面入出力半導体レーザメ
モリ。
バンド幅Ebのｐ型InGaAsPベース層，バンド幅Ecのｎ型I
nPクラッド層，バンド幅EaのアンドープInGaAsP活性
層，バンド幅Ecのｐ型InPクラッド層,p型InGaAsPコンタ
クト層が積層されており、各々のエネルギーバンド幅
Eb,Ec,Eaの間には、Ec＞EbEaなる関係を有しているpn
pnサイリスタ発光素子において、 pnpnサイリスタ発光部がストライプ状形状を有すると
ともに電流を注入できるストライプ状活性領域となって
おり、それ以外は、高抵抗のInP電流狭窄層あるいはInP
のｐ−ｎの接合の逆バイアスによる電流狭窄層で埋込ま
れている埋込み半導体レーザ構造を有しており、ストラ
イプ状活性領域とｐ−ｎ接合平面に対して垂直に形成さ
れたレーザ端面を有していてレーザ端面の近傍に、ｐ−
ｎ接合平面に対して40゜〜60゜傾いた斜反射鏡が形成し
てあり、レーザの出力光を該斜反射鏡に反射しせめて、
ｐ−ｎ接合平面にほぼ垂直に取り出し得て、かつ、素子
を制御するｐ−ｎ接合平面に対してほぼ垂直な外部から
の注入制御光を該斜反射鏡に反射せしめて、ストライプ
状の活性領域のベース層にレーザ端面から注入すること
を可能としたことを特徴とする面入出力半導体レーザメ
モリ。
同一基板上に、２次元アレイ状にモノリシックに多数
の面入出力半導体レーザメモリを配置し、かつ、電流狭
窄層に、ストライプに平行な方向の分離溝を設けて、例
えば絶縁膜および金属層からなる遮光膜をその分離溝に
設けて、もれ光による半導体レーザメモリ間の干渉を防
ぐことを特徴とした第１項記載の面入出力半導体レーザ
メモリ。
の面入出力半導体レーザメモリを配置し、かつ、電流狭
窄層に、ストライプに平行な方向の分離溝を設けて、例
えば絶縁膜および金属層からなる遮光膜をその分離溝に
設けて、もれ光による半導体レーザメモリ間の干渉を防
ぐことを特徴とした第１項記載の面入出力半導体レーザ
メモリ。
面入出力のための斜反射鏡に高反射膜を形成したこと
を特徴とする第１項記載又は第２項記載の面入出力半導
体レーザメモリ。
を特徴とする第１項記載又は第２項記載の面入出力半導
体レーザメモリ。
本発明は、ストライプ状活性領域及びｐ−ｎ接合平面
に垂直に、レーザ端面を形成し、かつレーザ端面の近傍
に、ｐ−ｎ接合平面に対して40゜〜60゜傾いた斜反射鏡
を形成し、素子を制御する。ｐ−ｎ接合平面にほぼ垂直
な外部からの注入光（制御光）を該反射鏡に反射せしめ
て、ストライプ状活性領域のベース層にレーザ端面から
注入することを可能とし、かつレーザの出力光を該斜反
射面に反射せめて、ｐ−ｎ接合平面に対して、ほぼ垂直
な方向に取り出すことを可能としたことを、もっとも主
要な特徴とする。これにより、基板側から注入光を注入
しなければならず、電極の形成及び素子のマウント等、
実装上の不都合があった従来のサイリスタ光素子の欠点
は改善された。
に垂直に、レーザ端面を形成し、かつレーザ端面の近傍
に、ｐ−ｎ接合平面に対して40゜〜60゜傾いた斜反射鏡
を形成し、素子を制御する。ｐ−ｎ接合平面にほぼ垂直
な外部からの注入光（制御光）を該反射鏡に反射せしめ
て、ストライプ状活性領域のベース層にレーザ端面から
注入することを可能とし、かつレーザの出力光を該斜反
射面に反射せめて、ｐ−ｎ接合平面に対して、ほぼ垂直
な方向に取り出すことを可能としたことを、もっとも主
要な特徴とする。これにより、基板側から注入光を注入
しなければならず、電極の形成及び素子のマウント等、
実装上の不都合があった従来のサイリスタ光素子の欠点
は改善された。
（４−２）実施例 以下本発明の実施例について説明する。
第１図は本発明の第１の実施例を示す斜視図であって
は、１はｎ−InP基板、２はｎ−InPバッファ層、３はｐ
−InGaAsPベース層、４はｎ−InPクラッド層、５はｕ−
InGaAsP活性層、６はｐ−InPクラッド層、７はｐ−InGa
AsPコンタクト層、８はSI（Semi−Insulating）−InP電
流狭窄層、９はｎ電極、10はｐ電極、11はストライプ状
活性領域、12はレーザ端面、13はストライプ状活性領域
11とｐ−ｎ接合平面に対して40゜〜60゜傾けて設けられ
た斜反射鏡、14は高反射面、15は注入光（制御光）、16
は出力光である。
は、１はｎ−InP基板、２はｎ−InPバッファ層、３はｐ
−InGaAsPベース層、４はｎ−InPクラッド層、５はｕ−
InGaAsP活性層、６はｐ−InPクラッド層、７はｐ−InGa
AsPコンタクト層、８はSI（Semi−Insulating）−InP電
流狭窄層、９はｎ電極、10はｐ電極、11はストライプ状
活性領域、12はレーザ端面、13はストライプ状活性領域
11とｐ−ｎ接合平面に対して40゜〜60゜傾けて設けられ
た斜反射鏡、14は高反射面、15は注入光（制御光）、16
は出力光である。
これを動作させるには、ｐ電極10とｎ電極９間に電圧
をかける。層構造はpnpn構造であるから、電流は流れな
い。そこで注入光15を斜反射鏡13に反射させて、ｐ−In
GaAsPベース層３に注入すると、pnpn接合はターンオン
し、電流が流れ、ｕ−InGaAsP活性層５が発光し、半導
体レーザは発振する。この状態で注入光15を切っても、
ｕ−InGaAsP活性層５の光が、ｐ−InGaAsPベース層３に
注入され、pnpn接合のターンオン状態は維持され、半導
体レーザは、発振を続ける。ｐとｎの電極間にマイナス
電極のパルスを加えると、pnpn接合はターンオフし、電
流が流れなくなり、半導体レーザは、発振を停止する。
これが面入出力半導体レーザのメモリ動作の光制御であ
る。
をかける。層構造はpnpn構造であるから、電流は流れな
い。そこで注入光15を斜反射鏡13に反射させて、ｐ−In
GaAsPベース層３に注入すると、pnpn接合はターンオン
し、電流が流れ、ｕ−InGaAsP活性層５が発光し、半導
体レーザは発振する。この状態で注入光15を切っても、
ｕ−InGaAsP活性層５の光が、ｐ−InGaAsPベース層３に
注入され、pnpn接合のターンオン状態は維持され、半導
体レーザは、発振を続ける。ｐとｎの電極間にマイナス
電極のパルスを加えると、pnpn接合はターンオフし、電
流が流れなくなり、半導体レーザは、発振を停止する。
これが面入出力半導体レーザのメモリ動作の光制御であ
る。
第２図は本発明の第２の実施例の面入力出力半導体メ
モリアレイの斜視図である。１はｎ−InP基板、３はｐ
−InGaAsPベース層、５はｕ−InGaAsP活性層、９はｎ電
極、10はｐ電極、11はストライプ状活性領域、12はレー
ザ端面、13は高反射膜付き斜反射鏡、15は注入光（制御
光）、16は出力光、17は分離溝、18は遮光膜である。本
発明の特徴に直接の関係を有しない部分は図示を省略し
てあるが、配線パターンは、絶縁膜を介して多層配線さ
れ、各々独立に電流電圧設定ができるようになってい
る。遮光膜18は、隣接素子との光の相互作用を防ぐた
め、不可欠のものである。
モリアレイの斜視図である。１はｎ−InP基板、３はｐ
−InGaAsPベース層、５はｕ−InGaAsP活性層、９はｎ電
極、10はｐ電極、11はストライプ状活性領域、12はレー
ザ端面、13は高反射膜付き斜反射鏡、15は注入光（制御
光）、16は出力光、17は分離溝、18は遮光膜である。本
発明の特徴に直接の関係を有しない部分は図示を省略し
てあるが、配線パターンは、絶縁膜を介して多層配線さ
れ、各々独立に電流電圧設定ができるようになってい
る。遮光膜18は、隣接素子との光の相互作用を防ぐた
め、不可欠のものである。
このように同一基板に、モノリシックに２次元アレイ
状の多数配置してあるので、並列光信号処理システムに
不可欠の光信号処理の同期並列化が可能となる。
状の多数配置してあるので、並列光信号処理システムに
不可欠の光信号処理の同期並列化が可能となる。
なお本実施例は、InGaAsP/InP系結晶を例にとって説
明したが、他の例えばAlGaAs/GaAs系結晶を用いたデバ
イスにも適用できるのは明白である。また、ｐ型ｎ型の
極性を変えた例にも適用できるのは明白である。
明したが、他の例えばAlGaAs/GaAs系結晶を用いたデバ
イスにも適用できるのは明白である。また、ｐ型ｎ型の
極性を変えた例にも適用できるのは明白である。
（発明の効果） 以上説明したように、本発明は表面にほぼ垂直な方向
からの光の注入および垂直な方向への光の出力が可能な
半導体レーザメモリであるから、実装上および実用上の
困難もなく、また同一基板上へのモノリシックな２次元
アレイ構成も可能であるので、並列光信号処理システム
の基本デバイスとして、光信号処理の同時並列化が可能
である利点がある。
からの光の注入および垂直な方向への光の出力が可能な
半導体レーザメモリであるから、実装上および実用上の
困難もなく、また同一基板上へのモノリシックな２次元
アレイ構成も可能であるので、並列光信号処理システム
の基本デバイスとして、光信号処理の同時並列化が可能
である利点がある。
第１図は本発明の第１の実施例の面入出力半導体メモリ
の斜視図、第２図は本発明の第２の実施例の面入出力半
導体メモリアレイの斜視図、第３図は従来のサイリスタ
光素子の断面図である。 １……ｎ−InP基板、２……ｎ−InPバッファ層、３……
ｐ−InGaAsPベース層、４……ｎ−InPクラッド層、５…
…ｕ−InGaAsP活性層、 ６……ｐ−InPクラッド層、７……ｐ−InGaAsPコンタク
ト層、８……SI−InP電流狭窄層、９……ｎ電極、10…
…ｐ電極、11……ストライプ状活性領域、12……レーザ
端面、13……斜反射鏡、14……高反射鏡、15……注入光
（制御光）、16……出力光、17……分離溝、18……遮光
膜。
の斜視図、第２図は本発明の第２の実施例の面入出力半
導体メモリアレイの斜視図、第３図は従来のサイリスタ
光素子の断面図である。 １……ｎ−InP基板、２……ｎ−InPバッファ層、３……
ｐ−InGaAsPベース層、４……ｎ−InPクラッド層、５…
…ｕ−InGaAsP活性層、 ６……ｐ−InPクラッド層、７……ｐ−InGaAsPコンタク
ト層、８……SI−InP電流狭窄層、９……ｎ電極、10…
…ｐ電極、11……ストライプ状活性領域、12……レーザ
端面、13……斜反射鏡、14……高反射鏡、15……注入光
（制御光）、16……出力光、17……分離溝、18……遮光
膜。
Claims (3)
- 【請求項１】ｎ型InP基板の上に、ｎ型InPバッファ層，
エネルギーバンド幅Ebのｐ型InGaAsPベース層，バンド
幅Ecのｎ型InPクラッド層，バンド幅EaのアンドープInG
aAsP活性層，バンド幅Ecのｐ型InPクラッド層,p型InGaA
sPコンタクト層が積層されており、各々のエネルギーバ
ンド幅Eb,Ec,Eaの間には、Ec＞EbEaなる関係を有して
いるpnpnサイリスタ発光素子において、 pnpnサイリスタ発光部がストライプ状形状を有するとと
もに電流を注入できるストライプ状活性領域となってお
り、それ以外は、高抵抗のInP電流狭窄層あるいはInPの
ｐ−ｎの接合の逆バイアスによる電流狭窄層で埋込まれ
ている埋込み半導体レーザ構造を有しており、ストライ
プ状活性領域とｐ−ｎ接合平面に対して垂直に形成され
たレーザ端面を有していてレーザ端面の近傍に、ｐ−ｎ
接合平面に対して40゜〜60゜傾いた斜反射鏡が形成して
あり、レーザの出力光を該斜反射鏡に反射しせめて、ｐ
−ｎ接合平面にほぼ垂直に取り出し得て、かつ、素子を
制御するｐ−ｎ接合平面に対してほぼ垂直な外部からの
注入制御光を該斜反射鏡に反射せしめて、ストライプ状
の活性領域のベース層にレーザ端面から注入することを
可能としたことを特徴とする面入出力半導体レーザメモ
リ。 - 【請求項２】同一基板上に、２次元アレイ状にモノリシ
ックに多数の面入出力半導体レーザメモリを配置し、か
つ、電流狭窄層に、ストライプに平行な方向の分離溝を
設けて、例えば絶縁膜および金属層からなる遮光膜をそ
の分離溝に設けて、もれ光による半導体レーザメモリ間
の干渉を防ぐことを特徴とした特許請求の範囲第１項記
載の面入出力半導体レーザメモリ。 - 【請求項３】面入出力のための斜反射鏡に高反射膜を形
成したことを特徴とする特許請求の範囲第１項記載又は
第２項記載の面入出力半導体レーザメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145470A JP2775470B2 (ja) | 1989-06-09 | 1989-06-09 | 面入出力半導体レーザメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145470A JP2775470B2 (ja) | 1989-06-09 | 1989-06-09 | 面入出力半導体レーザメモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0311325A JPH0311325A (ja) | 1991-01-18 |
| JP2775470B2 true JP2775470B2 (ja) | 1998-07-16 |
Family
ID=15385989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1145470A Expired - Lifetime JP2775470B2 (ja) | 1989-06-09 | 1989-06-09 | 面入出力半導体レーザメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2775470B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4501359B2 (ja) * | 2003-05-30 | 2010-07-14 | ソニー株式会社 | 半導体レーザ装置 |
| JP5045001B2 (ja) * | 2006-06-22 | 2012-10-10 | 日亜化学工業株式会社 | 半導体発光素子 |
| EP2944728B1 (en) | 2012-06-07 | 2017-11-22 | Caterpillar Work Tools B. V. | A jaw assembly for a demolition tool |
-
1989
- 1989-06-09 JP JP1145470A patent/JP2775470B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0311325A (ja) | 1991-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4910571A (en) | Optical semiconductor device | |
| US5212706A (en) | Laser diode assembly with tunnel junctions and providing multiple beams | |
| US5665985A (en) | Light-emitting diode of edge-emitting type, light-receiving device of lateral-surface-receiving type, and arrayed light source | |
| JP2790631B2 (ja) | 自己走査形発光素子アレイ | |
| JP2784011B2 (ja) | 自己走査型発光素子アレイ | |
| JP2784010B2 (ja) | 自己走査型発光素子アレイ | |
| JPH02208067A (ja) | 光走査装置 | |
| JP2775470B2 (ja) | 面入出力半導体レーザメモリ | |
| JPH09260763A (ja) | 半導体レーザ装置 | |
| JPS6214465A (ja) | モノリシツク光電子集積回路 | |
| KR20010089757A (ko) | 레이저 다이오드 장치 및 상기 장치를 제조하기 위한 방법 | |
| JPH02170486A (ja) | 半導体発光装置 | |
| JPS63116489A (ja) | 光集積回路 | |
| KR0144943B1 (ko) | 수직 공동 면 발광 레이저 다이오드를 이용한 광원과 광검출기 조합체 | |
| JPH04192483A (ja) | 半導体アレイレーザ装置 | |
| JPS61231786A (ja) | ２次元光走査型半導体レ−ザ | |
| JPH0311783A (ja) | 面入出力双安定半導体レーザおよび半導体レーザアレイ | |
| JPH0311689A (ja) | 面発光型波長制御ｄｂｒレーザ | |
| JPS6257259A (ja) | 発光半導体素子 | |
| JPH0297082A (ja) | 多点発光型半導体レーザ | |
| JP2766017B2 (ja) | 光素子および光電子装置 | |
| JPH03230571A (ja) | 高密度光プリンター光源 | |
| JPS63199327A (ja) | 光フリツプフロツプ | |
| JP3364517B2 (ja) | 半導体発光装置 | |
| JPS61290788A (ja) | 半導体レ−ザ装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |