JP2773802B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP2773802B2 JP2773802B2 JP1266313A JP26631389A JP2773802B2 JP 2773802 B2 JP2773802 B2 JP 2773802B2 JP 1266313 A JP1266313 A JP 1266313A JP 26631389 A JP26631389 A JP 26631389A JP 2773802 B2 JP2773802 B2 JP 2773802B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- lead
- semiconductor device
- encapsulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、樹脂封止型半導体装置の構造及びその製造
方法に関するものである。
方法に関するものである。
（従来の技術） 従来、このような分野の技術としては、例えば以下に
示すようなものがあった。
示すようなものがあった。
第３図はかかる従来の半導体装置用リードフレームの
平面図、第４図は従来の半導体装置の斜視図である。
平面図、第４図は従来の半導体装置の斜視図である。
これらの図に示すように、半導体装置のリードフレー
ムは、ガイドレール部１と、このリードフレーム内部に
向かって延在する支持部２を介して一体に設けられ、半
導体素子３が搭載されてダイスボンドされるダイパッド
４と、このダイパッド４近傍に内端が配置されるよう
に、ガイドレール部１或いはセクションバー５から延在
して一体に設けられた複数のリード６とが、金属板によ
って構成されている。
ムは、ガイドレール部１と、このリードフレーム内部に
向かって延在する支持部２を介して一体に設けられ、半
導体素子３が搭載されてダイスボンドされるダイパッド
４と、このダイパッド４近傍に内端が配置されるよう
に、ガイドレール部１或いはセクションバー５から延在
して一体に設けられた複数のリード６とが、金属板によ
って構成されている。
そして、このリードフレームを用いて半導体装置を構
成するには、上述したように、このリードフレームのダ
イパッド４上に半導体素子３をダイスボンドし、この半
導体素子３上のリード導出を行うべき電極乃至端子と、
これらに対応するリード６とを金属細線７を介して接続
する。そして、半導体素子３のダイパッド４と金属細線
７とリード６の接続部とを全体的に覆うように樹脂モー
ルド８を施し、その後、各リード６からダムバー９を切
り離し、更に、ガイドレール部１或いはセクションバー
５から各リード６を切断し、互いに電気的に分離する。
成するには、上述したように、このリードフレームのダ
イパッド４上に半導体素子３をダイスボンドし、この半
導体素子３上のリード導出を行うべき電極乃至端子と、
これらに対応するリード６とを金属細線７を介して接続
する。そして、半導体素子３のダイパッド４と金属細線
７とリード６の接続部とを全体的に覆うように樹脂モー
ルド８を施し、その後、各リード６からダムバー９を切
り離し、更に、ガイドレール部１或いはセクションバー
５から各リード６を切断し、互いに電気的に分離する。
続いて、支持部２を樹脂モールド８の外面に沿って切
断し、ガイドレール部１、セクションバー５を排除し、
更に必要に応じてリード６を屈曲させる。このようにし
て、第４図に示すような半導体装置が得られる。
断し、ガイドレール部１、セクションバー５を排除し、
更に必要に応じてリード６を屈曲させる。このようにし
て、第４図に示すような半導体装置が得られる。
（発明が解決しようとする課題） しかしながら、上記した従来の半導体装置では、第５
図に示すように、半導体素子３が搭載されているダイパ
ッド４と支持部２とが一体に連結されているため、支持
部２及び樹脂モールド８の界面に沿って内部に浸入した
水分が半導体素子３へ達し、半導体装置が腐食、故障す
るという問題点があった。
図に示すように、半導体素子３が搭載されているダイパ
ッド４と支持部２とが一体に連結されているため、支持
部２及び樹脂モールド８の界面に沿って内部に浸入した
水分が半導体素子３へ達し、半導体装置が腐食、故障す
るという問題点があった。
また、第６図に示すように、樹脂モールド８内部に半
導体装置の厚み方向に対してダイパッド４と半導体素子
３、ダイスボンド層10、金属細線７があるため、半導体
装置を薄型化できないという問題点があった。
導体装置の厚み方向に対してダイパッド４と半導体素子
３、ダイスボンド層10、金属細線７があるため、半導体
装置を薄型化できないという問題点があった。
本発明は、装置内部への水分の浸入をなくすと共に、
樹脂封止型半導体装置の薄型化を図り、しかも信頼性の
高い樹脂封止型半導体装置及びその製造方法を提供する
ことを目的とする。
樹脂封止型半導体装置の薄型化を図り、しかも信頼性の
高い樹脂封止型半導体装置及びその製造方法を提供する
ことを目的とする。
（課題を解決するための手段） 本発明は上記目的を達成するために、樹脂封止型半導
体装置において、半導体素子（11）と、この半導体素子
（11）と隔離され、前記半導体素子（11）の側面に配置
されるリード（12）と、前記半導体素子（11）と隔離さ
れ、前記半導体素子（11）と前記リード（12）の先端部
間に接着される紫外線照射により硬化させた樹脂（13）
とを設けるようにしたものである。
体装置において、半導体素子（11）と、この半導体素子
（11）と隔離され、前記半導体素子（11）の側面に配置
されるリード（12）と、前記半導体素子（11）と隔離さ
れ、前記半導体素子（11）と前記リード（12）の先端部
間に接着される紫外線照射により硬化させた樹脂（13）
とを設けるようにしたものである。
また、樹脂封止型半導体装置の製造方法において、半
導体素子（11）とリード（12）とを離間して配置し、前
記半導体素子（11）の側面と前記リード（12）とを樹脂
（13）で接続する工程と、紫外線を照射することにより
前記樹脂（13）を硬化させる工程と、前記半導体素子
（11）上の端子とリード（12）を金属細線（14）を用い
て接続する工程と、前記半導体素子（11）、前記リード
（12）、前記樹脂（13）及び前記金属細線（14）をモー
ルド樹脂（15）で覆う工程とを施すようにしたものであ
る。
導体素子（11）とリード（12）とを離間して配置し、前
記半導体素子（11）の側面と前記リード（12）とを樹脂
（13）で接続する工程と、紫外線を照射することにより
前記樹脂（13）を硬化させる工程と、前記半導体素子
（11）上の端子とリード（12）を金属細線（14）を用い
て接続する工程と、前記半導体素子（11）、前記リード
（12）、前記樹脂（13）及び前記金属細線（14）をモー
ルド樹脂（15）で覆う工程とを施すようにしたものであ
る。
（作用） 本発明によれば、上記したように、半導体装置におい
て、従来の樹脂封止型半導体装置における支持部とダイ
パッドを排除し、リード（12）の先端部と半導体素子
（11）の側面間を絶縁性物質（13）で接着することによ
りダイスボンドを行う。
て、従来の樹脂封止型半導体装置における支持部とダイ
パッドを排除し、リード（12）の先端部と半導体素子
（11）の側面間を絶縁性物質（13）で接着することによ
りダイスボンドを行う。
なお、半導体素子とリードとの間に形成した樹脂は、
当然封止樹脂との間では密着力（一体性）が良く、例え
ば、リードと封止樹脂との間から水分が浸入してきて
も、前記樹脂より内部への水分の浸入を阻止することが
できる。
当然封止樹脂との間では密着力（一体性）が良く、例え
ば、リードと封止樹脂との間から水分が浸入してきて
も、前記樹脂より内部への水分の浸入を阻止することが
できる。
（実施例） 以下、本発明の実施例について図面を参照しながら詳
細に説明する。
細に説明する。
第１図は本発明の実施例を示す半導体装置の上面から
の透視図、第２図は本発明の実施例を示す半導体装置の
要部拡大断面図である。
の透視図、第２図は本発明の実施例を示す半導体装置の
要部拡大断面図である。
これらの図に示すように、この半導体装置は、半導体
素子11、リード12、ダイスボンド材13、金属細線14、樹
脂モールド15から構成されている。以下、この半導体装
置について順を追って説明する。
素子11、リード12、ダイスボンド材13、金属細線14、樹
脂モールド15から構成されている。以下、この半導体装
置について順を追って説明する。
まず、リード12は銅、41Alloy（Fe−Ni合金）等によ
り構成されており、リード12と対応した位置に半導体素
子11を位置決めし、リード12の先端部と半導体素子11の
側面との間にダイスボンド材13を塗布する。ここで、ダ
イスボンド材13には絶縁性のものを用いる。例えば、紫
外線照射で仮硬化、或いは短時間（例えば、５〜10秒）
の熱処理等で仮硬化できるものの方がインライン仮に適
しており望ましい。そのダイスボンド材13を仮硬化し、
リード12と半導体素子11を固定する。
り構成されており、リード12と対応した位置に半導体素
子11を位置決めし、リード12の先端部と半導体素子11の
側面との間にダイスボンド材13を塗布する。ここで、ダ
イスボンド材13には絶縁性のものを用いる。例えば、紫
外線照射で仮硬化、或いは短時間（例えば、５〜10秒）
の熱処理等で仮硬化できるものの方がインライン仮に適
しており望ましい。そのダイスボンド材13を仮硬化し、
リード12と半導体素子11を固定する。
そして、半導体素子11上の導出されるべき端子と、必
要に応じて予め金、銀メッキ等が施された対応するリー
ド12とを金属細線14で接続し、半導体素子11、金属細線
14、リード12と金属細線14の接続部の全体を覆うように
樹脂モールド15を施す。その後、リードフレームのダム
バー（図示なし）を各リード12から切断し、各リード12
をセクションバー（図示なし）、ガイドレール部（図示
なし）から切り離し、互いに電気的に分離し、更に必要
に応じて、各リード12を屈曲させる。
要に応じて予め金、銀メッキ等が施された対応するリー
ド12とを金属細線14で接続し、半導体素子11、金属細線
14、リード12と金属細線14の接続部の全体を覆うように
樹脂モールド15を施す。その後、リードフレームのダム
バー（図示なし）を各リード12から切断し、各リード12
をセクションバー（図示なし）、ガイドレール部（図示
なし）から切り離し、互いに電気的に分離し、更に必要
に応じて、各リード12を屈曲させる。
また、第１図において、半導体素子11は４辺でリード
12に接着されているが、これに限定するものではなく、
例えば２方向でもよい。
12に接着されているが、これに限定するものではなく、
例えば２方向でもよい。
更に、第２図において、半導体素子11はリード12の裏
面と半導体素子11の裏目が同一位置にあるように配置し
ているが、リード12の上面と半導体素子11の上面が同一
面になるように配慮してもよい。
面と半導体素子11の裏目が同一位置にあるように配置し
ているが、リード12の上面と半導体素子11の上面が同一
面になるように配慮してもよい。
なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
（発明の効果） 以上、詳細に説明したように、本発明によれば、従来
の半導体素子を搭載するダイパッドと支持部を除去する
ようにしたので、支持部と樹脂モールドの界面に沿って
水分が浸入し、半導体素子に達して半導体素子が故障す
ることがなくなる。
の半導体素子を搭載するダイパッドと支持部を除去する
ようにしたので、支持部と樹脂モールドの界面に沿って
水分が浸入し、半導体素子に達して半導体素子が故障す
ることがなくなる。
また、ダイパッドを除去することにより、樹脂封止型
半導体装置をより薄型化することができる。
半導体装置をより薄型化することができる。
更に、その構成は極めて簡素であり、それに対する効
果は著大である。
果は著大である。
第１図は本発明の実施例を示す半導体装置の上面からの
透視図、第２図は本発明の実施例を示す半導体装置の要
部拡大断面図、第３図は従来の半導体装置用リードフレ
ームの平面図、第４図は従来の半導体装置の斜視図、第
５図は第４図のＡ−Ａ線断面図、第６図は第４図のＢ−
Ｂ線断面図である。 11……半導体素子、12……リード、13……ダイスボンド
材、14……金属細線、15……樹脂モールド。
透視図、第２図は本発明の実施例を示す半導体装置の要
部拡大断面図、第３図は従来の半導体装置用リードフレ
ームの平面図、第４図は従来の半導体装置の斜視図、第
５図は第４図のＡ−Ａ線断面図、第６図は第４図のＢ−
Ｂ線断面図である。 11……半導体素子、12……リード、13……ダイスボンド
材、14……金属細線、15……樹脂モールド。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50
Claims (4)
- 【請求項１】（ａ）半導体素子と、 （ｂ）該半導体素子と隔離され、かつ前記半導体素子の
側面に配置されるリードと、 （ｃ）前記半導体素子と隔離され、前記半導体素子と前
記リードの先端部間に接着される紫外線照射により硬化
させた樹脂と、 （ｄ）前記半導体素子、前記リード及び前記樹脂を覆う
モールド樹脂とを具備することを特徴とする樹脂封止型
半導体装置。 - 【請求項２】請求項１記載の樹脂封止型半導体装置にお
いて、前記樹脂は、紫外線照射により硬化したアクリル
系あるいはエポキシ系の樹脂であることを特徴とする樹
脂封止型半導体装置。 - 【請求項３】（ａ）半導体素子とリードとを離間して配
置し、前記半導体素子の側面と前記リードとを樹脂で接
続する工程と、 （ｂ）紫外線を照射することにより前記樹脂を硬化させ
る工程と、 （ｃ）前記半導体素子上の端子とリードとを金属細線を
用いて接続する工程と、 （ｄ）前記半導体素子、前記リード、前記樹脂及び前記
金属細線をモールド樹脂で覆う工程とを含むことを特徴
とする樹脂封止型半導体装置の製造方法。 - 【請求項４】請求項３記載の樹脂封止型半導体装置の製
造方法において、前記樹脂は紫外線を照射することによ
って硬化させることができるアクリル系あるいはエポキ
シ系の樹脂であることを特徴とする樹脂封止型半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1266313A JP2773802B2 (ja) | 1989-10-16 | 1989-10-16 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1266313A JP2773802B2 (ja) | 1989-10-16 | 1989-10-16 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03129871A JPH03129871A (ja) | 1991-06-03 |
| JP2773802B2 true JP2773802B2 (ja) | 1998-07-09 |
Family
ID=17429192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1266313A Expired - Lifetime JP2773802B2 (ja) | 1989-10-16 | 1989-10-16 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773802B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2582534B2 (ja) * | 1994-08-16 | 1997-02-19 | 九州日本電気株式会社 | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181025A (ja) * | 1983-03-31 | 1984-10-15 | Toshiba Corp | 半導体装置 |
| JPH02111059A (ja) * | 1988-10-20 | 1990-04-24 | Mitsubishi Electric Corp | 半導体装置 |
| JPH02137236A (ja) * | 1988-11-17 | 1990-05-25 | Nec Corp | 樹脂封止型半導体装置の組立方法 |
-
1989
- 1989-10-16 JP JP1266313A patent/JP2773802B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03129871A (ja) | 1991-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6372539B1 (en) | Leadless packaging process using a conductive substrate | |
| JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US5527740A (en) | Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities | |
| JP3704304B2 (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| US6897097B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| US20070099344A1 (en) | Ultrathin leadframe BGA circuit package | |
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| US7186588B1 (en) | Method of fabricating a micro-array integrated circuit package | |
| JP2773802B2 (ja) | 樹脂封止型半導体装置 | |
| JP2000243880A (ja) | 半導体装置とその製造方法 | |
| JP2001077268A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3847432B2 (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JP7243016B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0719859B2 (ja) | Ｉｃカード用モジュールの製造方法 | |
| JP3420673B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60113932A (ja) | 樹脂封止半導体装置の組立方法 | |
| JPS6050346B2 (ja) | 半導体装置の製造方法 | |
| JP3853101B2 (ja) | 半導体装置及びその製造方法 | |
| KR0184061B1 (ko) | 반도체 패키지 | |
| JP4033969B2 (ja) | 半導体パッケージ、その製造方法及びウェハキャリア | |
| JP2646694B2 (ja) | リードフレーム | |
| JP2001284370A (ja) | 半導体装置の製造方法 | |
| JP2006049398A (ja) | 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム |