JP2770341B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2770341B2 JP2770341B2 JP63234574A JP23457488A JP2770341B2 JP 2770341 B2 JP2770341 B2 JP 2770341B2 JP 63234574 A JP63234574 A JP 63234574A JP 23457488 A JP23457488 A JP 23457488A JP 2770341 B2 JP2770341 B2 JP 2770341B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- opening
- insulating film
- area
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電気的に接続されるべき領域が露出してい
る面上の第１の絶縁膜に前記領域に臨む第１の開口部が
設けられており、この第１の開口部に第１の導電材が埋
設されており、この第１の導電材上の第２の絶縁膜に前
記第１の導電材に臨む第２の開口部が設けられており、
この第２の開口部を介して前記第１の導電材に第２の導
電材が接続されている半導体装置に関するものである。
る面上の第１の絶縁膜に前記領域に臨む第１の開口部が
設けられており、この第１の開口部に第１の導電材が埋
設されており、この第１の導電材上の第２の絶縁膜に前
記第１の導電材に臨む第２の開口部が設けられており、
この第２の開口部を介して前記第１の導電材に第２の導
電材が接続されている半導体装置に関するものである。
本発明は、上記の様な半導体装置において、第１の開
口部の短辺の長さを第１の導電材の厚さの２倍以下にす
ると共に長辺の長さを第１の導電材の厚さの２倍以上に
し、第２の開口部の面積を第１の開口部の面積よりも小
さくすると共に第２の開口部を第１の開口部上でその長
辺の延在方向の一方に偏在させることによって、電気的
に接続されるべき領域に対する接触抵抗の低減と絶縁膜
上における導電材の配置自由度の増大とを両立させるこ
とができると共に絶縁膜を容易に平坦化することができ
る様にしたものである。
口部の短辺の長さを第１の導電材の厚さの２倍以下にす
ると共に長辺の長さを第１の導電材の厚さの２倍以上に
し、第２の開口部の面積を第１の開口部の面積よりも小
さくすると共に第２の開口部を第１の開口部上でその長
辺の延在方向の一方に偏在させることによって、電気的
に接続されるべき領域に対する接触抵抗の低減と絶縁膜
上における導電材の配置自由度の増大とを両立させるこ
とができると共に絶縁膜を容易に平坦化することができ
る様にしたものである。
半導体装置の微細化に伴い、コンタクトホールに多結
晶Si等の導電材を埋設して絶縁膜を平坦化する構造が用
いられる様になっている（例えば、特開昭63−132454号
公報）。
晶Si等の導電材を埋設して絶縁膜を平坦化する構造が用
いられる様になっている（例えば、特開昭63−132454号
公報）。
第７図は、この様な構造を有するMOSトランジスタの
一従来例を示している。この一従来例では、半導体基板
11上に絶縁膜12が形成されており、ソース・ドレイン領
域13a、13bに達するコンタクトホール14a、14bが絶縁膜
12に形成されている。
一従来例を示している。この一従来例では、半導体基板
11上に絶縁膜12が形成されており、ソース・ドレイン領
域13a、13bに達するコンタクトホール14a、14bが絶縁膜
12に形成されている。
コンタクトホール14a、14bには多結晶Si等の導電材15
が埋設されており、この導電材15にAl配線16a、16bが接
続されている。
が埋設されており、この導電材15にAl配線16a、16bが接
続されている。
ところで、半導体基板11上にはこのMOSトランジスタ
に接続されない別のAl配線17も配置されている。
に接続されない別のAl配線17も配置されている。
そして、第７図に示す様にこのAl配線17がソース・ド
レイン領域13a、13b上を通過していれば、コンタクトホ
ール14a、14bを第７図中において左方向へ即ちゲート電
極18に沿ってこれ以上は拡げることができない。
レイン領域13a、13b上を通過していれば、コンタクトホ
ール14a、14bを第７図中において左方向へ即ちゲート電
極18に沿ってこれ以上は拡げることができない。
この結果、導電材15とソース・ドレイン領域13a、13b
との接触面積が小さく、ソース・ドレイン領域13a、13b
に対する接触抵抗が大きい。
との接触面積が小さく、ソース・ドレイン領域13a、13b
に対する接触抵抗が大きい。
逆に、ソース・ドレイン領域13a、13bに対する接触抵
抗を小さくするためにコンタクトホール14a、14bをゲー
ト電極18に沿って拡げようとすると、Al配線17がソース
・ドレイン領域13a、13b上を通過しない様にする必要が
あり、Al配線17の配置自由度が低下する。
抗を小さくするためにコンタクトホール14a、14bをゲー
ト電極18に沿って拡げようとすると、Al配線17がソース
・ドレイン領域13a、13b上を通過しない様にする必要が
あり、Al配線17の配置自由度が低下する。
つまり、第７図に示した従来例では、ソース・ドレイ
ン領域13a、13bに対する接触抵抗の低減とAl配線17の配
置自由度の増大とを両立させることができない。
ン領域13a、13bに対する接触抵抗の低減とAl配線17の配
置自由度の増大とを両立させることができない。
本発明による半導体装置は、第１の開口部14a、14bの
短辺の長さが第１の導電材15の厚さの２倍以下であり、
前記第１の開口部14a、14bの長辺の長さが前記厚さの２
倍以上であり、第２の開口部22a、22bの面積が前記第１
の開口部14a、14bの面積よりも小さく、前記第２の開口
部22a、22bが前記第１の開口部14a、14b上で前記長辺の
延在方向の一方に偏在していることを特徴としている。
短辺の長さが第１の導電材15の厚さの２倍以下であり、
前記第１の開口部14a、14bの長辺の長さが前記厚さの２
倍以上であり、第２の開口部22a、22bの面積が前記第１
の開口部14a、14bの面積よりも小さく、前記第２の開口
部22a、22bが前記第１の開口部14a、14b上で前記長辺の
延在方向の一方に偏在していることを特徴としている。
本発明による半導体装置では、第１の開口部14a、14b
の長辺の長さが第１の導電材15の厚さの２倍以上であ
り、しかも、第１の開口部14a、14bの面積が第２の開口
部22a、22bの面積よりも大きいので、電気的に接続され
るべき領域13a、13bに対する第１の導電材15の接触面積
が大きい。
の長辺の長さが第１の導電材15の厚さの２倍以上であ
り、しかも、第１の開口部14a、14bの面積が第２の開口
部22a、22bの面積よりも大きいので、電気的に接続され
るべき領域13a、13bに対する第１の導電材15の接触面積
が大きい。
逆に、第２の開口部22a、22bの面積が第１の開口部14
a、14bの面積よりも小さく、しかも、第２の開口部22
a、22bが第１の開口部14a、14b上でその長辺の延在方向
の一方に偏在しているので、第１の開口部14a、14b上で
その長辺の延在方向の他方の領域に第２の導電材16a、1
6b以外の導電材17を配置することができる。
a、14bの面積よりも小さく、しかも、第２の開口部22
a、22bが第１の開口部14a、14b上でその長辺の延在方向
の一方に偏在しているので、第１の開口部14a、14b上で
その長辺の延在方向の他方の領域に第２の導電材16a、1
6b以外の導電材17を配置することができる。
また、第１の開口部14a、14bの短辺の長さが第１の導
電材15の厚さの２倍以下であるので、第１の開口部14
a、14bの長辺の長さが第１の導電材15の厚さの２倍以上
と長くて、電気的に接続されるべき領域13a、13bに対す
る第１の導電材15の接触面積が大きくても、第１の導電
材15の堆積及びエッチバックという簡単な方法で絶縁膜
12の開口部14a、14bを完全に埋めることができる。
電材15の厚さの２倍以下であるので、第１の開口部14
a、14bの長辺の長さが第１の導電材15の厚さの２倍以上
と長くて、電気的に接続されるべき領域13a、13bに対す
る第１の導電材15の接触面積が大きくても、第１の導電
材15の堆積及びエッチバックという簡単な方法で絶縁膜
12の開口部14a、14bを完全に埋めることができる。
以下、MOSトランジスタに適用した本発明の一実施例
を、第１図〜第６図を参照しながら説明する。
を、第１図〜第６図を参照しながら説明する。
第１図が、本実施例を示している。この様な本実施例
を製造するに際しても、絶縁膜12の形成までは上述の一
従来例と同様にして行う。
を製造するに際しても、絶縁膜12の形成までは上述の一
従来例と同様にして行う。
次に、絶縁膜12にコンタクトホール14a、14bを形成す
るが、これらのコンタクトホール14a、14bは、第７図に
示した一従来例の場合に比べてゲート電極18に沿って拡
げた状態に形成する。
るが、これらのコンタクトホール14a、14bは、第７図に
示した一従来例の場合に比べてゲート電極18に沿って拡
げた状態に形成する。
次に、多結晶Si等の導電材15をCVDで半導体基板11上
の全面に堆積させ且つエッチバックを行って、コンタク
トホール14a、14bに導電材15を埋設する。その後、必要
に応じて、不純物を導入して導電材15の抵抗を低減させ
る。
の全面に堆積させ且つエッチバックを行って、コンタク
トホール14a、14bに導電材15を埋設する。その後、必要
に応じて、不純物を導入して導電材15の抵抗を低減させ
る。
次に、絶縁膜12及び導電材15上に、CVDや酸化等によ
って、別の絶縁膜21を形成する。そして、この絶縁膜21
にコンタクトホール22a、22bを形成するが、これらのコ
ンタクトホール22a、22bは、第７図に示した一従来例に
おけるコンタクトホール14a、14bと略同じ位置に同じ面
積で形成する。
って、別の絶縁膜21を形成する。そして、この絶縁膜21
にコンタクトホール22a、22bを形成するが、これらのコ
ンタクトホール22a、22bは、第７図に示した一従来例に
おけるコンタクトホール14a、14bと略同じ位置に同じ面
積で形成する。
その後、Alの蒸着及びパターニングを行って、Al配線
16a、16b、17を形成する。
16a、16b、17を形成する。
以上の様な構成を有する本実施例では、導電材15とソ
ース・ドレイン領域13a、13bとの接触面積が上述の一従
来例の場合に比べて大きいので、ソース・ドレイン領域
13a、13bに対する接触抵抗も小さい。
ース・ドレイン領域13a、13bとの接触面積が上述の一従
来例の場合に比べて大きいので、ソース・ドレイン領域
13a、13bに対する接触抵抗も小さい。
しかも、導電材15上には絶縁膜21が形成されており、
この絶縁膜21に形成されているコンタクトホール22a、2
2bは上述の一従来例におけるコンタクトホール14a、14b
と略同じ面積であるので、Al配線17も一従来例と同様に
配置することができる。
この絶縁膜21に形成されているコンタクトホール22a、2
2bは上述の一従来例におけるコンタクトホール14a、14b
と略同じ面積であるので、Al配線17も一従来例と同様に
配置することができる。
従って、本実施例では、ソース・ドレイン領域13a、1
3bに対する接触抵抗の低減とAl配線17の配置自由度の増
大とを両立させることができる。
3bに対する接触抵抗の低減とAl配線17の配置自由度の増
大とを両立させることができる。
ところで、コンタクトホールに導電材を埋設する場
合、まず、第2A図に示す様に半導体基板11及び絶縁膜12
上の全面に導電材15を堆積させ、次に、第2B図及び第2C
図に示す様に導電材15をエッチバックする。
合、まず、第2A図に示す様に半導体基板11及び絶縁膜12
上の全面に導電材15を堆積させ、次に、第2B図及び第2C
図に示す様に導電材15をエッチバックする。
ところが、コンタクトホール23a、23bの平面形状が正
方形の場合、コンタクトホール23bの様にその一辺の長
さが導電材15の堆積厚の２倍以下であると、第2B図及び
第2C図に示す様にコンタクトホール23bが導電材15によ
って完全に埋められるが、コンタクトホール23aの様に
その一辺の長さが導電材15の堆積厚の２倍以上である
と、コンタクトホール23aは導電材15によって完全には
埋められない。
方形の場合、コンタクトホール23bの様にその一辺の長
さが導電材15の堆積厚の２倍以下であると、第2B図及び
第2C図に示す様にコンタクトホール23bが導電材15によ
って完全に埋められるが、コンタクトホール23aの様に
その一辺の長さが導電材15の堆積厚の２倍以上である
と、コンタクトホール23aは導電材15によって完全には
埋められない。
このため、面積の広い領域に対して電気的接続を行う
場合、コンタクトホール23aの様に面積の広い単一のコ
ンタクトホールを形成するのではなく、第３図に示す様
に面積の狭いコンタクトホール23bの複数個を網目状に
配置し、これら複数のコンタクトホール23bの全体で単
一の領域に対する電気的接続を行う様にしていた。
場合、コンタクトホール23aの様に面積の広い単一のコ
ンタクトホールを形成するのではなく、第３図に示す様
に面積の狭いコンタクトホール23bの複数個を網目状に
配置し、これら複数のコンタクトホール23bの全体で単
一の領域に対する電気的接続を行う様にしていた。
しかし第３図の方法では、コンタクトホール23b同士
の間の領域が電気的接続に寄与しないので、複数のコン
タクトホール23b全体としての接触抵抗もその分だけ大
きい。
の間の領域が電気的接続に寄与しないので、複数のコン
タクトホール23b全体としての接触抵抗もその分だけ大
きい。
しかし、第４図に示す様に、平面形状が長方形でその
短辺の長さが導電材15の堆積厚の２倍以下であるコンタ
クトホール23cを用いれば、長辺の長さが導電材15の堆
積厚の２倍以上であっても、このコンタクトホール23c
は導電材15によって完全に埋められる。
短辺の長さが導電材15の堆積厚の２倍以下であるコンタ
クトホール23cを用いれば、長辺の長さが導電材15の堆
積厚の２倍以上であっても、このコンタクトホール23c
は導電材15によって完全に埋められる。
しかも、第４図に示す様に複数のコンタクトホール23
cを縞状に配置すれば、第３図に示した様に複数のコン
タクトホール23bを網目状に配置する場合に比べて、コ
ンタクトホール23c間の領域つまり電気的接続に寄与し
ない領域の面積が少ないので、接触抵抗も小さい。
cを縞状に配置すれば、第３図に示した様に複数のコン
タクトホール23bを網目状に配置する場合に比べて、コ
ンタクトホール23c間の領域つまり電気的接続に寄与し
ない領域の面積が少ないので、接触抵抗も小さい。
逆に、複数のコンタクトホール23c全体の面積が第３
図の場合と同じでよければ、第５図に示す様にコンタク
トホール23cを形成すべき領域の面積が小さくてよいの
で、MOSトランジスタ等を更に微細にすることができ
る。
図の場合と同じでよければ、第５図に示す様にコンタク
トホール23cを形成すべき領域の面積が小さくてよいの
で、MOSトランジスタ等を更に微細にすることができ
る。
このため、第１図に示した本実施例では、コンタクト
ホール14a、14bの平面形状を長方形とし、且つその短辺
の長さを導電材15の堆積厚の２倍以下としている。
ホール14a、14bの平面形状を長方形とし、且つその短辺
の長さを導電材15の堆積厚の２倍以下としている。
この様にすれば、本実施例の様にコンタクトホール14
a、14bがゲート電極18に沿って長くても、これらのコン
タクトホール14a、14bは導電材15によって完全に埋めら
れる。
a、14bがゲート電極18に沿って長くても、これらのコン
タクトホール14a、14bは導電材15によって完全に埋めら
れる。
なお、本実施例では、ソース・ドレイン領域13a、13b
がゲート電極18に沿って細長いのでコンタクトホール14
a、14bも一つずつとしたが、ソース・ドレイン領域13
a、13bがゲート電極18から離れる方向へより広ければ、
第４図や第５図に示した様にコンタクトホール14a、14b
も複数個ずつ形成してもよい。
がゲート電極18に沿って細長いのでコンタクトホール14
a、14bも一つずつとしたが、ソース・ドレイン領域13
a、13bがゲート電極18から離れる方向へより広ければ、
第４図や第５図に示した様にコンタクトホール14a、14b
も複数個ずつ形成してもよい。
また、第４図及び第５図ではコンタクトホール23cの
平面形状が長方形の場合について説明したが、短辺の長
さが導電材15の堆積厚２倍以下でありさえすればよいの
で、第６図に示す様に任意の平面形状のコンタクトホー
ル23dを用いることもできる。
平面形状が長方形の場合について説明したが、短辺の長
さが導電材15の堆積厚２倍以下でありさえすればよいの
で、第６図に示す様に任意の平面形状のコンタクトホー
ル23dを用いることもできる。
本発明による半導体装置では、電気的に接続されるべ
き領域に対する第１の導電材の接触面積が大きく、しか
も、第１の開口部上でその長辺の延在方向の他方の領域
に第２の導電材以外の導電材を配置することができるの
で、電気的に接続されるべき領域に対する接触抵抗の低
減と絶縁膜上における導電材の配置自由度の増大とを両
立させることができる。
き領域に対する第１の導電材の接触面積が大きく、しか
も、第１の開口部上でその長辺の延在方向の他方の領域
に第２の導電材以外の導電材を配置することができるの
で、電気的に接続されるべき領域に対する接触抵抗の低
減と絶縁膜上における導電材の配置自由度の増大とを両
立させることができる。
また、第１の開口部の長辺の長さが第１の導電材の厚
さの２倍以上と長くて、電気的に接続されるべき領域に
対する第１の導電材の接触面積が大きくても、第１の導
電材の堆積及びエッチバックという簡単な方法で絶縁膜
の開口部を完全に埋めることができるので、絶縁膜を容
易に平坦化することができる。
さの２倍以上と長くて、電気的に接続されるべき領域に
対する第１の導電材の接触面積が大きくても、第１の導
電材の堆積及びエッチバックという簡単な方法で絶縁膜
の開口部を完全に埋めることができるので、絶縁膜を容
易に平坦化することができる。
第1A図は本発明の一実施例の平面図、第1B図は第1A図の
Ｂ−Ｂ線に沿う側断面図、第2A図及び第2B図はコンタク
トホールへの導電材の埋設方法を順次に示す側断面図、
第2c図は第2B図に対応する平面図、第３図〜第６図は各
種のコンタクトホールの平面図、第7A図は本発明の一従
来例の平面図、第7B図は第7A図のＢ−Ｂ線に沿う側断面
図である。 なお図面に用いた符号において、 12……絶縁膜 13a,13b……ソース・ドレイン領域 14a,14b……コンタクトホール 15……導電材 16a,16b,17……Al配線 である。
Ｂ−Ｂ線に沿う側断面図、第2A図及び第2B図はコンタク
トホールへの導電材の埋設方法を順次に示す側断面図、
第2c図は第2B図に対応する平面図、第３図〜第６図は各
種のコンタクトホールの平面図、第7A図は本発明の一従
来例の平面図、第7B図は第7A図のＢ−Ｂ線に沿う側断面
図である。 なお図面に用いた符号において、 12……絶縁膜 13a,13b……ソース・ドレイン領域 14a,14b……コンタクトホール 15……導電材 16a,16b,17……Al配線 である。
Claims (1)
- 【請求項１】電気的に接続されるべき領域が露出してい
る面上の第１の絶縁膜に前記領域に臨む第１の開口部が
設けられており、この第１の開口部に第１の導電材が埋
設されており、この第１の導電材上の第２の絶縁膜に前
記第１の導電材に臨む第２の開口部が設けられており、
この第２の開口部を介して前記第１の導電材に第２の導
電材が接続されている半導体装置において、 前記第１の開口部の短辺の長さが前記第１の導電材の厚
さの２倍以下であり、 前記第１の開口部の長辺の長さが前記厚さの２倍以上で
あり、 前記第２の開口部の面積が前記第１の開口部の面積より
も小さく、 前記第２の開口部が前記第１の開口部上で前記長辺の延
在方向の一方に偏在していることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63234574A JP2770341B2 (ja) | 1988-09-19 | 1988-09-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63234574A JP2770341B2 (ja) | 1988-09-19 | 1988-09-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0282554A JPH0282554A (ja) | 1990-03-23 |
| JP2770341B2 true JP2770341B2 (ja) | 1998-07-02 |
Family
ID=16973149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63234574A Expired - Fee Related JP2770341B2 (ja) | 1988-09-19 | 1988-09-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770341B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188330A (ja) * | 2008-02-08 | 2009-08-20 | Fujitsu Microelectronics Ltd | 半導体装置およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189678A (ja) * | 1983-04-13 | 1984-10-27 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPS62130543A (ja) * | 1985-12-02 | 1987-06-12 | Toshiba Corp | 半導体装置の製造方法 |
-
1988
- 1988-09-19 JP JP63234574A patent/JP2770341B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0282554A (ja) | 1990-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3109478B2 (ja) | 半導体装置 | |
| KR960026644A (ko) | 반도체 장치의 배선구조 및 그의 제조방법 | |
| JPS63237460A (ja) | 半導体装置 | |
| JP2770341B2 (ja) | 半導体装置 | |
| US4943841A (en) | Wiring structure for semiconductor integrated circuit device | |
| JP2734027B2 (ja) | 配線形成方法 | |
| JPH1065101A (ja) | 半導体装置 | |
| JP3250547B2 (ja) | 半導体装置及びその製造方法 | |
| KR100230731B1 (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JPH05206472A (ja) | 不揮発性半導体装置とその製造方法 | |
| JPH02161755A (ja) | 半導体装置 | |
| JPH02183536A (ja) | 半導体装置 | |
| US5532515A (en) | Semiconductor connecting device | |
| JPH0770718B2 (ja) | 半導体装置およびその製造方法 | |
| KR100328819B1 (ko) | 반도체장치의배선형성방법 | |
| JP2869978B2 (ja) | 半導体装置 | |
| JPH01253939A (ja) | 半導体装置 | |
| JPH0653328A (ja) | 半導体装置 | |
| KR100485181B1 (ko) | 다층 배선의 접촉 구조 및 그 형성 방법 | |
| JPH0645563A (ja) | 半導体装置 | |
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JP3391447B2 (ja) | 半導体装置の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPS63237443A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |