JP2755369B2 - 放射加熱された冷壁リアクタにおける減圧下での半導体材料の気相ドーピング - Google Patents

放射加熱された冷壁リアクタにおける減圧下での半導体材料の気相ドーピング

Info

Publication number
JP2755369B2
JP2755369B2 JP5514897A JP51489793A JP2755369B2 JP 2755369 B2 JP2755369 B2 JP 2755369B2 JP 5514897 A JP5514897 A JP 5514897A JP 51489793 A JP51489793 A JP 51489793A JP 2755369 B2 JP2755369 B2 JP 2755369B2
Authority
JP
Japan
Prior art keywords
dopant
substrate
reaction chamber
controlled
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5514897A
Other languages
English (en)
Other versions
JPH08500938A (ja
Inventor
ジョンスガード，クリスチャン，イー
ガレウスキ，カール
カーマニ，アーマッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EI JII ASOSHEETSU Inc
EI JII ASOSHEETSU ISURAERU Ltd
Original Assignee
EI JII ASOSHEETSU Inc
EI JII ASOSHEETSU ISURAERU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI JII ASOSHEETSU Inc, EI JII ASOSHEETSU ISURAERU Ltd filed Critical EI JII ASOSHEETSU Inc
Publication of JPH08500938A publication Critical patent/JPH08500938A/ja
Application granted granted Critical
Publication of JP2755369B2 publication Critical patent/JP2755369B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/03—Diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/035—Diffusion through a layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer

Description

【発明の詳細な説明】 発明の分野 本発明は集積回路の製造に用いられる半導体のドーピ
ング技術に関し、より詳しくは気相拡散に基づくドーピ
ングに関する。
関連技術の説明 半導体構造内へと不純物原子を拡散することにより半
導体材料をドーピングすることは、集積回路の製造にお
ける重要な技術である。1970年代の早い頃から、不純物
原子を導入するについても最も重要な技術はイオン注入
であり、これは半導体基板内へとイオンを高エネルギー
で加速することを伴うものである。イオン注入は、それ
が半導体結晶中にかなりの欠陥を生じさせ得るものであ
り、また原子が半導体構造内へと貫通する深さを正確に
制御するのが困難であるという欠点を有している。
集積回路内に形成されるデバイスの寸法が縮小される
につれて、半導体構造中に形成される接合の深さを制御
する問題が、より重要になってきている。また、高エネ
ルギーイオンにより生ずる結晶中の欠陥は、非常に小さ
なデバイスの歩留まりに多大の影響を及ぼす。
イオン注入を用いて半導体基板にイオンが打ち込まれ
た後、加熱によって半導体基板をアニーリングすること
により、イオンは「活性化」される。半導体基板を加熱
するこの技術はまた、注入によって生じた可能性のある
多くの欠陥を治癒するという効果もある。しかしなが
ら、この技術もまた、注入されたイオンが加熱によって
幾らかに拡散し、イオン注入によって形成された接合の
深さが所定の用途について所望とされるよりも大きくな
る場合があるという、付加的な欠点を有している。
またイオン注入は、半導体基板上のアスペクト比の高
い構造、例えばトレンチの如きについては、加速された
イオンの流れが制御された濃度でもって構造の全ての部
分に到達するのが困難な場合が多いという欠点も有して
いる。
半導体基板に接合を形成する別の技術には、気相又は
蒸気相から基板内へと原子を拡散することがある。従来
技術の気相拡散技術はバッチ式炉その他の反応チャンバ
を必要とするが、こうしたチャンバ内では個々のウェー
ハについて処理パラメータを厳密に制御することが困難
であり、或いはこうしたチャンバは制御された雰囲気内
での自動化された集積回路製造に十分に適していない。
気相拡散の背景についての十分な説明に関しては、Sze
（編），“Diffusion",VLSI TECHNOLOGY,第２版,Chapte
r 7,pp.272-326,McGraw-Hill Publishing Company発行
（1988）を参照されたい。
従って、不純物原子を半導体構造中へと拡散するため
の技術であって、制御された浅い深さで接合を生成する
ことを可能とし、トレンチのような半導体基板上におけ
るアスペクト比の高い構造内へとより制御された拡散を
もたらすことを可能とし、また自動化された集積回路製
造に良好に適した技術を提供することが望ましい。
発明の概要 本発明は、放射加熱された冷壁リアクタにおいて減圧
気相ドーパント源を用いる、シリコン材料その他の半導
体のドーピング技術を提供する。この技術は、単結晶及
び多結晶材料を異なるレベルのＮ形及びＰ形ドープ濃度
へとドーピングするために使用することができる。この
技術はまた、トレンチのように平坦でない造作を有する
材料を良好に制御しつつドーピングすることや、結晶に
対する僅かなダメージや優れた予測性をもって非常に浅
い接合を生成することを可能にする。さらにこの技術
は、現代の製造設備に適合された、自動化された集積回
路技術に好適なものである。
一つの側面によれば、本発明は、 （ａ） 半導体材料からなる基板を放射加熱された減圧
反応チャンバに配置し、 （ｂ） 反応チャンバ内の基板を制御された温度まで放
射加熱し、 （ｃ） ドーパントの気相源を制御された圧力及び濃度
において基板と接触させて、流動させ、ドーパントを基
板により吸収させ、及び （ｄ） 基板をアニーリングすること からなる、ドープされた半導体の製造方法として特徴付
けることができる。
本発明の別の側面によれば、反応チャンバ内における
気体の流路は、基板の反応表面に対して本質的に垂直に
進行し、反応表面から離れて放射的に対称なパターンで
もって単パスで流れる。
本発明の別の側面においては、この方法はさらに、反
応チャンバの壁を冷却し、基板を反応チャンバ内で熱的
に不活性な支持構造体で支持することを含む。
基板をまず多結晶半導体の層でコーティングし、次い
で上述の気相ドーピングをこの多結晶層に適用するよう
にしても良い。
本発明のさらに別の側面によれば、ドーピングされた
半導体を形成するための方法は、 （ａ） 第一の制御された圧力の反応チャンバにおい
て、基板の反応表面上に多結晶半導体層を形成し、 （ｂ） 多結晶半導体層を備えた基板を、基板を曝気す
ることなしに第二の制御された圧力の反応チャンバへと
移送し、 （ｃ） 基板の反応表面上の層を第二の反応チャンバ内
で制御された温度まで放射加熱し、 （ｄ） 第二の反応チャンバ内でドーパントの気相源を
制御された圧力及び濃度において層と接触させて流動さ
せ、ドーパントを層に吸収させ、及び （ｅ） 基板をアニーリングして多結晶半導体層内でド
ーパントを活性化させることからなる。
本発明の他の側面及び利点は、以下の図面、詳細な説
明及び請求の範囲を検討することによって明らかとなる
ものである。
図面の簡単な説明 図１は、本発明により用いられる放熱加熱された冷壁
反応チャンバの断面図である。
図2A-2Dは、本発明によりシリコン基板上に多結晶シ
リコン層を形成しドーピングするための処理工程を示
す。
図3A-3Dは、本発明により単結晶半導体材料をドーピ
ングするための処理工程を示す。
図４は、図2A-2Dの処理を実行するよう適合された、
自動化された集積回路製造ラインの概略図である。
好ましい実施例の説明 本発明の好ましい実施例の詳細な説明を、図１、図2A
-2D、図3A-3D及び図４を参照して行う。
図１においては、放射加熱された冷壁の減圧反応チャ
ンバが、全体を参照番号10で示されて図示されている。
図１に示されているようなチャンバに関する背景は、化
学蒸着法及びエピタキシャルプロセスに関する事項を除
き、1989年５月15日に出願された“REACTION CHAMBER W
ITH CONTROLLED RADIANT ENERGY HEATING AND DISTRIBU
TED REACTANT FLOW"と題する先行の米国特許出願第07/3
51,829号において見い出すことができる。
反応チャンバ10は、反応チャンバ10の反応領域13内へ
と放射エネルギーを供給するために、石英ウィンドウ12
上に設けられたランプハウジング11を含んでいる。反応
ガスはノズル14A,14Bを介してプリナム領域15へと供給
され、またシャワーヘッド17にある穿孔（例えば16）を
介して反応領域13へと供給される。反応領域内では、シ
ャフト18及びウェーハシート19を含む支持部材が、基板
20を反応領域内で支持し、熱的に分離する。基板20の反
応表面は、シャワーヘッド17と放射エネルギー源（ラン
プハウジング11）に対面している。
反応チャンバ10はネック領域22を有し、これは反応領
域13よりも径が小さくなっている。反応チャンバはネッ
ク領域22において、ポート21を介して図示しない真空ポ
ンプに結合されている。かくして反応ガスは、基板20の
反応表面に対して実質的に垂直に突き当たり、本質的に
この基板20から離れて半径方向に対称に進行し、ネック
領域22を通ってポート21から出る経路に沿って流動す
る。これにより本質的に、基板20の反応表面上における
反応ガスの一様な単パスが達成される。
ポート23にあるゲートは、反応チャンバの内外へと基
板20を移動させるために動作される。
支持部材18は、上述した同時係属中の米国特許出願に
記載された態様でもって、或いは1990年10月24日に出願
された“ROTARY/LINEAR ACTUATOR FOR CLOSED CHAMBER,
AND REACTION CHAMBER UTILIZING SAME"と題する米国特
許出願第07/602,750号に記載された態様でもって反応領
域13内で基板20を回転及び平行移動させるための機構50
に結合されている。
反応チャンバの壁24は、反応チャンバの壁を冷却する
ための冷却剤を流すための通路25を含んでいる。また、
基板20の温度その他の特性をモニターする目的で、反応
領域13の近くにおいて反応チャンバの壁には高温計29が
設けられている。好ましいシステムでは、熱電対センサ
のためのポート（図示せず）が追加される。また、ライ
ナー26と反応容器の壁24との間で水素パージを行うため
のポート（図示せう）も設けられる。
本発明による一つの気相拡散プロセスは図2A-2Dに示
されており、これらの図においては図１に示すように反
応チャンバ内に支持された基板の反応表面が示されてい
る。
最初の工程においては、図2Aに示すように、技術的に
公知の種々の集積回路製造技術の何れか一つを用いて、
酸化マスキング工程が達成される。図2Aに示すこの酸化
マスキング工程の後に、基板100は反応表面上に形成さ
れた酸化膜101のパターンを有することになる。この酸
化膜101のパターンは、シリコン基板100に、露出された
コンタクト領域102及び103を残す。シリコン基板100
は、平坦でなくアスペクト比の高い造作、例えばトレン
チ104を含むことができる。この造作の寸法は非常に小
さいものであり得る。例えば、トレンチ104は差し渡し
0.25−１μｍで深さ３−８μｍでもよい。こうしたトレ
ンチの壁は垂直であってもなくてもよく、また技術的に
公知の種々の形状を有することができる。さらに、この
基板は他の非平坦造作を有することもできるものであ
り、トレンチは一例に過ぎない。他の例としてはEPROM
デバイスのトンネル構造があり、またその他のアウペク
ト比の高い、或いは低い構造がある。
図2Bは、本発明によるこの側面に従った第二の工程を
例示している。この第二の工程においては、多結晶シリ
コンの層105が酸化膜101上に、またトレンチ104内にお
いてコンタクト領域102及び103上に堆積される。
一例によれば、この多結晶の堆積は、図１に示された
如き反応チャンバ内において、急速熱化学蒸着、即ちRT
CVDを用いて実行される。この多結晶の堆積は、図１の
冷壁チャンバ内において、2.0Torrの圧力においてシラ
ン類を用いて実行することができる。多結晶膜の厚み
は、技術的に公知の如くにして制御することができる。
多結晶シリコンが堆積された後、シリコン源のガスは遮
断される。
反応の次の工程が図2Cに示されている。同じ反応チャ
ンバ内において、シリコン源のガスを遮断した後に、ド
ーパントガスを導入し、図において点線で示されている
ように多結晶層105をドープすることができる。一例に
よれば、反応表面におけるドープ温度は、放射加熱源を
1000℃で用いて制御される。次いでジボラン（水素化ホ
ウ素）ドーパント源のガス流を、水素中1000ppmの濃度
において、カリフォルニア州サンノゼのMetering Unit
Instruments社から市販されている如き質量流量コント
ローラにより計量して95立方センチメートル毎分（標準
状態）、即ち95SCCMのガス流量でもって導入する。ドー
プ温度はドーパント源からの流れがある間、60秒間にわ
たって1000℃に維持し、処理圧力は20Torrに制御する。
次いでドーパントガス流を遮断する。最後に、ドープさ
れたポリシリコン膜をその場で30秒間、1000℃において
アニーリングする。ドーピング後のアニーリングにより
ドーパントが活性化され、膜のシート抵抗が減じられ
る。水素キャリアガスをアルゴンの如き不活性ガスで置
換又は希釈して、ドーパントである水素化物がドーパン
トイオンと水素とに解離する速度を高めることにより、
ドーピング速度の向上を達成することができる。
図2Cに示されているように、図１に示された如き反応
チャンバ内のドーパント源は、実質的に垂直なガス流路
でもって、基板100の反応表面に衝突する。また、ドー
パントは気相状態にあるから、ドーパントは一様で予測
可能な特性でもってトレンチ104を貫通する。
他のドーピング材料も使用できる。シリコン基板又は
多結晶シリコンについては、ドーピング材料は第III族
又は第Ｖ族からの他の材料、例えばリン、ヒ素、アンチ
モンその他であってよい。より小さなドーピング原子は
大きな原子よりも容易に拡散すると考えられている。水
素化物のドーパント、例えばホスフィン（PH3）及び水
素化ヒ素（AsH3）は、水素及び／又は不活性ガスキャリ
アで気相ドーピングを行うのに適当な材料である。
図2Dに示されているように、コンタクト領域102,103
において基板100に浅い結合を作成することが望まれる
場合には、さらなる処理工程を実行することができる。
この実施例によれば、後の拡散工程は、基板結晶構造に
ついての拡散源として、ドープされた多結晶シリコンに
依存する。この拡散は、工程中における付加的な熱ドラ
イブインによって達成される。この熱ドライブインは、
技術的に公知の如くにして深さ及び濃度が制御された接
合を生成するように制御することができる。
一例においては、多結晶シリコン膜が、図１の単一ウ
ェーハ、水冷式ランプ加熱リアクタにおいて、シリコン
ウェーハ上に形成される。この多結晶堆積物は、平坦な
ウェーハ上に一様な厚みで載置される。図2A-2Dに関し
て上述した如き、水素をキャリアとしてジボランを用い
た気相ドーピングプロセスの後、得られた膜のシート抵
抗を４点プローブ技術を用いて分析した。ほぼ1650オン
グストロームの厚みを有する層が、164.4Ω／□のシー
ト抵抗を有して形成され、標準偏差は4.045％、全電気
活性濃度は約４×1019cm-3であった。同じものについて
の二次イオン質量分析（SIMS）によれば、全濃度（活性
化及び非活性化）は約1.5×1020cm-3であることが示さ
れた。これらの測定値は、反応チャンバ内でのプロセス
制御が良好であることを示している。
さらに別の例においては、水素とアルゴンの混合から
なるキャリア中のホスフィン（PH3）を用いて、多結晶
層がドーピングされた。この第二の例においては、水素
中1000ppmのホスフィンが1000SCCMの流量でもって、600
0SCCMの流量のアルゴンと混合された。その結果得られ
た層はほぼ3322オングストロームの厚みを有し、ほぼ43
6Ω／□のシート抵抗を有しており、標準偏差は4.076
％、全電気活性濃度は約２×1018cm-3であった。
不活性ガス、例えば純粋なアルゴンのキャリア中にお
ける水素化物ドーパントの濃度が高いと、堆積速度はよ
り速くなる。水素濃度がより低いキャリアは、水素化物
ドーパントについて特に有用であり、その場合には不活
性ガスキャリアでもって達成される場合のように、還元
水素が過剰な雰囲気において水素からのドーパントイオ
ンの解離が促進される。
気相拡散について重要なことは、多結晶層105が表面
上に殆ど酸化物を有しないということである。従って、
多結晶層105は図2Bと図2Cの堆積工程とドーピング工程
の間に、大気に曝露されてはならない。代替的に、多結
晶層105が曝気される場合には、酸化物濃度が全界面酸
素線量で約２×1014cm-2未満となるように洗浄を行わね
ばならない。この酸素洗浄工程を達成するための一つの
好ましい技術は、水素洗浄工程である。この工程では、
ウェーハは１〜10分間、水素雰囲気下で800℃以上、好
ましくは少なくとも900℃に加熱される。水素は二酸化
珪素を還元して、基板上の暴露されたシリコン領域を洗
浄する。
HF蒸気その他の如き、固有酸化物を基板から洗浄する
ために、他の化学的手法を用いることができる。
図3A-3Dは、図１に示された如き反応チャンバ内にお
いて結晶基板をドーピングするための、本発明による代
替的な技術を示している。図3A-3Dの方法によれば、第
一の工程は酸化膜マスキングからなる。酸化膜マスキン
グ工程においては、酸化膜101が基板100上に形成され
る。この酸化膜はコンタクト領域202及び203を含み、コ
ンタクト領域203はトレンチ204内にあることができる。
図3Aにおいては、酸化膜210がコンタクト領域202,203内
において誇張されているが、これは非常に薄い酸化物の
層が図3Aの酸化物マスキング工程の後に残され、或いは
その他により形成されることを強調するためである。
かくして図3Bに示された次の工程は、前述した如き水
素洗浄工程を用いて、コンタクト領域202,203から酸化
物を洗浄することである。
その次の工程は、図3Cでコンタクト領域202,203の周
囲で点線により示されている如きコンタクト領域の気相
ドーピングであり、これは図2Cに関して前述したように
して実行される。酸化膜201のマスク槽はドーパントが
この酸化膜201の下側に基板に到達することを阻止する
から、有効なマスキング技術が提供されることになる。
さらに、ドーパントは酸化物によっては十分に吸収され
ず、この酸化物がその後の処理工程においてドーパント
源として挙動することはない。
最後に図3Dに示されているように、熱ドライブイン又
はアニーリング工程が用いられて、基板200のドープさ
れた領域におけるドーパントの活性化及び／又はさらな
る拡散が行われる。かくして、コンタクト領域202,203
には、制御された深さの接合205と、制御された深さの
接合206が形成される。これらの拡散コンタクト領域の
深さは、本発明による放射加熱された冷壁反応チャンバ
における気相ドーピングを用いて、非常に慎重に制御す
ることができる。
図４は、本発明による処理方法、例えば図2A-2Dに関
して説明した方法の如き適合された、自動化されたウェ
ーハプロセスシステムを示している。このシステムは、
半導体ウェーハ312のカセット311をシステム内へと充填
するための、第一のカセットドック310を含んでいる。
代替的に、ドック310は単一ウェーハ、SMIFコンパート
メント、或いは他の処理基板に適合されていてもよい。
カセットドック310はゲート313において、第一のロボッ
ト搬送チャンバ314と結合されている。このゲートは、
カセットドック310を搬送チャンバ314から分離するため
の弁を含んでいても、或いは含んでいなくともよい、好
ましいシステムにおいては、カセットドックは装入ロッ
クの内側にエレベータを含む。このシステムは、第一の
ロボット搬送チャンバ314に結合されたゲート317を介し
てカセット316内へとウェーハを装填するための、第二
のカセットドック315を含む。第一のロボット搬送チャ
ンバ314は、弁ゲト313及び317を介して、また第三のゲ
ート319を介してステージングチャンバ320へとウェーハ
を搬送するためのロボットアーム318を含む。
ステージングチャンバ320は、ウェーハを処理モジュ
ール内へと装填するための複数のステーションを含んで
いる。特に、前処理ステーション321と後処理ステーシ
ョン322が設けられていて、ウェーハをステージングチ
ャンバ320に支持するようになっている。ステージング
チャンバ320は、第二のロボット搬送チャンバ324のゲー
ト323に結合されている。第二のロボット搬送チャンバ
は、雰囲気制御されたチャンバであり、処理チャンバ32
8,329,330に結合された複数の弁ゲート325,326,327を有
している。第二のロボット搬送チャンバ324にあるロボ
ットアーム331はウェーハを前処理ステーションから個
々の処理チャンバ328,329,330へと、また処理チャンバ3
28,329,330から出てステージングチャンバ320の後処理
ステーション322内へと搬送すると同時に、ウェーハが
雰囲気条件に暴露されるのを防止する。第一のロボット
搬送チャンバ314にあるロボットアーム318は次いで、ス
テージングチャンバ320からカセットドック310又は315
内のカセットへのウェーハの搬送を完了させる。
処理チャンバ328,329,330の各々には、それぞれの処
理チャンバにおいて所定のプロセスを支援するよう特定
的に適合された、処理支援モジュール332,333,334が結
合されている。
プログラミング可能なコンピュータから作られる制御
コンソール335が、ロボットアーム318,331、ゲート313,
317,319,323,325,326,327、前処理及び後処理ステーシ
ョン321,322、カセットドック310,315、ここで図示しな
い種々のセンサ、及び処理支援モジュール332,333,334
に結合されており、プログラム制御の下に、単一のウェ
ーハがシステムを通じて搬送されるのを制御している。
複数のステージングステーションを有するステージン
グチャンバ320は、処理チャンバ内へのウェーハの搬送
を容易にすると同時に、入ってくるウェーハと出ていく
ウェーハとの間でのグリッドロックを回避する。
さらに、モニター、調整及び／又は仕上げ装置からな
る機構336がステージングチャンバ320に結合されてい
る。この機構336は概略的に図４に示してあるが、ウェ
ーハの特性をモニターし、ウェハーを調整し、或いはス
テージングチャンバ320の複数のステーション321,322の
一つに着座しているウェーハの処理を仕上げるための、
多種多様なシステムの何れからなることもできる。例え
ば、機構336はウェーハの清浄度を検出するシステム、
貯蔵の目的でウェーハ上の識別マーカーを読み取るシス
テム、ウェーハの視覚検査のための接眼レンズ、或いは
その他の技術的に公知な他の特性モニター装置であり得
る。機構336によって行うことの可能な「調整」工程の
例としては、ウェーハを指定位置又は配向でもって準備
し、ウェーハ表面をコンディショニング又はクリーニン
グすることがある。「後」又は「前」処理の例として
は、処理結果を測定し、基板を加熱又は冷却することな
どがある。モニター信号又は処理状態信号を発生する機
構336については、機構336は制御コンソール335に結合
され、搬送制御システムに対する入力がもたらされる。
図４に示されているように、処理チャンバ328は多結
晶層の堆積を行うように構成されている。処理チャンバ
329は気相ドーピング用に適合されている。処理チャン
バ330は、所定の製造ラインについて必要とされるとこ
ろに応じ、他の集積回路処理工程を行うよう適合される
ことができる。かくして本発明による方法は、第一のチ
ャンバ328においてウェハ上に多結晶半導体層を形成す
ることからなる。次にこのウェーハは多結晶層ともど
も、基板を周囲雰囲気に曝露することなく、制御された
雰囲気の搬送チャンバ324内において、第二の制御され
た圧力の反応チャンバ329へと搬送される。搬送領域324
において制御された雰囲気を作り出す技術には、この領
域を非常に低い圧力まで抜気し、及び／又はこの領域を
超純粋不活性ガスでパージして本質的に無酸素状態とす
ることなどがある。次いで第二の反応チャンバが用いら
れて気相ドーピングが行われるが、これには気相ドーパ
ント源を制御された圧力及び濃度において多結晶層と接
触状態で流動され、ドーパントがこの層に吸収されるよ
うにすることが含まれる。最後に、チャンバ329又はチ
ャンバ330の如き他のチャンバ内において、基板はアニ
ーリングされ、或いはさらなる処理工程が実行される場
合もある。
図４に示した多重チャンバによる集積回路処理システ
ムは、気相ドーピングのために用いたチャンバとは異な
る反応チャンバにおいて、多数回の堆積を実行すること
を可能にする。このことは多数回の堆積により生ずる可
能性のある反応チャンバ内の何らかの汚染物質により、
ドーピング工程が影響を受けることを防止する。またこ
れは、ドーピングするウェハ表面を曝気することなしに
反応チャンバ間で搬送することを可能とし、固有酸化物
の形成はドーパントの拡散の遅延が生ずることを防止す
る。
本発明による技術は、多結晶又は単結晶シリコンドー
ピングを用いた集積回路の製造に関して数多くの用途を
有する。多結晶シリコンはMOSゲート電極の製造、及び
コンデンサ電極の製造（平坦形、隆起形、トレンチ形、
又はサンドイッチ形）に関して基礎的な材料である。さ
らに、多結晶シリコンはバイポーラ及びBiCMOSデバイス
のポリエミッタコンタクト材料に用いられる。多結晶シ
リコンはまた、多種多様のデバイスのコンタクト材料と
して用いられている。これは前述したように拡散源とし
て用いることができ、また相互接続材料、抵抗、及び多
くの他の目的で用いることができる。
本発明はまた、結晶欠陥なしで浅い接合を形成するた
めに単結晶シリコンをドーピングするという用途をも有
している。例えばイオン注入と比較すると、イオン注入
に用いられる高エネルギーイオンに起因するチャンネリ
ング及び格子欠陥に伴う問題は、完全に排除することが
できる。また、この気相ドーピングの技術は、トレンチ
が深かったり、浅い構造であったり、或いは他のアスペ
クト比の高いモルホロジー構造の如く、イオン注入が簡
単には用いられない種々の環境においても使用すること
ができる。ドーパント源は気相であるから、ドーパント
効率は気相拡散の物理によって制限されるだけである。
本発明の好ましい実施例に関する以上の説明は、例示
及び説明の目的で提供されたものである。以上の説明が
全てであって本発明を開示された特定の形態に限定する
といったことは意図していない。明らかに、この技術分
野における当業者には多くの改変及び設計変更が自明な
ものである。実施例は本発明の原理とその実用的な用途
を最も良く説明し、それによって当業者が本発明を種々
の実施例に関して、所期の特定の用途に適した種々の改
変ともども理解するように選択され、記述されている。
本発明の範囲は以下の請求の範囲とその均等物によって
定義されることが意図されている。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョンスガード，クリスチャン，イー アメリカ合衆国カリフォルニア州95124 サン・ノゼ，ラスティック・ドライヴ・ 2893 (72)発明者 ガレウスキ，カール アメリカ合衆国カリフォルニア州94709 バークレイ，アパートメント・ナンバー ８，ボニータ・1438 (72)発明者 カーマニ，アーマッド アメリカ合衆国カリフォルニア州94536 フリーモント，レッドウッド・テラス・ 38480 (56)参考文献 特開 平１−140714（ＪＰ，Ａ) 特開 平１−270315（ＪＰ，Ａ) 国際公開91／10873（ＷＯ，Ａ１)

Claims (27)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体材料を含み反応表面を有する基板が
    反応チャンバ内に配置され、 前記半導体材料が前記反応チャンバ内で、制御された温
    度まで減圧下で、前記反応表面に向かった放射エネルギ
    ー源により放射加熱され、 ドーパントの気相源が前記放射エネルギー源と前記反応
    表面との間の前記反応チャンバ内で、制御された圧力及
    び濃度において提供され、 前記反応チャンバ内のドーパントの気相源が、前記反応
    表面に対して実質的に垂直に突き当たり、その後前記反
    応表面から半径方向に対称的に離れていく流路に沿って
    流動するように、前記反応表面にわたって前記ドーパン
    ト源の単パスを確立する位置で、前記ドーパントの気相
    源を反応チャンバから排出し、それによって、前記ドー
    パント源を半導体材料の予め選択された深さまで吸収さ
    せ、 半導体材料がアニーリングされて、半導体材料により吸
    収されたドーパントを制御された態様でさらに拡散させ
    ること を特徴とする反応チャンバ内での、ドープされた半導体
    の製造方法。
  2. 【請求項２】多結晶半導体材料層が前記基板の反応表面
    上に形成され、 前記ドーパントが前記層内のある選択された深さまで前
    記層に吸収され、及び 前記ドーパントをアニーリングによって活性化し、前記
    多結晶半導体の層内において制御された態様で、さらに
    拡散させること を特徴とする、請求項１に記載のドープされた半導体の
    製造方法。
  3. 【請求項３】多結晶半導体層が第一の制御された圧力の
    反応チャンバにおいて、基板の反応表面上に形成され、 前記多結晶半導体層を備えた前記基板が、前記基板を曝
    気することなしに第二の制御された圧力の反応チャンバ
    へ移送され、 前記基板の前記反応表面上の前記層が前記第二の反応チ
    ャンバ内で制御された温度まで放射加熱され、 前記第二の反応チャンバ内で前記ドーパントの気相源が
    制御された圧力及び濃度において前記層と接触した状態
    で提供され、前記ドーパントが前記層内のある選択され
    た深さまで前記層に吸収され、及び 前記ドーパントをアニーリングによって活性化し、前記
    多結晶半導体の層内において制御された態様で、さらに
    拡散させること を特徴とする、請求項１に記載のドープされた半導体の
    製造方法。
  4. 【請求項４】前記半導体材料が、前記半導体材料上にコ
    ンタクト領域を露出させるパターンを形成するためにマ
    スキングされ、 前記ドーパントの気相源が制御された圧力及び濃度にお
    いて提供され、前記コンタクト領域内の前記半導体材料
    と接触した状態で流動し、前記ドーパントが前記コンタ
    クト領域内の前記半導体材料によって前記コンタクト領
    域内の所望の深さまで吸収され、及び アニーリングによって前記ドーパントが前記コンタクト
    領域内の制御された濃度及び深さまでさらに拡散される
    こと を特徴とする、請求項１に記載のドープされた半導体の
    製造方法。
  5. 【請求項５】追加的に前記基板をアニーリングすること
    によってドーパントを前記多結晶半導体層から前記基板
    内へとドライブインすることを特徴とする、請求項２ま
    たは３に記載の方法。
  6. 【請求項６】前記基板が非平坦領域を含み、前記コンタ
    クト領域が前記非平坦領域内に位置する、請求項４に記
    載の方法。
  7. 【請求項７】前記非平坦領域がトレンチからなる、請求
    項４に記載の方法。
  8. 【請求項８】前記半導体材料がシリコンからなる、請求
    項１−７のいずれかに記載の方法。
  9. 【請求項９】前記ドーパント源が第III族または第Ｖ族
    の元素からなる、請求項１−７のいずれかに記載の方
    法。
  10. 【請求項１０】前記ドーパント源が、水素を含むキャリ
    アを有する水素化物ドーパントからなる、請求項１−７
    のいずれかに記載の方法。
  11. 【請求項１１】前記ドーパント源が、不活性ガスを含む
    キャリアを有する水素化物ドーパントからなる、請求項
    １−７のいずれかに記載の方法。
  12. 【請求項１２】前記ドーパント源が、水素と不活性ガス
    の混合物を含むキャリアを有する水素化物ドーパントか
    らなる、請求項１−７のいずれかに記載の方法。
  13. 【請求項１３】前記反応チャンバが壁を有し、さらに 前記反応チャンバの壁が冷却されることを特徴とする、
    請求項１−12のいずれかに記載の方法。
  14. 【請求項１４】前記基板が熱的に不活性な支持構造体で
    前記反応チャンバ内に支持されることを特徴とする、請
    求項１−13のいずれかに記載の方法。
  15. 【請求項１５】ドーパントの気相源を供給する前に、ド
    ープされる半導体材料の領域から酸化物を洗浄し、ドー
    プされる領域が反応表面において２×1014／cm2未満の
    酸化物濃度を有することを特徴とする、請求項１−14の
    いずれかに記載の方法。
  16. 【請求項１６】ロボットによるメカニズムが、前記基板
    を第一の反応チャンバから第二の反応チャンバへと制御
    された環境における搬送領域を介して搬送することを特
    徴とする、請求項３に記載の方法。
  17. 【請求項１７】さらにアニーリングによって、前記ドー
    パントを前記コンタクト領域から前記基板内へとドライ
    ブインすることを特徴とする、請求項４に記載の方法。
  18. 【請求項１８】前記基板が多結晶半導体からなることを
    特徴とする、請求項１−７のいずれかに記載の方法。
  19. 【請求項１９】前記多結晶半導体がシリコンからなるこ
    とを特徴とする、請求項18に記載の方法。
  20. 【請求項２０】前記半導体材料が非平坦領域とコンタク
    ト領域とを備え、 前記コンタクト領域が前記非平坦領域内に配置されてい
    ること を特徴とする、請求項１、２または３に記載の方法。
  21. 【請求項２１】前記非平坦領域がトレンチからなること
    を特徴とする、請求項20に記載の方法。
  22. 【請求項２２】前記コンタクト領域が前記トレンチ内に
    配置されていることを特徴とする、請求項21に記載の方
    法。
  23. 【請求項２３】前記ドーパントの気相源が制御された時
    間の間、制御された圧力及び濃度で前記多結晶半導体に
    接して流動し、前記ドーパントが前記多結晶半導体によ
    って吸収され、 第二の制御された温度でアニーリングすることにより、
    前記ドーパントが制御された態様で前記多結晶半導体内
    に拡散され、及び さらに選択された条件においてアニーリングすることに
    より、前記前記多結晶半導体内の前記ドーパントが、制
    御された態様で前記基板内に拡散し、制御された浅い深
    さ、および制御されたドーパントの濃度を有する接合を
    生成すること を特徴とする集積回路装置のコンタクト領域に対する浅
    い結合を含むドープされた半導体を形成する、請求項２
    に記載の方法。
  24. 【請求項２４】前記制御された温度が約1000℃であるこ
    とを特徴とする、請求項１−７のいずれかに記載の方
    法。
  25. 【請求項２５】前記第二の制御された温度が約1000℃で
    あることを特徴とする、請求項23に記載の方法。
  26. 【請求項２６】約1000℃で約30秒から約１分の間アニー
    リングが行われることを特徴とする、請求項１−25のい
    ずれかに記載の方法。
  27. 【請求項２７】前記第二の制御された温度が約30秒の間
    持続することを特徴とする、請求項23又は25に記載の方
    法。
JP5514897A 1992-02-25 1993-02-12 放射加熱された冷壁リアクタにおける減圧下での半導体材料の気相ドーピング Expired - Lifetime JP2755369B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US843,361 1992-02-25
US07/843,361 US5324684A (en) 1992-02-25 1992-02-25 Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure

Publications (2)

Publication Number Publication Date
JPH08500938A JPH08500938A (ja) 1996-01-30
JP2755369B2 true JP2755369B2 (ja) 1998-05-20

Family

ID=25289746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5514897A Expired - Lifetime JP2755369B2 (ja) 1992-02-25 1993-02-12 放射加熱された冷壁リアクタにおける減圧下での半導体材料の気相ドーピング

Country Status (5)

Country Link
US (1) US5324684A (ja)
EP (1) EP0628213A4 (ja)
JP (1) JP2755369B2 (ja)
KR (1) KR950700605A (ja)
WO (1) WO1993017448A1 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976919A (en) * 1994-06-10 1999-11-02 Matsushita Electric Industrial Co., Ltd. Apparatus and method of manufacturing semiconductor element
US6228750B1 (en) * 1994-12-30 2001-05-08 Lucent Technologies Method of doping a semiconductor surface
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US5781693A (en) 1996-07-24 1998-07-14 Applied Materials, Inc. Gas introduction showerhead for an RTP chamber with upper and lower transparent plates and gas flow therebetween
US5862057A (en) * 1996-09-06 1999-01-19 Applied Materials, Inc. Method and apparatus for tuning a process recipe to target dopant concentrations in a doped layer
KR100244271B1 (ko) * 1997-05-06 2000-02-01 김영환 반도체소자 구조 및 제조방법
US6276072B1 (en) * 1997-07-10 2001-08-21 Applied Materials, Inc. Method and apparatus for heating and cooling substrates
US5891797A (en) * 1997-10-20 1999-04-06 Micron Technology, Inc. Method of forming a support structure for air bridge wiring of an integrated circuit
TW370685B (en) * 1997-11-25 1999-09-21 United Microelectronics Corp Method for manufacturing a rough-surface film layer of antireflection
US6143655A (en) * 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US5920121A (en) * 1998-02-25 1999-07-06 Micron Technology, Inc. Methods and structures for gold interconnections in integrated circuits
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
JP2002505532A (ja) * 1998-03-06 2002-02-19 エーエスエム アメリカ インコーポレイテッド 高段差被覆性を伴うシリコン堆積方法
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
US6509590B1 (en) * 1998-07-20 2003-01-21 Micron Technology, Inc. Aluminum-beryllium alloys for air bridges
US6207493B1 (en) * 1998-08-19 2001-03-27 International Business Machines Corporation Formation of out-diffused bitline by laser anneal
US6191011B1 (en) 1998-09-28 2001-02-20 Ag Associates (Israel) Ltd. Selective hemispherical grain silicon deposition
US6204120B1 (en) 1998-09-28 2001-03-20 Ag Associates (Israel) Ltd. Semiconductor wafer pretreatment utilizing ultraviolet activated chlorine
US6271595B1 (en) 1999-01-14 2001-08-07 International Business Machines Corporation Method for improving adhesion to copper
US5998248A (en) * 1999-01-25 1999-12-07 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions with tapered spacer in isolation region
US6022771A (en) * 1999-01-25 2000-02-08 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions
US5998273A (en) * 1999-01-25 1999-12-07 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions
US6025242A (en) * 1999-01-25 2000-02-15 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions including an insulating spacer by thermal oxidation creating taper-shaped isolation
US6136163A (en) * 1999-03-05 2000-10-24 Applied Materials, Inc. Apparatus for electro-chemical deposition with thermal anneal chamber
US7192494B2 (en) * 1999-03-05 2007-03-20 Applied Materials, Inc. Method and apparatus for annealing copper films
US6709968B1 (en) * 2000-08-16 2004-03-23 Micron Technology, Inc. Microelectronic device with package with conductive elements and associated method of manufacture
US6670719B2 (en) 1999-08-25 2003-12-30 Micron Technology, Inc. Microelectronic device package filled with liquid or pressurized gas and associated method of manufacture
US7335965B2 (en) * 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US7211512B1 (en) 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US6674167B1 (en) * 2000-05-31 2004-01-06 Micron Technology, Inc. Multilevel copper interconnect with double passivation
US6423629B1 (en) * 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6726955B1 (en) 2000-06-27 2004-04-27 Applied Materials, Inc. Method of controlling the crystal structure of polycrystalline silicon
US20040079633A1 (en) * 2000-07-05 2004-04-29 Applied Materials, Inc. Apparatus for electro chemical deposition of copper metallization with the capability of in-situ thermal annealing
US6498079B1 (en) * 2000-07-27 2002-12-24 Stmicroelectronics, Inc. Method for selective source diffusion
US6413844B1 (en) 2001-01-10 2002-07-02 Asm International N.V. Safe arsenic gas phase doping
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
KR101027485B1 (ko) * 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
DE10121778B4 (de) 2001-05-04 2005-12-01 Infineon Technologies Ag Verfahren zur Erzeugung eines Dotierprofils bei einer Gasphasendotierung
US6433413B1 (en) 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US6747347B2 (en) 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6686654B2 (en) * 2001-08-31 2004-02-03 Micron Technology, Inc. Multiple chip stack structure and cooling system
DE10217806A1 (de) 2002-04-22 2003-10-30 Aixtron Ag Verfahren und Vorrichtung zum Abscheiden dünner Schichten auf einem Substrat in einer höherverstellbaren Prozesskammer
US7524532B2 (en) 2002-04-22 2009-04-28 Aixtron Ag Process for depositing thin layers on a substrate in a process chamber of adjustable height
KR100449948B1 (ko) * 2002-05-18 2004-09-30 주식회사 하이닉스반도체 콘택저항을 감소시킨 콘택플러그 형성방법
US6620638B1 (en) 2002-06-05 2003-09-16 Micron Technology, Inc. Testing of multi-chip electronic modules
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
JP3793143B2 (ja) * 2002-11-28 2006-07-05 株式会社シマノ 自転車用電子制御装置
US7311810B2 (en) * 2003-04-18 2007-12-25 Applied Materials, Inc. Two position anneal chamber
US7300821B2 (en) * 2004-08-31 2007-11-27 Micron Technology, Inc. Integrated circuit cooling and insulating device and method
JP5279006B2 (ja) * 2008-03-26 2013-09-04 パナソニック株式会社 窒化物半導体発光素子
ATE532208T1 (de) 2009-05-29 2011-11-15 Roth & Rau Ag Linearer gasphasen-diffusionsofen
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US20170170018A1 (en) * 2015-12-14 2017-06-15 Lam Research Corporation Conformal doping using dopant gas on hydrogen plasma treated surface
JP6294365B2 (ja) 2016-01-29 2018-03-14 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラム及び記録媒体
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
US10937654B2 (en) * 2019-01-24 2021-03-02 Micron Technology, Inc. Methods of doping a silicon-containing material and methods of forming a semiconductor device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58164222A (ja) * 1982-03-25 1983-09-29 Matsushita Electric Ind Co Ltd 加熱処理装置
JPS6032318A (ja) * 1983-08-03 1985-02-19 Hitachi Ltd ド−ピング装置
JPS6262516A (ja) * 1985-09-13 1987-03-19 Hitachi Ltd 不純物拡散方法
JPS62282437A (ja) * 1986-05-31 1987-12-08 Shinku Riko Kk 半導体ウエハ処理用急速加熱冷却装置
JPS63125681A (ja) * 1986-11-12 1988-05-28 Matsushita Electric Ind Co Ltd 薄膜形成装置
JPS63133521A (ja) * 1986-11-25 1988-06-06 Kokusai Electric Co Ltd 半導体基板の熱処理装置
JPS63170971A (ja) * 1987-01-09 1988-07-14 Nec Corp 半導体装置
JPS63239939A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 半導体基体内への不純物導入方法及び装置
JPH01228169A (ja) * 1988-03-08 1989-09-12 Mitsubishi Electric Corp 半導体装置
JPH02199824A (ja) * 1989-01-30 1990-08-08 Hitachi Ltd 基板への不純物の導入方法
JPH03173420A (ja) * 1989-12-01 1991-07-26 Seiko Instr Inc 半導体内壁に対する不純物の注入方法
JPH03280530A (ja) * 1990-03-29 1991-12-11 Sony Corp 燐ドープ多結晶シリコンの形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3524776A (en) * 1967-01-30 1970-08-18 Corning Glass Works Process for coating silicon wafers
US3949119A (en) * 1972-05-04 1976-04-06 Atomic Energy Of Canada Limited Method of gas doping of vacuum evaporated epitaxial silicon films
US4124417A (en) * 1974-09-16 1978-11-07 U.S. Philips Corporation Method of diffusing impurities in semiconductor bodies
US4108106A (en) * 1975-12-29 1978-08-22 Tylan Corporation Cross-flow reactor
NL7604445A (nl) * 1976-04-27 1977-10-31 Philips Nv Werkwijze ter vervaardiging van een halfgelei- derinrichting, en inrichting vervaardigd door toepassing van de werkwijze.
JPS5823437A (ja) * 1981-08-06 1983-02-12 Pioneer Electronic Corp 半導体装置における不純物導入方法
US4569701A (en) * 1984-04-05 1986-02-11 At&T Bell Laboratories Technique for doping from a polysilicon transfer layer
CA1203921A (en) * 1984-05-18 1986-04-29 Laszlo Szolgyemy Diffusion method to produce semiconductor devices
JPS6366927A (ja) * 1986-09-08 1988-03-25 Toshiba Corp 熱処理装置
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
US4861729A (en) * 1987-08-24 1989-08-29 Matsushita Electric Industrial Co., Ltd. Method of doping impurities into sidewall of trench by use of plasma source
JPH02278720A (ja) * 1989-04-20 1990-11-15 Matsushita Electron Corp プラズマドーピング装置
US5156820A (en) * 1989-05-15 1992-10-20 Rapro Technology, Inc. Reaction chamber with controlled radiant energy heating and distributed reactant flow
EP0417456A3 (en) * 1989-08-11 1991-07-03 Seiko Instruments Inc. Method of producing semiconductor device
EP0430166A3 (en) * 1989-12-01 1993-05-12 Seiko Instruments Inc. Method of doping impurity into semiconductor films and patterned semiconductor strip

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58164222A (ja) * 1982-03-25 1983-09-29 Matsushita Electric Ind Co Ltd 加熱処理装置
JPS6032318A (ja) * 1983-08-03 1985-02-19 Hitachi Ltd ド−ピング装置
JPS6262516A (ja) * 1985-09-13 1987-03-19 Hitachi Ltd 不純物拡散方法
JPS62282437A (ja) * 1986-05-31 1987-12-08 Shinku Riko Kk 半導体ウエハ処理用急速加熱冷却装置
JPS63125681A (ja) * 1986-11-12 1988-05-28 Matsushita Electric Ind Co Ltd 薄膜形成装置
JPS63133521A (ja) * 1986-11-25 1988-06-06 Kokusai Electric Co Ltd 半導体基板の熱処理装置
JPS63170971A (ja) * 1987-01-09 1988-07-14 Nec Corp 半導体装置
JPS63239939A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 半導体基体内への不純物導入方法及び装置
JPH01228169A (ja) * 1988-03-08 1989-09-12 Mitsubishi Electric Corp 半導体装置
JPH02199824A (ja) * 1989-01-30 1990-08-08 Hitachi Ltd 基板への不純物の導入方法
JPH03173420A (ja) * 1989-12-01 1991-07-26 Seiko Instr Inc 半導体内壁に対する不純物の注入方法
JPH03280530A (ja) * 1990-03-29 1991-12-11 Sony Corp 燐ドープ多結晶シリコンの形成方法

Also Published As

Publication number Publication date
EP0628213A1 (en) 1994-12-14
JPH08500938A (ja) 1996-01-30
WO1993017448A1 (en) 1993-09-02
US5324684A (en) 1994-06-28
KR950700605A (ko) 1995-01-16
EP0628213A4 (en) 1997-02-19

Similar Documents

Publication Publication Date Title
JP2755369B2 (ja) 放射加熱された冷壁リアクタにおける減圧下での半導体材料の気相ドーピング
US6541353B1 (en) Atomic layer doping apparatus and method
US5489550A (en) Gas-phase doping method using germanium-containing additive
US5925574A (en) Method of producing a bipolar transistor
JP4556329B2 (ja) 薄膜形成装置
US5308788A (en) Temperature controlled process for the epitaxial growth of a film of material
US6048782A (en) Method for doped shallow junction formation using direct gas-phase doping
US5366922A (en) Method for producing CMOS transistor
US6090690A (en) Direct gas-phase doping of semiconductor wafers using an organic dopant source
JP3023982B2 (ja) 成膜方法
US7354858B2 (en) Film formation method and apparatus for semiconductor process
US6645835B1 (en) Semiconductor film forming method and manufacturing method for semiconductor devices thereof
US20090065816A1 (en) Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
Hsieh et al. Silicon homoepitaxy by rapid thermal processing chemical vapor deposition (RTPCVD)—A review
WO2003023859A1 (en) Bi-layer silicon film and method of fabrication
JP3079575B2 (ja) 半導体装置の製造方法
JPH11150249A (ja) 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス
JP2599556B2 (ja) 高濃度ドープ領域を有する半導体装置の製造方法
US5256162A (en) Apparatus for forming shallow electrical junctions
US5874352A (en) Method of producing MIS transistors having a gate electrode of matched conductivity type
Campbell et al. Very thin silicon epitaxial layers grown using rapid thermal vapor phase epitaxy
US7439607B2 (en) Beta control using a rapid thermal oxidation
US5532185A (en) Impurity doping method with adsorbed diffusion source
Hsieh et al. Shallow junction formation by dopant diffusion from in situ doped polycrystalline silicon chemically vapor deposited in a rapid thermal processor
JP2934665B2 (ja) 半導体装置の製造方法