JP2754429B2 - データラッチ制御方式 - Google Patents
データラッチ制御方式Info
- Publication number
- JP2754429B2 JP2754429B2 JP3344548A JP34454891A JP2754429B2 JP 2754429 B2 JP2754429 B2 JP 2754429B2 JP 3344548 A JP3344548 A JP 3344548A JP 34454891 A JP34454891 A JP 34454891A JP 2754429 B2 JP2754429 B2 JP 2754429B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- latch circuit
- latch
- printed board
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Time-Division Multiplex Systems (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、データ送出側のプリン
ト板が挿抜された場合に、データ受信側のラッチデータ
が変化しないようにしたデータラッチ制御方式に関す
る。各種の装置は、複数のプリント板をユニット等の筐
体に挿入して構成される場合が一般的であり、動作中に
於いてプリント板の挿抜が行われても、他のプリント板
上の回路が誤動作しないことが必要である。
ト板が挿抜された場合に、データ受信側のラッチデータ
が変化しないようにしたデータラッチ制御方式に関す
る。各種の装置は、複数のプリント板をユニット等の筐
体に挿入して構成される場合が一般的であり、動作中に
於いてプリント板の挿抜が行われても、他のプリント板
上の回路が誤動作しないことが必要である。
【０００２】
【従来の技術】中継伝送システムに於いては、各中間中
継装置に固有の番号を与え、この固有の番号を識別デー
タとして主信号に重畳して伝送することにより、伝送路
の障害区間或いは障害装置を特定する構成が知られてい
る。このような中継伝送システムに於いては、識別デー
タを設定する設定部と、主信号を中継処理する主信号部
とはそれぞれ異なるプリント板に搭載され、コネクタを
介して相互に接続される構成が一般的である。
継装置に固有の番号を与え、この固有の番号を識別デー
タとして主信号に重畳して伝送することにより、伝送路
の障害区間或いは障害装置を特定する構成が知られてい
る。このような中継伝送システムに於いては、識別デー
タを設定する設定部と、主信号を中継処理する主信号部
とはそれぞれ異なるプリント板に搭載され、コネクタを
介して相互に接続される構成が一般的である。
【０００３】このような中継伝送システムに於ける中間
中継装置の主要部は、例えば、図２に示す構成を有する
ものである。同図に於いて、１１はラッチ回路、１２，
１４はプリント板、１３はデータ作成部、１５は中継処
理を行う送信処理回路、１６はオア回路（ＯＲ）、１７
は抵抗、１８ａ，１８ｂ，１９ａ，１９ｂはコネクタで
ある。
中継装置の主要部は、例えば、図２に示す構成を有する
ものである。同図に於いて、１１はラッチ回路、１２，
１４はプリント板、１３はデータ作成部、１５は中継処
理を行う送信処理回路、１６はオア回路（ＯＲ）、１７
は抵抗、１８ａ，１８ｂ，１９ａ，１９ｂはコネクタで
ある。
【０００４】プリント板１２，１４は、上コネクタ１８
ａ，１９ａと、下コネクタ１８ｂ，１９ｂとを有する構
成が一般的である。このような構成に於いて、実装情報
１は上コネクタ１９ａのピンが確実に接続された時に形
成され、又実装情報２は下コネクタ１９ｂのピンが確実
に接続された時に形成される。そして、実装情報１，２
の少なくとも何れか一方がラッチ回路１１に加えられて
いることにより、ラッチ回路１１は、プリント板１４の
データ作成部１３による中間中継装置固有の番号の識別
データをラッチすることになる。そして、ラッチされた
識別データは、送信処理回路１５に於いて主信号に重畳
されて、後位の中間中継装置又は端局へ送出される。
ａ，１９ａと、下コネクタ１８ｂ，１９ｂとを有する構
成が一般的である。このような構成に於いて、実装情報
１は上コネクタ１９ａのピンが確実に接続された時に形
成され、又実装情報２は下コネクタ１９ｂのピンが確実
に接続された時に形成される。そして、実装情報１，２
の少なくとも何れか一方がラッチ回路１１に加えられて
いることにより、ラッチ回路１１は、プリント板１４の
データ作成部１３による中間中継装置固有の番号の識別
データをラッチすることになる。そして、ラッチされた
識別データは、送信処理回路１５に於いて主信号に重畳
されて、後位の中間中継装置又は端局へ送出される。
【０００５】ラッチ回路１１に識別データをラッチした
後に、プリント板１４を抜き取った場合、実装情報１，
２が共になくなるが、ラッチ回路１１には先にラッチさ
れた識別データが保持される。なお、識別データは他の
プリント板（図示せず）にも供給されるものである。
後に、プリント板１４を抜き取った場合、実装情報１，
２が共になくなるが、ラッチ回路１１には先にラッチさ
れた識別データが保持される。なお、識別データは他の
プリント板（図示せず）にも供給されるものである。
【０００６】
【発明が解決しようとする問題点】コネクタ１９ａ，１
９ｂはプリント板１４の上下端部に配置するものであ
り、そして、プリント板１４を抜き取る時に、どのよう
に抜いても、データピンより先に実装情報ピンが抜ける
ように考慮されている。しかし、実際にコネクタ１９
ａ，１９ｂのピンが複数列構成の場合、実装情報ピンよ
りデータピンの方が先に抜けることがある。そのような
場合には、データ作成部１３からの識別データとは異な
るデータがラッチ回路１１に入力され、実装情報１，２
の少なくとも何れかがオア回路１６を介してラッチ回路
１１に加えられていることになるから、誤ったデータが
ラッチ回路１１にラッチされることになる。即ち、中間
中継装置固有の番号を示すものではなくなる問題が生じ
る。本発明は、簡単な構成により誤ったデータがラッチ
されないように制御することを目的とする。
９ｂはプリント板１４の上下端部に配置するものであ
り、そして、プリント板１４を抜き取る時に、どのよう
に抜いても、データピンより先に実装情報ピンが抜ける
ように考慮されている。しかし、実際にコネクタ１９
ａ，１９ｂのピンが複数列構成の場合、実装情報ピンよ
りデータピンの方が先に抜けることがある。そのような
場合には、データ作成部１３からの識別データとは異な
るデータがラッチ回路１１に入力され、実装情報１，２
の少なくとも何れかがオア回路１６を介してラッチ回路
１１に加えられていることになるから、誤ったデータが
ラッチ回路１１にラッチされることになる。即ち、中間
中継装置固有の番号を示すものではなくなる問題が生じ
る。本発明は、簡単な構成により誤ったデータがラッチ
されないように制御することを目的とする。
【０００７】
【課題を解決するための手段】本発明のデータラッチ制
御方式は、図１を参照して説明すると、ラッチ回路１を
搭載した一方のプリント板２と、データ作成部３を搭載
した他方のプリント板４とを、コネクタ９ａ，９ｂ，１
０ａ，１０ｂを介して接続し、データ作成部３からのデ
ータをラッチ回路１にラッチするデータラッチ制御方式
に於いて、データ作成部３のデータ更新時に設定パルス
を発生する設定パルス発生部５を他方のプリント板４に
設け、この設定パルス発生部５からの設定パルスをラッ
チ回路１にデータラッチパルスとして加えるものであ
る。
御方式は、図１を参照して説明すると、ラッチ回路１を
搭載した一方のプリント板２と、データ作成部３を搭載
した他方のプリント板４とを、コネクタ９ａ，９ｂ，１
０ａ，１０ｂを介して接続し、データ作成部３からのデ
ータをラッチ回路１にラッチするデータラッチ制御方式
に於いて、データ作成部３のデータ更新時に設定パルス
を発生する設定パルス発生部５を他方のプリント板４に
設け、この設定パルス発生部５からの設定パルスをラッ
チ回路１にデータラッチパルスとして加えるものであ
る。
【０００８】
【作用】他方のプリント板４に搭載されたデータ作成部
３に於いてデータを新たに作成又は更新した時に、設定
パルス発生部５から“０”の設定パルスが送出される。
又一方のプリント板２に搭載されたラッチ回路１は、
“１”のデータラッチパルスが加えられると、入力され
たデータをラッチする構成を有する。従って、設定パル
ス発生部５から“０”の設定パルスが発生されると、イ
ンバータ６により反転されて、ラッチ回路１には“１”
のデータラッチパルスが加えられ、データ作成部３から
の識別データ等のデータがラッチ回路１にラッチされ
る。
３に於いてデータを新たに作成又は更新した時に、設定
パルス発生部５から“０”の設定パルスが送出される。
又一方のプリント板２に搭載されたラッチ回路１は、
“１”のデータラッチパルスが加えられると、入力され
たデータをラッチする構成を有する。従って、設定パル
ス発生部５から“０”の設定パルスが発生されると、イ
ンバータ６により反転されて、ラッチ回路１には“１”
のデータラッチパルスが加えられ、データ作成部３から
の識別データ等のデータがラッチ回路１にラッチされ
る。
【０００９】他方のプリント板４を抜き取ると、一方の
プリント板２では、インバータ６の入力はプルアップ抵
抗により“１”となるから、ラッチ回路１には“０”が
加えられて、コネクタ９ａ，１０ａの不完全接触状態に
よるラッチ回路１への入力データが不安定なものであっ
ても、ラッチ回路１にラッチされることはなく、それ以
前にラッチされたデータが保持される。
プリント板２では、インバータ６の入力はプルアップ抵
抗により“１”となるから、ラッチ回路１には“０”が
加えられて、コネクタ９ａ，１０ａの不完全接触状態に
よるラッチ回路１への入力データが不安定なものであっ
ても、ラッチ回路１にラッチされることはなく、それ以
前にラッチされたデータが保持される。
【００１０】
【実施例】図１は本発明の実施例の説明図であり、一方
のプリント板２には、ラッチ回路１とそのラッチ出力の
データを用いる送信処理回路８等が搭載され、ラッチ回
路１のデータ入力端子は抵抗７を介して＋５Ｖの電圧が
印加され、インバータ６の入力端子にも抵抗７を介して
＋５Ｖの電圧が印加され、インバータ６の出力信号が
“１”の時に、ラッチ回路１はデータ入力端子に加えら
れるデータをラッチする。又他方のプリント板４には、
識別データ等のデータを作成するデータ作成部３と、設
定パルス発生部５とが搭載されている。
のプリント板２には、ラッチ回路１とそのラッチ出力の
データを用いる送信処理回路８等が搭載され、ラッチ回
路１のデータ入力端子は抵抗７を介して＋５Ｖの電圧が
印加され、インバータ６の入力端子にも抵抗７を介して
＋５Ｖの電圧が印加され、インバータ６の出力信号が
“１”の時に、ラッチ回路１はデータ入力端子に加えら
れるデータをラッチする。又他方のプリント板４には、
識別データ等のデータを作成するデータ作成部３と、設
定パルス発生部５とが搭載されている。
【００１１】プリント板２，４を実装すると、コネクタ
９ａ，９ｂ，１０ａ，１０ｂとバックボードの配線とを
介してプリント板２，４間が接続された状態となる。そ
して、例えば、中継伝送システムに適用した場合、デー
タ作成部３に図示を省略した設定スイッチや入力操作部
等により識別データを設定すると、設定パルス発生部５
から“０”の設定パルスが送出される。この設定パルス
発生部５は、例えば、データ作成部３からのデータ作成
終了信号等によってトリガされて、所定のパルス幅の
“０”のパルスを出力するモノマルチバイブレータ等に
より構成することが可能であり、従って、常時は、
“１”に固定された信号を出力し、データ作成部３から
のデータ作成終了信号が加えられた時に、“０”の設定
パルスを出力することになる。
９ａ，９ｂ，１０ａ，１０ｂとバックボードの配線とを
介してプリント板２，４間が接続された状態となる。そ
して、例えば、中継伝送システムに適用した場合、デー
タ作成部３に図示を省略した設定スイッチや入力操作部
等により識別データを設定すると、設定パルス発生部５
から“０”の設定パルスが送出される。この設定パルス
発生部５は、例えば、データ作成部３からのデータ作成
終了信号等によってトリガされて、所定のパルス幅の
“０”のパルスを出力するモノマルチバイブレータ等に
より構成することが可能であり、従って、常時は、
“１”に固定された信号を出力し、データ作成部３から
のデータ作成終了信号が加えられた時に、“０”の設定
パルスを出力することになる。
【００１２】他方のプリント板４のデータ作成部３から
の識別データが、一方のプリント板２のラッチ回路１の
データ入力端子に加えられ、設定パルス発生部５から
“０”の設定パルスがインバータ６に加えられると、こ
のインバータ６により反転されて“１”のデータラッチ
パルスとなってラッチ回路１に加えられる。従って、ラ
ッチ回路１に識別データがラッチされる。このラッチ回
路１にラッチされた識別データは、送信処理回路８によ
り主信号に重畳されて後位の中間中継装置又は端局に送
出され、障害発生時の障害個所の切り分けに利用され
る。
の識別データが、一方のプリント板２のラッチ回路１の
データ入力端子に加えられ、設定パルス発生部５から
“０”の設定パルスがインバータ６に加えられると、こ
のインバータ６により反転されて“１”のデータラッチ
パルスとなってラッチ回路１に加えられる。従って、ラ
ッチ回路１に識別データがラッチされる。このラッチ回
路１にラッチされた識別データは、送信処理回路８によ
り主信号に重畳されて後位の中間中継装置又は端局に送
出され、障害発生時の障害個所の切り分けに利用され
る。
【００１３】保守，点検等の為にプリント板４を抜き取
ると、その過程に於いて、コネクタ１０ａ，１０ｂのデ
ータピンの接触が不完全な状態となって、データ作成部
３からの識別データが一時的に不安定なものとなる。し
かし、インバータ６に抵抗７を介して＋５Ｖの電圧が印
加されているから、インバータ６からラッチ回路１には
“０”の信号が継続して加えられる。従って、ラッチ回
路１は、先にラッチした識別データをそのまま保持する
ことになる。即ち、プリント板４の挿抜によるラッチ回
路１への入力データが不安定なものであっても、ラッチ
回路１へラッチされることはなくなる。
ると、その過程に於いて、コネクタ１０ａ，１０ｂのデ
ータピンの接触が不完全な状態となって、データ作成部
３からの識別データが一時的に不安定なものとなる。し
かし、インバータ６に抵抗７を介して＋５Ｖの電圧が印
加されているから、インバータ６からラッチ回路１には
“０”の信号が継続して加えられる。従って、ラッチ回
路１は、先にラッチした識別データをそのまま保持する
ことになる。即ち、プリント板４の挿抜によるラッチ回
路１への入力データが不安定なものであっても、ラッチ
回路１へラッチされることはなくなる。
【００１４】本発明は、前述の実施例にのみ限定される
ものではなく、種々付加変更することが可能であり、例
えば、インバータ６の入力端子にプルアップ抵抗７を介
して＋５Ｖを加えているが、論理レベルの関係に応じて
プルダウン抵抗を接続する構成とすることも可能であ
る。又識別データのラッチのみでなく、他の設定データ
のラッチに於いても適用可能である。
ものではなく、種々付加変更することが可能であり、例
えば、インバータ６の入力端子にプルアップ抵抗７を介
して＋５Ｖを加えているが、論理レベルの関係に応じて
プルダウン抵抗を接続する構成とすることも可能であ
る。又識別データのラッチのみでなく、他の設定データ
のラッチに於いても適用可能である。
【００１５】
【発明の効果】以上説明したように、本発明は、一方の
プリント板２に識別データ等をラッチするラッチ回路１
を搭載し、他方のプリント板４に識別データ等を作成す
るデータ作成部３と設定パルス発生部５とを搭載し、ラ
ッチ回路１は、データラッチパルスが加えられた時に、
データ入力端子に加えられるデータをラッチする構成と
し、設定パルス発生部５からの設定パルスをラッチ回路
１に加えるデータラッチパルスとするものであるから、
データ作成部３を搭載したプリント板４を抜き取る過程
に於いて、ラッチ回路１のデータ入力端子に加えられる
データが不安定となっても、データラッチパルスがラッ
チ回路１に加えられないことになるから、誤データがラ
ッチ回路１にラッチされることを確実に防止することが
できる利点がある。即ち、プリント板４の活線挿抜が可
能となる。
プリント板２に識別データ等をラッチするラッチ回路１
を搭載し、他方のプリント板４に識別データ等を作成す
るデータ作成部３と設定パルス発生部５とを搭載し、ラ
ッチ回路１は、データラッチパルスが加えられた時に、
データ入力端子に加えられるデータをラッチする構成と
し、設定パルス発生部５からの設定パルスをラッチ回路
１に加えるデータラッチパルスとするものであるから、
データ作成部３を搭載したプリント板４を抜き取る過程
に於いて、ラッチ回路１のデータ入力端子に加えられる
データが不安定となっても、データラッチパルスがラッ
チ回路１に加えられないことになるから、誤データがラ
ッチ回路１にラッチされることを確実に防止することが
できる利点がある。即ち、プリント板４の活線挿抜が可
能となる。
【図１】本発明の実施例の説明図である。
【図２】従来例の説明図である。
１ ラッチ回路 ２ プリント板 ３ データ作成部 ４ プリント板 ５ 設定パルス発生部 ６ インバータ ７ 抵抗 ８ 送信処理回路
Claims (1)
- 【請求項１】 ラッチ回路（１）を搭載した一方のプリ
ント板（２）と、データ作成部（３）を搭載した他方の
プリント板（４）とをコネクタを介して接続し、前記デ
ータ作成部（３）からのデータを前記ラッチ回路（１）
にラッチするデータラッチ制御方式に於いて、 前記データ作成部（３）のデータ更新時に設定パルスを
発生する設定パルス発生部（５）を前記他方のプリント
板（４）に設け、該設定パルス発生部（５）からの設定
パルスを前記一方のプリント板（２）のラッチ回路
（１）にデータラッチパルスとして加えることを特徴と
するデータラッチ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3344548A JP2754429B2 (ja) | 1991-12-26 | 1991-12-26 | データラッチ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3344548A JP2754429B2 (ja) | 1991-12-26 | 1991-12-26 | データラッチ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183525A JPH05183525A (ja) | 1993-07-23 |
| JP2754429B2 true JP2754429B2 (ja) | 1998-05-20 |
Family
ID=18370129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3344548A Expired - Fee Related JP2754429B2 (ja) | 1991-12-26 | 1991-12-26 | データラッチ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754429B2 (ja) |
-
1991
- 1991-12-26 JP JP3344548A patent/JP2754429B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05183525A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1225747A (en) | Serial information transfer protocol | |
| EP0352934A2 (en) | Insertion and removal of a circuit device into a bus network | |
| EP0241905A2 (en) | Circuit board for on-line insertion in computer system | |
| JP2754429B2 (ja) | データラッチ制御方式 | |
| JP2002050435A (ja) | 活線挿抜検出回路および活線挿抜方法 | |
| US5155378A (en) | Process and apparatus for establishing a unique address code on an individual module | |
| JPH08125361A (ja) | 活性挿抜可能なプリント基板 | |
| JP4615413B2 (ja) | 活線挿抜可能な電子機器システム | |
| JPH08256191A (ja) | データ処理装置 | |
| JPS5847726B2 (ja) | プリント配線板装置 | |
| JP3085398B2 (ja) | 装置番号設定装置 | |
| JPH02235126A (ja) | ユニット誤挿入防止システム | |
| JPH04284523A (ja) | 活線挿抜方式 | |
| JPH05290926A (ja) | コネクタ抜け監視回路 | |
| JPS63208109A (ja) | 電子回路基板 | |
| JP3157749B2 (ja) | 活線挿抜方式 | |
| KR100452503B1 (ko) | 병렬버스 시스템의 오류 방지장치 | |
| JP2830486B2 (ja) | 通信装置 | |
| JP2980454B2 (ja) | 状態保護方式 | |
| JPH08153998A (ja) | パッケージ誤挿入検出装置 | |
| JPS60150699A (ja) | 電子装置の電気的接続機構 | |
| JP3027080B2 (ja) | 構成品挿入通知方式 | |
| JP3769986B2 (ja) | 電子システム | |
| JPS59148449A (ja) | プラグインユニツトシステム | |
| KR0116474Y1 (ko) | 전자교환기의 데이터 송신 순서위반 감시회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |