JP2743581B2 - 時分割多重選択呼出し信号システム - Google Patents

Description

【発明の詳細な説明】 発明の分野 この発明は一般的に選択呼出しシステムに関し、かつ
より詳細には送信機と複数の選択呼出し受信機とを有
し、いくつかの異なるビットレートで送信を行なう選択
呼出しシステムと共に使用するための信号プロトコルに
関する。

発明の背景 選択呼出しメッセージの人口の増大に伴ない、選択呼
出しシステムのためのチャネル容量が主要な大都市領域
において欠乏してきている。この人気のため、選択呼出
しメッセージの選択呼出しターミナルへの入力と該選択
呼出しメッセージのターミナルからの送信との間に長い
遅延を生じている。新しい選択呼出しサービスが現存の
チャネルに導入されると、現存する選択呼出しチャネル
の過密状態が増大することが予期される。この問題に対
する１つの解決方法は選択呼出しメッセージングに対し
て割当られるチャネルの数を増大することである。この
解決方法は政府の規制当局によってのみ実施できるが、
彼らはすでに、例えば、陸上移動およびセルラ電話のよ
うな他の種類のサービスからのより多くのRFチャネル割
当ての要求によって過度の負担がかけられている。政府
によって新しいチャネルが利用可能になっても、特に繁
忙する選択呼出しシステムの提供者が新しいチャネルに
対しライセンスを得ることができる補償はない。

過密状態に対する他の解決方法は送信信号のボーレー
ト（すなわち、毎秒ごとに送信されるビットの数（bp
s））を増大することにより現存のチャネルで処理でき
るトラフィックの量を増大することである。この解決方
法は英国において実施されており、Post Office Code S
tandarization Advisory Group（POCSAG）の無線ページ
ングコードNO.1として識別される選択呼出し信号プロト
コルのビットレートが512bpsから1200bpsに増大されて
いる。残念ながら、単に新しい1200ボーの選択呼出し受
信機を現存の選択呼出しシステムのチャネルに導入する
だけでは、より古い512ボーのユニットがサービスから
除去されかつ1200ボーのページャと置き代えられない限
り実質的にチャネル容量を増大することにならない。さ
らに、コードフォーマットを変更することなく、単にボ
ーレートを増大することは数多くの望ましくない影響を
与える。例えば、ビットレートを倍にするたびごとに、
ガウス環境におけるページングの感度は２〜３デシベル
（dB）だけ劣化する。また、ビットレートを増大するこ
とは一般に選択呼出し受信機のデコーダがより高速に動
作することを要求し、その結果バッテリ寿命を低下させ
る。最後に、レーリーフェーディングの環境においてビ
ットレートを２倍にするごとに、許容できる最大フェー
ド長は半分に低減しフェーディング環境におけるページ
ングの感度を6dBまたはそれ以上低下させる結果とな
る。フェーディング環境におけるこの感度の低下は、よ
り高いボーレートにおけるバーストエラーがより多くの
ビットに影響を与えるという事実のために、選択呼出し
受信機によって受信される誤りビットの数が増大するこ
とにより引起こされる。大部分の信号プロトコルは受信
された誤りビットの数が所定数より小さい限り送信情報
を再構成できるエラー訂正アルゴリズムを持っている。
受信された誤りビットが許容できる所定の数より多くな
ると、受信された情報は信頼性よく再構成できない。

ガウスノイズ感度の損失はビットレートを増大した対
価である。しかしながら、フェード保護の損失はビット
インタリーブの使用により克服できる。例えば、Golay
Sequential Code（GSC）、POCSAGに対する別の選択呼出
し信号プロトコル、においては、メッセージ情報は８つ
の深さまでインタリーブされた８個の（15,7）BCHコー
ドワードからなりかつ600ボーで送信される。これは16
ビットのバーストエラー保護を提供し、これは27ミリセ
カンドのフェード保護に等価である。1200ボーにおいて
同じ量のフェード保護を提供するためにはインタリーブ
の深さを16まで増大することが必要である。しかしなが
ら、インタリーブの深さを増大することは一般に選択呼
出し受信機のデコーダを複雑にするが、その理由はより
多くのメモリ（RAM）がデインタリーブのために必要と
されるからである。さらに、一定量のフェード保護を維
持しながらデコーダを種々のビットレートに適応させる
ための努力が成されれば、デインタリーブはビットレー
トの各変化ごとに再構成されなければならない。

異なる送信速度における信号のインタリーブの１つの
実施例がヨーロッパ特許庁特許公開番号第264205A（EP-
A2-264205:以下「EPA′205」とする。なお、日本国特許
庁の出願は特願昭63-087031号が対応する。）として公
開されたヨーロッパ特許出願第88-1069961/16号、に開
示されている。EPA′205に開示されたシステムはビット
レートの各変化と共にデインタリーバを再構成すること
なく異なるビットレートの受信機を収容し、かつビット
レートが増大してもバーストエラーに対し抵抗力があ
る。EPA′205システムは、勿論、選択呼出し受信機のデ
コーダがより高いボーレートのためにより高い動作速度
で動作することを要求し、その結果選択呼出し受信機の
バッテリに対し低いバッテリ効率およびより短いバッテ
リ寿命を引起こしている。

従って、必要なことは望ましい高さの送信ボーレート
を備えた望ましい程度のインタリーブ深さでの選択呼出
しシステム環境においてインタリーブおよびデインタリ
ーブを行なうための方法および装置であって、選択呼出
し受信機のバッテリ寿命がより高い送信ボーレートのた
めに短くならずかつページング感度の損失が最小化され
かつ最大の許容できるフェード長が低減されないものが
必要となる。

発明の概要 従って、本発明の目的は、インタリーブの深さがボー
レートに比例して変化しそれにより一定量のフェード保
護を維持する可変ビットレート選択呼出しシステムを提
供することにある。

本発明のさらに他の目的は、高いボーレートにおいて
もより低いボーレートの場合と本質的に同じ速度で動作
しかつ本質的に同じ量のメモリおよび他の資源を必要と
する選択呼出し受信機のデコーダを提供することにあ
る。

本発明のさらに他の目的は、選択呼出し受信機のデコ
ーダが最も低いボーレートによって規定される最小速度
で動作できるようにし、それによりバッテリ電力の効率
化を可能にしその結果長いバッテリ寿命を可能にするこ
とにある。

本発明の上記および他の目的を実施する上で、１つの
形態において、時分割多重選択呼出しメッセージにより
選択呼出しシステムにおいて送信するために信号を発生
する方法が提供され、この場合前記時分割多重動作は選
択されたボーレートに応じて変化する。

図面の簡単な説明 第1A図、第1B図および第1C図は、本発明の好ましい実
施例において使用される信号プロトコルを示す説明図で
ある。

第２図は、本発明によって位相インタリーブされた信
号の好ましい実施例を示す説明図である。

第３図は、本発明による選択呼出しネットワークシス
テムのエンコーダの好ましい実施例を示すブロック図で
ある。

第4A図、第4B図、第4C図および第4D図は、本発明によ
る選択呼出しネットワークシステムの動作のフローチャ
ートである。

第５図は、本発明による選択呼出し受信機のブロック
図である。

第６図は、本発明による選択呼出し受信機の同期装置
／位相セレクタを示すブロック図である。

第7A図、第7B図、第7C図、第7D図、第7E図および第7F
図は、本発明による同期装置／位相セレクタの動作を示
すフローチャートである。

第8A図および第8B図は、本発明による選択呼出し受信
機の同期動作を示すタイミング図である。

第9A図、第9B図および第9C図は、本発明の好ましい実
施例による選択呼出し受信機のデマルチプレクス動作を
示すタイミング図である。

発明の詳細な説明 第1A図、第1B図および第1C図は参照すると、好ましい
実施例の信号プロトコルは64個の巡回フレーム（rotati
ng frames）20からなる。各フレーム20は同期（sync）
ブロック25および18個の情報ブロック30を具備する。シ
ステムが循環する時間、すなわち64個のフレーム20が送
信されるべき時間は256秒であり、各フレーム20に対し
４秒である。情報ブロック30はアドレスおよびデータを
含み、かつある場合には、システムのオーバヘッド情報
を含む。

第1B図を参照すると、各フレームの同期ブロック25は
所定のボーレートで送信され、かつ18個の情報ブロック
をデコードするために必要なボーレート情報を伝達す
る。また、同期ブロック25は選択呼出し受信機がフレー
ム20の第１の情報ブロック30の送信の開始位置を求める
ことができるようにするために同期情報を備えている。
好ましい実施例では、同ブロック25は粗調（coarse）ビ
ットおよびフレーム同期部40、フレーム情報部45、およ
び精細（fine）ビットおよびフレーム同期部50を具備す
る。好ましい実施例においては、合計160ミリセカンド
（msec）の送信時間に対し、同期ブロックは時間的に12
00ボーの基本ボーレートで送られる192ビットと等価で
ある。フレーム情報部45は（32,21）BCHワードからな
り、これは同期ブロック25が現われる特定のフレーム20
（第1A図）に関するフレーム情報および他の情報を識別
しかつ供給する。第２のビット同期部50は情報ブロック
のボーレートに対する同期を獲得するために使用され
る。部分40は、好ましい実施例では1200ボーである、信
号プロトコルの基本ボーレートに対するビットおよびフ
レーム同期を獲得するために使用される。交互に１およ
び０となる32ビットのパターン52はビット同期を獲得す
るために使用されかつ（32,21）BCHワード“A"54はフレ
ーム同期のために使用されかつさらに情報ブロックが送
信されるボーレートを伝達する。さらに、16ビットの1/
0パターン56はビット同期を助けかつ（32,21）BCHワー
ド「反射Ａ（inverted A）」58はフレーム同期の第２の
機会を提供するための冗長性のためかつボーレート情報
を決定するために使用される。好ましい実施例において
は、“A"ワードは6BCHワードの内の１つとすることがで
き、３つの可能なボーレートの内のどれによって情報ブ
ロックが送信されるかを示す。すなわち、“A1"および
“反転A1"は1200ボーを示し、“A2"および“反転A2"は2
400ボーを示し、かつ“A3"および“反転A3"は4800ボー
を示す。付加的なコードワードをさらに可能なボーレー
トのために追加することもできる。部分50を送信ブロッ
クのボーレートで送信され情報ブロックのボーレートで
ビットおよびフレーム同期を可能にする。部分40のビッ
トおよびフレーム同期と同様にして、部分50は複数のビ
ット60および第２の複数のビット64をビット同期のため
に備えている。２つの16ビットのランダムパターン“C"
ワード、“C"62および“反転C"66は情報ブロックのボー
レートでフレーム同期を可能にするために送信される。
1200ボーでは、複数のビット60および64は各々８ビット
を有する。すべてのボーレートにおいて、“C"および
“反転C"からなるビットの数は各々16ビットで一定であ
る。従って、2400ボーに対して示されるように、ビット
同期部60′および64′を構成するビットの数は各々32ビ
ットに増大される。4800ボーにおいては、ビット同期部
60″および64″を備えたビットの数は各々80ビットに増
大される。

第1C図を参照すると、アドレスおよびデータ情報を送
信するために使用される好ましい実施例の情報ブロック
30は８個のコードワード70の情報アレイからなる。該情
報ブロックの送信時間を送信ボーレートにかかわらず固
定されている。同期ブロック25（第1B図）は1200ボーで
合計160ミリセカンドの送信時間の間送信されるから、1
8個の情報ブロック30の各々は213ミリセカンドの送信時
間を必要とする。各コードワード70の構造は（32,21）B
CHに拡張された31,21BCHコードワードであり、これはエ
ラー検出および修正を可能にしかつ21の情報ビット75と
当業者によく知られたBCH生成多項式によって計算され
る10のハリティビット80からなる。11番目のパリティビ
ット85は31ビットに対し偶数（even）パリティを確立す
る。好ましい実施例では、同期信号の後のすべてのアド
レスおよびデータ情報ブロックはこの構造になってい
る。別の実施例として異なる構造のコードワードを使用
できることも理解されるべきである。

情報アレイはコラムによって（第1C図においては、８
個のコードワード70の核情報ビット75の１番目の１ビッ
ト目,2番目の１ビント目,3番目の１ビット目・・・の順
で）送信され、従ってアレイに含まれるコードワード70
を「インタリーブ」する。情報ブロックのインタリーブ
は16ビットまたは、1200ボーにおいて、12ミリセカンド
のバーストエラーの保護を提供する（コードワード毎に
２ビットのエラー訂正を想定する）。インタリーブされ
たコードワードはここに説明される好ましい実施例の信
号プロトコルの特徴であるが、本発明の動作には必須の
ものではない。

次に第２図を参照すると、好ましい実施例において
は、４つの位相90a,90b,90cおよび90dを使用することに
より増大するトラフィックを容易に収容できるようにす
る。当業者には、位相の数はより高い送信ボーレートを
受け入れるために増大できることが明らかである。位相
の数は選択呼出しシステムによって、許容される基本的
なボーレートの最大の倍数であり、例えば、1200ボー、
2400ボー、4800ボーの３つのボーレートに対応するシス
テムであれば、4800/1200＝４となり、最大４つの位相
が許容される。好ましい実施例においては、許容される
最高のボーレートは4800ボーである。各位相は８個のコ
ードワード70を具備する。始めに、本発明の信号プロト
コルは1200ボーの基本ボーレートで使用されることが期
待され、これは多くの今日のシステムにおいて使用され
ている基本的設備と両立する。加入者の数が増大するに
応じて、ボーレートはこの増大に収容するために少なく
とも4800ボーまで２の倍数で増大する。1200ボーにおい
ては、プロトコルは（平均的な40文字のメッセージおよ
び時間当たり平均0.15の呼びから計算した）約50,000の
英数字選択呼出し受信機ユーザまでサポートでき、一方
4800ボーではこの数は200,000の英数字選択呼出し受信
機ユーザにまで増大する。ボーレートの変化はシステム
の固定された基本的設備である面をグレードアップする
ことを要求する（たとえば、より高い送信電力、より多
くの送信機、（以下に説明するように）より多くの位相
バッファ、およびより高いボーレートのモデム）。もち
ろん、サービス提供者は彼の成長率に基づき、いつこれ
らの高いボーレートをサポートするために彼のシステム
をグレードアップすべきかを予期することができる。サ
ービス提供者は彼の現存する顧客に対し何らの不便も与
えることなくグレードアップできることが望ましい。以
下に説明する選択呼出し受信機はサービス提供者がユー
ザが彼らの選択呼出し受信機に対し何らの変更をも行う
ことを要求することなくグレードアップできるようにす
る。

４相情報アレイは数多くの位相を多重する時分割によ
ってコラムにより（第２図においては、８個のコードワ
ード70の各情報ビット75を位相の順に、１番目のコード
ワードの位相90aの１ビット目,1番目のコードワードの
位相90bの１ビット目,1番目のコードワードの90cの１ビ
ット目、１番目のコードワードの90dの１ビット目・・
・７番目のコードワードの位相90aの１ビット目,7番目
のコードワードの位相90bの１ビット目,7番目のコード
ワードの90cの１ビット目、７番目のコードワードの90d
のビット目の順で）直列的に送信され、前記位相の数は
システムの基本ボーレートに対する送信ボーレートの比
率に等価である。4800ボーの最高のボーレートでの好ま
しい実施例においては、４つの位相90a,90b,90cおよび9
0dがアレイに含まれるコードワード70を「インタリー
ブ」することに加えて多重化される。たとえば、第１の
位相90aの第１の情報ワード70の第１のビット75が送信
され、これに続き第２の位相90bの第１の情報ワード70
の第１のビット75が送信される。同様にして、第１のコ
ラム75における各ビットが送信される。次に、第２のコ
ラム75のビットが第１の位相90aの第１の情報ワード70
の第２のビットで始まり送信される。すべての32ビット
のコラムが同様に送信される。

情報アレイの送信時間は送信ボーレートにかかわらず
213ミリセカンドに固定されているから、情報ブロック
に含まれるコードワードの数は固定された送信時間を維
持するためにボーレートに対して正比例して変化する。
1200ボーにおいては、情報アレイは第1C図に示されるよ
うに８個の（32,21）コードワードを含む。2400ボーで
は、アレイは16のコードワードによって構成され、かつ
4800ボーでは、32のコードワードが第２図に示されるよ
うにアレイに含まれる。ページング受信機のデコーダは
情報ブロックのボーレートを“A"ワードから決定し、第
1B図のフレーム同期部50の間の情報をブロックのボーレ
ートに同期し、かつ次に前記ボーレートおよび所定の情
報、すなわち、前記アドレスの２つの最下位ビットに基
づき多重化された情報の１つの位相にのみ働きかける。
このようにして、本信号プロトコルはページャの再呼出
し（recall）を必要とすることなくビットレートの増大
によってシステムの拡張を可能にする。多ビットレート
をサポートすることに加えて、多レートプロトコルはバ
ーストエラーの長さに関して一定量のバーストエラー保
護を提供するよう構築される。インタリーブの深さはボ
ーレートへの比率によって変化するから、時間に対して
与えられるバースト保護の量は13ミリセカンドに固定さ
れる。

第３図を参照すると、開示された信号プロトコルをサ
ポートするための選択呼出しシステムのエンコーダは、
メッセージ発信者からの選択呼出しメッセージ情報を受
信するために複数の電話線152に結合されたPBXターミナ
ル150を具備する。該選択呼出しメッセージ情報は選択
呼出しシステムターミナル154に送信される。選択呼出
しシステムターミナル154は呼プロセッサ155、フレーム
／位相バッファ156およびプリプロセッサ157を具備し、
これらは一緒に当業者によく知られたシステムターミナ
ル動作を行いかつまた選択呼出しメッセージ情報を種々
の位相に分割しかつ第1C図に関して上に説明した前記コ
ードワードをインタリーブするために必要な動作を行
う。

呼プロセッサ155は選択呼出しメッセージ情報を受信
し、ルックアップテーブル158をアクセスして選択呼出
しアドレス、前記情報に対する割当てられた位相および
割当てられたフレームを決定し、かつアドレス、位相お
よびフレーム情報を含むメッセージ情報をフレーム／位
相バッファ156に記憶する。該フレームは64個の巡回フ
レーム20（第1A図）であり位相は４つの位相90a,90b,90
cおよび90dの１つである。ルックアップテーブル158は
システムターミナルから送信を受ける選択呼出し受信機
の各々に関する情報を記憶する。ルックアップテーブル
に記憶された情報は受信機が英数字データを受信する
か、数字データを受信するか、音声送信またはトーンア
クティベイションコードを受信するかに関する伝統的な
情報とすることができる。ルックアップテーブル158に
記憶されたさらに他の情報は４つ位相90a,90b,90cおよ
び90d（第２図）のどれにおいて選択呼出し受信機が動
作するかを識別する位相識別情報、および選択呼出し受
信機のための選択呼出しメッセージが送信されるべきフ
レーム（単数または複数）を識別するフレーム識別情報
を有する。

位相識別情報は選択呼出し受信機の選択呼出しアドレ
スに対し独立のデータとすることができ、あるいは前記
選択呼出しアドレスに含まれる情報ビットの部分集合
（subset）とすることができる。本発明の利点を完全に
活用するため、選択呼出し受信機に割当られたすべての
アドレスは同じデコード位相を有するべきである。デコ
ード位相を識別するためにアドレスの２つの最下位ビッ
トを使用することが都合がよいかもしれない。あるい
は、各アドレスに関連する前置桁（prefix）または後続
桁（suffix）を使用することもできる。たとえば、好ま
しい実施例においては、位相識別情報は選択呼出し受信
機のアドレスの２つの最下位ビットにより指示され、好
ましい信号プロトコルが４つの可能な位相90a,90b,90c
および90d（第２図）を予期するように４つの可能性（0
0,01,10,11）を与える。

フレーム／位相バッファ156はフレームおよび位相に
よりアクセスできるようにメッセージ情報を記憶する。
たとえば、バッファ156の部分は各フレームに割当てら
れかつ、その部分内で、より小さな部分が各々のチャネ
ル／位相に割当てられる。あるいは、メッセージ情報は
フレームおよびチャネルによって参照されるアドレス情
報を記憶するために取っておかれたバッファ156の部分
とともにメッセージ情報が受信された順序でバッファ15
6内に記憶され、それによりフレームおよびチャネルを
構築する場合に、該メッセージ情報がアドレスされ抽出
され得るようになる。

プリプロセッサは次に４つのチャネルバッファの１つ
に前記フレームの各位相の選択呼出しメッセージを記憶
する。プリプロセッサ157は各フレームに対し同期ブロ
ック（第1B図）を構成しかつ次に前記フレームの各位相
に対し上に述べた（第1C図）インタリーブされた８個の
コードワードのフォーマットにチャネルを構成する。プ
リプロセッサ157はすべての位相のバッファ162a,162b,1
62cおよび162dの始めにおいて同期ブロックを表すビッ
トパターンを記憶することにより処理を開始し、かつそ
れに続き４つの位相バッファ162a,162b,162cおよび162d
の内の特定の１つに前記フレームの各位相を記憶する。
当業者には送信ボーレートが４より大きいファクタによ
って増大することができれば、エンコーダは４つより多
くのチャネルおよび位相バッファを含むことは明らかで
ある。必要とされる位相バッファの数は選択呼出しシス
テムによって許容される基本ボーレートの最大の倍数で
ある。ボーレートセレクタ159は同期ブロック25を構築
しかつチャネルを位相バッファ162a,162b,162cおよび16
2dの１つに割当てる上でプリプロセッサ157によって使
用するためにボーレート情報を選択呼出しシステムのタ
ーミナル154に提供する。選択呼出しシステムのサービ
ス提供者は送信ボーレートを選択することができる。

あるいは、あるフレームの送信ボーレートはトラフィ
クアナライザ160からフレームボーレートセレクタ159へ
の信号によって決定できる。トラフィックアナライザは
当業者によく知られた方法で受信された呼の量あるいは
送信されたメッセージの量を見ることによって選択呼出
しシステムの送信トラフィックを分析する。選択呼出し
システムのトラフィックが増大すると、フレームのボー
レートセレクタ159は送信ボーレートを増大する。ま
た、トラフィックアナライザ160は特定のフレームにお
けるトラフィックの量を予測しかつ該フレームボーレー
トセレクタ159に信号を送り該フレームにおいて送信さ
れる情報に基づき個々のフレームにボーレートを割当て
る。

表１はプリプロセッサ157によりどの位相バッファ162
a,162b,162cまたは162dにインタリーブされたコードワ
ードが割当てられるかを示す。１つの実施例では、位相
は選択呼出しメッセージの選択呼出しアドレスの２つの
最下位２進ビットにより識別される。

表１ 位相 ボーレート 位相バッファ 00 1200 162a 01 1200 162a 10 1200 162a 11 1200 162a 00 2400 162a 01 2400 162a 10 2400 162b 11 2400 162b 00 4800 162a 01 4800 162b 10 4800 162c 11 4800 162d 1200ボーではすべての位相は位相バッファ162aに割当
てられる。2400ボーでは、位相は位相バッファ162aまた
は位相バッファ162bに前記２ビットの位相識別情報の内
の第１のビットに応じて割当てられる。そして、4800ボ
ーでは、位相は前記２ビットの位相識別情報に応じて４
つの位相バッファ162a,162b,162cまたは162dの１つに割
当てられる。

データストリーム発生器164は４つの位相バッファ162
a,162b,162cおよび162dから受信した情報を時分割多重
して直列データビットストリームを形成し、これは次に
選択呼出しシステム内で送信するためにシステム送信機
に与えられる。

第4A図、第4B図、第4C図および第4D図を参照すると、
エンコーダの３つの動作が示されている。第4A図は呼プ
ロセッサ155の呼処理およびメッセージ記憶動作をフロ
ーチャートで示す。第4B図および第4C図は、プリプロセ
ッサ157の情報ブロック構築および位相割当て動作をフ
ローチャートで示す。第4D図は、データストリーム発生
器164による信号の直列化をフローチャートで示す。

第4A図を参照すると、システムのスタートアップ165
の後、呼処理およびメッセージ記憶ルーチンは１つのタ
ーミナルアクセス電話線152（第３図）において選択呼
出しメッセージ発信者から呼が受信されているか否かを
判定する。166においてもし何らの呼も受信されてれお
らなければ、ルーチンはアイドルループでアイドル状態
となり次の呼を待つ。166において呼が受信された時に
は、メッセージ情報が呼プロセッサ155（第３図）によ
り受信される。呼が受信されあるいはメッセージ情報の
前にメッセージ発信者によって与えられる他の情報が受
信されるターミナルアクセス電話線は選択呼出し受信機
を識別するルックアップテーブル158（第３図）に記憶
された情報の特定のアドレスおよびそれがどのようにし
て選択呼出しメッセージ168を受信するかを決定する。
呼プロセッサ155はルックアップテーブル158の特定のア
ドレスにおいて、選択呼出し受信機の選択呼出しアドレ
ス、選択呼出しメッセージが送信されるべきフレーム、
および選択呼出しメッセージが割当てられる位相169を
読み取る。選択呼出しメッセージは次に選択呼出しアド
レスとそれに続く受信メッセージ情報170により構築さ
れる。該選択呼出しメッセージは次にメッセージ171に
割当てられたフレームおよび位相によって決定される様
式でフレーム／位相バッファ156（第３図）に記載され
る。もうフレーム／位相バッファ156が各フレームの各
位相に対する部分に分割されれば、選択呼出しメッセー
ジは前にそこに記憶されたメッセージの後の割当て位相
およびフレームによって規定される部分に記憶される。
もしフレーム／位相バッファ156が上に述べたようにア
ドレス部を有しておれば、選択呼出しメッセージは最後
に受信されたメッセージの後のバッファ156のメッセー
ジ部分に記憶され、かつ記憶された選択呼出しメッセー
ジのアドレスはその特定のフレームの特定の位相に割当
てられたロケーションにおけるアドレス部に記憶され
る。バッファ156に選択呼出しメッセージを記憶した
後、処理はアイドルループに戻り166において次の呼を
待つ。

第4B図および第4C図は参照すると、プリプロセッサ15
7において、各フレームＮに対するフレーム構築ルーチ
ンはまずフレームのボーレートセレクタ159（第３図）
からのボーレート信号を調べて送信ボーレートを決定す
る。もし該ボーレート信号が172において1200ボーの送
信速度を示しておれば、フレームＮの第１、第２、第３
および第４の位相に割当てられた選択呼出しメッセージ
がフレーム／位相バッファ156から読み出されかつ信号
プロトコル173によって決定される様式で組合わされ
る。ファーストイン／ファーストアウト組合わせ方法を
使用することができ、あるいはメッセージの組合わせは
ルックアップテーブル158（第３図）に記憶された選択
呼出しアドレスまたは他の情報によって決定することが
できる。組合わされた選択呼出しメッセージはチャネル
１バッファ173に記憶される。該チャネルバッファへの
選択呼出しメッセージの記憶がそこに部分的なメッセー
ジが記憶される結果になれば、該情報は該チャネルバッ
ファから削除されかつ選択呼出しメッセージは次の利用
可能なフレームにおいて処理される。次にアイドルワー
ドがチャネル１バッファおよびチャネル２、３および４
バッファに加えられて該バッファ174を完全に満たす。

もしボーレート信号が175において2400ボーの送信速
度を示しておれば、フレームＮの位相１および位相２に
対する選択呼出しメッセージが読み出されかつ組合わさ
れてチャネル１バッファ176に記憶される。フレームＮ
の位相３および４に対する選択呼出しメッセージが読み
出されかつ組合わされ、そして次にチャネル２バッファ
177に記憶される。４つのチャネルバッファの空き部分
は次にアイドルワード174によって満される。同様にし
て、ボーレート信号が178において送信速度が4800ボー
であることを示しておれば、フレームＮの位相１に対す
る選択呼出しメッセージが読み出されかつ組合わされて
179においてチャネル１バッファに記憶され、フレーム
Ｎの位相２に対する選択呼出しメッセージが読み出され
かつ組合わされて180においてチャネル２バッファに記
憶され、フレームＮの位相３に対する選択呼出しメッセ
ージが読み出されかつ組合わされて181においてチャネ
ル３バッファに記憶され、そしてフレームＮの位相４に
対する選択呼出しメッセージが読み出されかつ組合わさ
れて182においてチャネル４バッファに記憶される。４
つのチャネルバッファの空き部分は次に174においてア
イドルワードによって満される。もしボーレート信号が
1200,2400または4800ボー以外の送信速度速度を示して
おれば、フレームＮの情報に対し異なる信号プロトコル
構築方法が使用されかつフレームカウンタＮが183にお
いて増分される。処理は次に次のフレームの構築を開始
するために戻る。

174において４つのチャネルバッファが満された後、
フレームＮに対する同期ブロック25（第1B図）が184に
おいてフレーム番号４においてフレーム番号Ｎおよびフ
レームのボーレートセレクタ159（第３図）からのボー
レート信号から規定される。同期ブロック25は次にサン
プル位相に分割され、その数はボーレートを基本ボーレ
ート、すなわち1200ボー、によって除算したものに等し
い。各サンプル位相は次に185において対応する位相バ
ッファ162a,162b,162cまたは162dの最初の192ビットに
記憶される。次に、送信速度が1200ボーの場合は、同期
ブロックは位相バッファ162aの最初の192ビットに格納
される。より高いボーレートに対しては、最初の148ビ
ット（部分40および45、第1B図）が各位相バッファとこ
れに続く部分50の特定のサンプル位相（第1B図）に格納
される。各位相バッファに格納される特定のサンプル位
相は引き続くメッセージの位相に同期しかつチャネル／
位相カウンタＡは186において１に初期化される。

187において最初の８個の（32,21）BCHコードワード
がチャネルＡバッファから読み取られる。８個のコード
ワードは上に述べたように（第1C図）188においてイン
タリーブされ情報ブロック30が形成され、かつインタリ
ーブされた情報ブロックは189において位相バッファＡ
に格納され、この場合位相バッファ１は位相バッファ16
2aであり、位相バッファ２は位相バッファ162bであり、
位相バッファ３は位相バッファ162cであり、そして位相
バッファ４は位相バッファ162dである（第３図）。もし
チャネルＡバッファにおけるすべてのコードワードが19
0において読まれておらなければ、187において付加的な
８個のコードワードが読まれ、188においてインタリー
ブされ、かつ189において位相バッファＡに格納され
る。チャネルＡのバッファにおけるすべてのコードワー
ドが190において読まれておれば、191においてカウンタ
Ａがチェックされて非アイドルワード情報を含むすべて
のチャネルバッファがそれぞれの位相バッファに処理さ
れているか否か（すなわち、Ａは送信ボーレートを基本
ボーレートで除算したものとして規定される最大Ａに等
しいか否か）が判定される。191においてもしＡが最大
Ａに等しくなければ、192においてＡが１だけ増分され
かつ次のチャネルが処理され、そしてそこに含まれる情
報がそれぞれの位相バッファに格納される。191におい
て、カウンタＡが最大Ａに等しければ、193においてフ
レームカウンタＮが増分されかつ処理はフレーム構築ル
ーチンの始めに戻り次のフレームを構成する。このよう
にして、チャネルバッファは必要な情報がバッファから
読み出されるまで書き込まれないことが理解できる。

第4D図を参照すると、位相バッファ162a,162b,162cお
よび162dに格納されたインタリーブされた情報ブロック
がビット毎に多重化されデータストリーム発生器164
（第３図）によって直列データストリームが形成され
る。最初に、194においてビットカウンタＡおよび位相
カウンタＢが１に初期化される。フレームＮに対して
は、位相バッファＢのビットＡが195においてシステム
送信機に送られるデータストリームに加えられる。196
において、位相カウンタＢが最大位相カウンタと比較さ
れ（送信ボーレートによって決定される）すべての適用
可能な位相バッファに格納されたビットＡが多重化され
たかを判定する。196において、もし位相カウンタＢが
最大位相カウンタに格納された値に等しくなければ、カ
ウンタＢは197において１だけ増分されかつ195において
位相バッファ２のビットＡが次の位相バッファからデー
タストリームに加えられる。もし位相カウンタＢが196
において最大位相カウンタに等しくビットＡのすべての
位相が多重化されたことを示しておれば、ビットカウン
タＡは位相バッファに格納されたビットの数と比較され
て適用可能な位相バッファに格納されたすべての情報ブ
ロックが多重化されたか否かを198において判定する。1
98において、もしビットカウンタＡが位相バッファに格
納されたビットの数と等しくなければ、199においてカ
ウンタＡが１だけ増分されかつ位相カウンタＢが再初期
化される。位相バッファ１からの次のビットＡが次に19
5においてデータストリームに加えられる。このように
して、データの流れは多重化されたビットから構成され
ることになる。

198において、もしビットカウンタＡが位相バッファ
に格納されたビットの数と等しければ、フレームカウン
タＮが200において増分されかつ処理はデータストリー
ム発生ルーチンの始めに戻り次のフレームを直列化（se
rialize）する。

当業者に明らかなように、選択呼出しシステムのエン
コーダの種々のルーチンの同期が、位相バッファアレイ
162a,162b,162cおよび162dに格納されたデータのフレー
ムが新しいデータがバッファに格納される前にデータス
トリーム発生器164によって多重化されるようにして時
間調整される。

次に第５図を参照すると、本発明による選択呼出し受
信機においては、アンテナ202が選択呼出しアドレスお
よびメッセージ情報によって変調されたRF信号を受信す
る。該信号は受信機／復調回路203によって復調され
る。復調された信号は同期装置／位相セレクタ204およ
びマイクロプロセッサ210に与えられる。マイクロプロ
セッサ210は８ビットのバス211によって与えられる制御
信号および制御情報によって同期装置／位相セレクタ20
4の動作を制御する。同期装置／位相セレクタ204によっ
て行われる同期動作はクロック212に同期している。８
ビットのバス211によって与えられる制御情報は部分的
にコードプラグ208に格納された所定の情報から得られ
る。コードプラグ208は選択呼出し受信機のアドレスの
ような任意選択的なものおよび制御情報を記憶するため
の不揮発性メモリである。好ましい実施例においては、
前記所定の情報はコードプラグ208に記憶された選択呼
出しアドレスの２つの最下位ビットである。あるいは、
前記所定の情報はコードプラグ208の余分のビットを使
用して前記アドレスと独立に割当てることもできる。

再び第２図に戻ると、32ワードのアレイの４行毎のコ
ードワードが１つの位相を構成する。本発明による選択
呼出し受信機のデコーダはコードワードの情報アレイを
構成する４つの位相の１つに対してのみ動作する。この
ようにして位相およびコードワードの情報アレイを規定
することにより、デコーダの複雑さがほとんど増大しな
い一定量のバースト保護が達成される。また、記憶装置
の要求の大きさおよび従って選択呼出し受信機の大きさ
および複雑さが本質的に一定に保持されかつすべての実
用的な目的のためにデコーダは実効的に1200ボーのレー
トで動作し続ける。従って、本発明はページャの再呼出
しを必要とすることなくビットレートの増大によってシ
ステムの拡張を可能にするために信号プロトコルおよび
適応ページングデコーダを使用する。さらに、複数のビ
ットレートをサポートするにもかかわらず、RAMおよび
デコーダの動作速度をほぼ一定に保つよう多レートプロ
トコルが構築される。

マイクロプロセッサ210は個々のコードワードを再構
成しかつデコードし、そして、当業者によく知られた、
標準的なエラー訂正および検出技術を適用し、前記デコ
ードは同期信号（SYNC SIGNALS）および同期装置／位相
セレクタ204から与えられるサンプルクロックによって
容易に可能となる。マイクロプロセッサ210のための制
御装置216はオン／オフ制御のようなユーザが選択可能
な制御装置、選択呼出しメッセージ選択制御部、および
選択呼出しメッセージ再呼出し（recall）制御部を具備
する。デコードされたメッセージ信号は出力装置220に
提供されあるいはメモリ装置218に提供されて記憶およ
び後の出力に供される。マイクロプロセッサ210はまた
当業者によく知られた方法で警報222をアクティベイト
する。第５図に示される形式の選択呼出し受信機の構造
および動作についてのより詳細な説明のために、米国特
許番号第4,518,961号、米国特許番号第4,649,538号、お
よび米国特許番号第4,755,816号を参照することがで
き、これらすべての特許は本発明と同じ譲受人に譲渡さ
れ、これらの教示はここに参照のため導入される。

次に第６図を参照すると、同期装置／位相セレクタ20
4はエッジ検出器230の入力において前記復調された信号
を受信し、該エッジ検出器230は前記復調信号の立上り
および立下りエッジの存在を検出する。エッジ検出器23
0の動作はクロック発振器212からの信号およびリセット
イネーブル信号によって制御され、その制御信号の１つ
はマイクロプロセッサ210から同期装置／位相セレクタ2
04に提供される。エッジ検出器230からの出力は位相比
較器232に供給され、該位相比較器232は１次の位相ロッ
クループにおいて検出されたエッジを前記位相ロックル
ープにより与えられる再発生されたれビットクロックと
比較して該ビットクロックが検出されたエッジに先行す
るかあるいは該検出されたエッジから遅れているかを判
定する。位相比較器232はアドバンスまたはリタード信
号をプログラム可能タイマ234に提供する。プログラム
可能タイマ234は前記アドバンス（advance）またはリタ
ード（retard）信号に応答して、次の時間サイクルから
の時間の小さな増分を加算しあるいは削除する。タイマ
234は通常４クロックサイクル毎にパルスを出力する。
リタード信号はパルスを出力するために６個のクロック
パルスが必要とされるようにタイマ234を変更し、かつ
アドバンス信号はタイマが２クロックサイクル毎にパル
スを発生するように変更する。この時間の増分を加算ま
たは削除した後、プログラム可能タイマ234からの出力
は位相比較器をクリアするために使用されかつ前記タイ
マは新しいエッジ検出によって次のアドバンスまたはリ
タード信号が発生されるまで各パルス毎にその通常の４
クロックサイクルによって動作する。プログラム可能タ
イマ234の出力は1200ボーのビットレートの16倍の矩形
波である。この16倍のクロック信号は２倍クロックタイ
マ238に供給され、該２倍クロックタイマ238は２倍のボ
ーレートでクロックパルスを発生し、かつ次に分割器24
0に供給されて明瞭に規定されたエッジを備えたビット
クロックを提供する。分割器240のビットクロック出力
は位相比較器232の入力に導かれ該ビットクロックがエ
ッジ検出器230に対し遅れているかあるいは進んでいる
かを決定する。２倍クロック238のパルスレートは８ビ
ットのタイマラッチ242の４ビットの上位ニブルによっ
て制御される。タイマラッチ242はマイクロプロセッサ2
10から８ビットのデータバス211によってデータを受信
する。該８ビットのタイマラッチにおけるデータは２倍
クロック238に４ビットのデータバスによってデータを
提供する４ビットの上位ニブルおよび４ビットのデータ
バスによってサンプルクロックタイマ244にデータを提
供する４ビットの下位ニブルに分割される。タイマラッ
チ242から受信された値はタイマ238からの出力パルスを
トリガするために２倍クロックタイマ238の入力におい
て16倍クロック信号のどれだけ多くの正方向遷移が必要
であるかを決定する。たとえば、２倍クロックタイマ23
8がパルスを出力した時もし上位ニブルにおいてラッチ
された値が４であれば、次のパルスは16倍クロック信号
の第４の正方向遷移の入力に応じてタイマ238によりト
リガされる。

16倍クロック信号はまたサンプルクロックタイマ244
への入力として提供される。サンプルクロックタイマ24
4はサンプルクロック244のパルスレートを制御する８ビ
ットタイマラッチ242の下位ニブルからの４ビットを受
ける。タイマラッチ242から受信される値は上に述べた
ようにしてサンプルクロックタイマ244からの出力パル
スをトリガするためにサンプルクロック244への入力に
おいて16倍クロック信号のどれだけ多くの正方向の遷移
が必要であるかを決定する。サンプルクロックの出力は
フレーム情報45、およびインタリーブされた情報ブロッ
クのデコードの間に使用するためにマイクロプロセッサ
210に提供される。該サンプルクロック信号はマイクロ
プロセッサ210が復調された信号が1200ボー、2400ボー
および4800ボーであるか否かにかかわりなく復調データ
を毎秒1200ビットでデコードすることを可能にする。該
サンプルクロック信号はまた同期２相関器（sync2 corr
elator）246のサンプルレジスタ250に与えられる。同期
２相関器は復調信号をデータとして受けるサンプルレジ
スタ250および８ビットデータバス211からデータを受け
る基準レジスタ248を具備する。基準レジスタ248および
サンプルレジスタ250はエラー計数論理252につながり、
該エラー計数論理252の出力は５ビット振幅比較器254の
１つの入力に結合されている。エラー計数論理252は、
ビット毎のベースで、サンプルレジスタおよび基準レジ
スタの対応するビットを比較しかつゼロから16に至る５
ビットのエラー和を発生する。８ビットデータバス211
から入力を受けるしきい値レジスタ256は比較器254への
第２の入力を提供する。

５ビット振幅比較器256はエラー計数論理252によって
発生される５ビットのエラー計数和をしきい値レジスタ
256に格納された２つのしきい値と比較する。好ましい
実施例においては、該しきい値は同期２ワードの検出を
２個までのエラーによって検出できるようにセットされ
る。従って、もし２つあるいはそれ以下のエラーが検出
されれば、同期２ワード（すなわち、“C"）が検出さ
れ、かつ比較器から同期２（SYNC2）出力が発生され、
一方もし14またはそれ以上のエラーが検出されれば、反
転同期２ワード（すなわち、“反転C"）が検出されかつ
比較器から反転された同期２（SYNC2）出力が発生す
る。２つのしきい値、２（00010）および14（01110）の
４つの最下位ビットがしきい値レジスタ256に格納さ
れ、かつ最上位ビットは０にハード接続される。ブロッ
ク同期はSYNC2または反転SYNC2から決定できる。基準レ
ジスタ248は２つの８ビットレジスタを具備し、データ
はマイクロプロセッサ210からの２つのラッチイネーブ
ル信号により別々にラッチされる。前記しきい値はマイ
クロプロセッサ210からの第３の制御信号によりしきい
値レジスタ256にラッチされる。

次に第7A図、第7B図、第7C図、第7D図、第7E図および
第7F図を参照すると、同期装置／位相セレクタ204のブ
ロック同期および位相選択ルーチンのフローチャートは
300においてタイマラッチ242（第６図）のデータを上位
および下位ニブルに対し８によって初期化することによ
ってスタートする。タイマラッチ242の上位ニブルに記
憶された値は２倍クロック238が出力パルスを発生する
前にカウントされる16倍クロック信号パルスの数を決定
し、一方下位ニブルに格納された値は同様にサンプルク
ロックタイマ244を制御する。これらのタイマにはマイ
クロプロセッサからのイネーブルの後に第１のクロック
遷移に応じて前記カウント数がロードされ、その後、カ
ウンタは各出力パルスの立下がりエッジで再ロードされ
る。ビット同期は302においてイネーブルされかつ304に
おいてエッジ検出器が第１のデータ遷移を待つ。304に
おいて第１の遷移が生じた後、２倍クロックタイマ238
およびサンプルクロックタイマ244は８ビットタイマラ
ッチ242（第６図）にラッチされた値により決定される
パルスレートでパルシングを開始する。この第１の遷移
の後、306において、８ビットタイマラッチ242は次に２
倍クロックタイマ238およびサンプルクロックタイマ244
の第１の出力パルスの前に上位ニブルに８の値がかつ下
位ニブルに16の値がロードされる。この調整は２倍クロ
ックタイマ238のパルスを各ビットの中心およびエッジ
で整列させ、かつサンプルクロック244のパルスを各ビ
ットの中心で整列させる働きをする。再び第7A図を参照
すると、最初の31ビットのデータサンプルが308におい
て集められ、かつ、“A"ワードのサーチが放棄される前
に調べられるべき、ビットデータサンプルをカウントす
るカウンタ同期１サーチタイマ（SYNC1 SEARCH TIMER）
が始めに161に等しくセットされる、ステップ310。312
において、次のビットのデータサンプルが取られかつ完
全な32ビットのデータワードサンプルが“A"ワードと相
関されて、情報ブロックが送信されるボーレートを指定
する、“A"ワードが送信データ中にあるか否かを決定す
る。314においてもしA1ワードが検出されれば、情報ブ
ロックの送信速度は1200ボーでありカウンタ遅延フラグ
（DELAY FLAFG）が48にセットされる、ステップ316。31
8において、もし反転A1ワードが検出されれば、320にお
いて、情報ブロック送信速度は1200ボーでありかつ遅延
フラグはゼロにセットされる。同様に、もしA2ワードま
たは反転A2ワードが検出されれば、ステップ322または3
26、それぞれ324または328において、情報ブロック送信
速度が2400ボーおよび遅延フラグは48またはゼロにセッ
トされる。同様にして、330におけるA3ワードの検出あ
るいは334における反転A3ワードの検出はボーレートが4
800ボーであることを決定しかつ遅延フラグが、それぞ
れ、332または336において、48またはゼロに等しくセッ
トされる。もし“A"ワードのいずれも32ビットのデータ
サンプル中に検出されなければ、338において同期１サ
ーチタイマが１だけ増分される。同期１サーチタイマは
192ビット（同期ブロック25（第1B図）の大きさ）が復
調データにおける32ビットの“A"のワードの１つのサー
チにおいて調べられることができるようにする。

340において、同期１サーチタイマがゼロに等しくな
るまで、マイクロプロセッサは付加的なデータサンプル
を取り続けかつ最も最後の32ビットのデータワードサン
プルを“A"ワードと比較する。もし、340において、
“A"ワードが検出されずかつ同期１サーチタイマがゼロ
に減分されれば、処理は342において選択呼出し受信機
のために情報が送信できる次のフレームの受信を待ちか
つステップ300においてブロック同期およびベース選択
ルーチンを再スタートする。

一旦ボーレートが決定されかつフラグ遅延がセットさ
れると、ルーチンは次にフレーム情報ワードをデコード
しかつビットサンプリングレートを情報ブロック送信速
度に調整しなければならない。もしステップ344におい
て直角フラグがゼロでなければ、ビットサンプルがカウ
ントされかつ344において遅延フラグがゼロに等しくな
るまで346において遅延フラグがサンプルされた各ビッ
トに対し１だけ減分される。遅延フラグが344において
ゼロに等しくなれば、348において31ビットのデータサ
ンプルが集められる。352において、もし情報ブロック
の送信速度が2400ボーであれば、354において８ビット
のタイマラッチ242（第６図）が上位ニブルに８がかつ
下位ニブルに12がロードされる。356において、もし情
報ブロック送信速度が4800ボーであれば、358におい
て、タイマラッチ242は上位ニブルが８によってかつ下
位ニブルが10によってロードされる。360において、32
番目のサンプルが集められかつフレーム情報ワードの32
ビットのサンプルがデコードされる。

本発明の好ましい実施例においては、３つの情報ブロ
ックボーレートが可能である。もし362において情報ブ
ロック送信速度が2400ボーであれば、2400ボーの同期２
サーチサブルーチン364が実行される（第7E図）。ステ
ップ366において、もし情報ブロック送信速度が4800ボ
ーであるとが判定されれば、368において4800ボーの同
期２サーチサブルーチンが実行される（第7F図）。それ
以外は情報ブロックの送信速度は1200ボーであると推定
されかつ1200ボーの同期２サーチサブルーチン370が実
行される（第7D図）。適切な同期２サーチサブルーチン
の実行の後、372においてサンプルクロック信号位相が
選択されかつサンプルクロックが毎秒1200ビットのボー
レートで出力されてマイクロプロセッサのデインタリー
ブおよびブロックデコードサブルーチンを制御する。

第7D図を参照すると、1200ボーの同期２サーチサブル
ーチン370は８ビットタイマラッチ242（第６図）に対し
上位ニブルに８の値をそして下位ニブルに16の値をロー
ドすることによりスタートする、340。カウンタ同期２
サーチタイマが375において48（1200ボーにおける同期
２ビット同期部（第1B図）におけるビット数）にセット
され、かつ376において同期２相関器がイネーブルされ
る。377において、サンプル割込みが発生した時、378に
おいて、サンプルされたデータビットが“C"ワードと比
較されかつ“C"または“反転C"が検出されたか否かが判
定される。

378において、もし“C"または“反転C"が検出されな
ければ、かつ379において同期２サーチタイマがゼロに
等しくなければ、380において同期２サーチタイマが１
だけ減分されかつ377において５ビット振幅比較器254
（第６図）が次のサンプル割込みを待つ。ステップ378
において、もし“C"または“反転C"が検出されずかつ37
9において同期２サーチタイマがゼロに等しければ、処
理はステップ381において選択呼出し受信機に対する情
報が現れるべき復調信号の次のフレームを待ち、その場
合に300において再びビット同期およびベース選択ルー
チンが始まる。

ステップ378において、もし“C"のワードの内の１つ
が検出されかつ382において“C"ワードが“C"であれ
ば、処理はステップ383において同期ブロック25（第1B
図）の終りまで24ビットの間遅延し、該同期ブロック25
の終りにおいてステップ384により処理はデインタリー
ブおよびブロックデコードステップ372に戻り、同期装
置／位相セレクタ204からの同期２信号をマイクロプロ
セッサ210（第６図）に送る。サンプルクロックは次に1
200ボーで復調信号の各ビットの中央においてマイクロ
プロセッサ210（第６図）のビットサンプル機能を制御
するサンプルクロック信号を生成する。ステップ378に
おいて、もし検出された“C"ワードが382において“C"
でなければ、すなわち、検出された“C"ワードが同期ブ
ロック25の終りで発生する“反転C"であれば、何らの遅
延もなく384において372におけるデインタリーブおよび
ブロックデコードでのブロック同期および位相選択ルー
チンに戻り、反転同期２信号をマイクロプロセッサに送
り、この辞典でマイクロプロセッサは復調信号のビット
のサンプリング、サンプルされたれビットのデインタリ
ーブ、および情報ブロックのデコードを当業者によく知
られた方法で開始する。

次に第7E図を参照すると、2400ボーの同期２サーチサ
ブルーチン364は390において８ビットタイマラッチ242
（第６図）に対し上位ニブルに４の値をそして下位ニブ
ルに８の値をロードすることにより開始する。391にお
いて、カウンタ同期２サーチタイマが96（2400ボーにお
ける同期２ビット同期部50（第1B図）のビット数）にセ
ットされ、かつステップ392において、同期２相関器が
イネーブルされる。ステップ393において、サンプル割
込みが発生すると、394においてサンプルされたデータ
ビットが“C"ワードと比較され、かつ“C"または“反転
C"が検出されたか否かが判定される。

ステップ394において、もし“C"または“反転C"が検
出されなければ、かつ395において同期２サーチタイマ
がゼロに等しくなければ、ステップ396において同期２
サーチタイマが１だけ減分されかつ393において５ビッ
ト振幅比較器254（第６図）が次のサンプル割込みを待
つ。394において“C"または“反転C"が検出されかつ395
において同期２サーチタイマがゼロに等しければ、処理
は397において選択呼出し受信機に対する情報が現れる
べき次のフレームの復調信号を待ち選択呼出し受信機に
対する情報が現れた時点でビット同期およびベース選択
ルーチンは再び300で始まる。

ステップ394において、もし“C"ワードの１つが検出
されかつ398において“C"ワードが“C"であれば、処理
は同期ブロック25（第1B図）の終りまで48ビットの間遅
延し、ステップ399、そして同期装置／位相セレクタ204
からの同期２信号をマイクロプロセッサ210（第６図）
に送る。もしステップ394において検出された“C"ワー
ドがステップ398において“C"でなければ、すなわち、
検出された“C"ワードが同期ブロック25の終りで発生す
る“反転C"であれば、反転同期２信号をマイクロプロセ
ッサに送る前に何らの遅延も行われない。処理は次にス
テップ400において位相1/2がデコードされるべきかを決
定する。ステップ400において、もし位相1/2がデコード
されるべきない場合は、処理はステップ402において１
つのサンプル割込みを待ち、その後同期タイマラッチ24
2（第６図）の上位ニブルに４をロードしかつ下位ニブ
ルに16をロードする、ステップ403。このようにして、
サンプルクロックは1200ボーでのサンプルクロック信号
を生成し復調信号の各々の位相3/4ビットの中間におい
てマイクロプロセッサ210（第６図）のビットサンプル
機能を制御する。ステップ400において、もし位相1/2が
デコードされるべきであれば、ステップ403において遅
延なしに８ビットタイマラッチ242は上位ニブルに４を
かつ下位ニブルに16をロードされ、それによりサンプル
クロックが1200ボーでのサンプルクロック信号を生成し
1200ボーにおける各位相1/2ビットの中間においてマイ
クロプロセッサ210（第６図）のビットサンプル機能を
制御する。処理は次にステップ404においてステップ372
におけるブロック同期および位相選択ルーチンに戻る。

第7F図を参照すると、4800ボー同期２サーチサブルー
チン368はステップ420において、８ビットタイマラッチ
242（第６図）に上位ニブルに２の値をかつ下位ニブル
に４の値をロードすることによりスタートする。ステッ
プ421において、カウンタ同期２サーチタイマが192（48
00ボーにおける同期２ビット同期部50（第1B図）におけ
るビット数）にセットされ、かつ同期２相関器がステッ
プ422においてイネーブルされる。423において、サンプ
ル割込みが発生すると、サンプルされたデータが“C"ワ
ードと比較されかつ“C"または“反転C"が検出されたか
否かが判定される、ステップ424。

424において、“C"または“反転C"が検出されなけれ
ば、かつ425において同期２サーチタイマがゼロに等し
くなければ、426において同期２サーチタイマが１だけ
減分されかつ423において５ビット振幅比較器254（第６
図）が次のサンプル割込みを待つ。ステップ424におい
てもし“C"または“反転C"が検出されなければかつステ
ップ425において同期２サーチタイマがゼロに等しけれ
ば、処理は427において選択呼出し受信機に対する情報
が現れるべき次のフレームの復調信号を待ち現れた時点
でビット同期およびベース選択ルーチンが再びステップ
300から始まる。

ステップ424において、もし“C"ワードが検出されか
つステップ428において“C"ワードが“C"であれば、処
理はステップ429において同期ブロック25（第1B図）の
終りまで92ビットの間遅延しかつ同期装置／位相セレク
タ204からの同期２信号をマイクロプロセッサ210（第６
図）に送る。ステップ424において検出された“C"ワー
ドがステップ398において“C"でなければ、すなわち、
検出された“C"ワードが同期ブロック25の終りで発生す
る“反転C"であれば、反転同期２信号をマイクロプロセ
ッサ210に送る前に何らの遅延も行われない。処理は次
にステップ430において位相１がデコードされるべきか
否かを判定する。ステップ430において、もし位相１が
デコードされるべきであれば、８ビットタイマラッチ24
2がステップ438において上位ニブルに２がかつ下位ニブ
ルに16が遅延なしにロードされ、それによりサンプルク
ロックが1200ボーでのサンプルクロック信号を生成し各
位相１ビットの中間においてマイクロプロセッサ210
（第６図）のビットサンプル機能を制御する。もしステ
ップ430において位相１が検出されるべきでなければ、
かつ431においてもし位相２が検出されるべきであれ
ば、処理は432において１つのサンプル割込みを待ちそ
の後438において同期タイマラッチ242（第６図）の上位
ニブルに２をロードしかつ下位ニブルに16をロードす
る。このようにして、サンプルクロックは復調信号の各
位相２ビットの中間において（マイクロプロセッサ210
（第６図）のビットサンプル機能を制御する）1200ボー
におけるサンプルクロック信号を生成する。言い換えれ
ば、マイクロプロセッサ210はチャネルボーレートと独
立な同じアルゴリズムを使用して一定のレートでデータ
を処理することができる。430において位相１がデコー
ドされるべきでなくかつ431において位相２がデコード
されるべきでなければ、かつ433において位相３がデコ
ードされるべきであれば、処理は434において２つのサ
ンプル割込みを待ちその後ステップ438において同期タ
イマラッチ242（第６図）の上位ニブルに２をかつ下位
ニブルに16をロードする。このようにして、前記サンプ
ルクロックは1200ボーにおいてサンプルクロック信号を
生成し復調信号の各位相３ビットの中間においてマイク
ロプロセッサ210（第６図）のビットサンプル機能を制
御する。最後に、ステップ430において位相１が、ステ
ップ431において位相２が、かつステップ433において位
相３がデコードされるべきでなければ、ステップ435に
おいて選択呼出し受信機は位相４でデコードするものと
想定しかつ処理は３つのサンプル割込みを待ち、その後
ステップ438において同期タイマラッチ242（第６図）の
上位ニブルに２をロードしかつ下位ニブルに16をロード
する。このようにして、前記サンプルクロックは1200ボ
ーでサンプルクロック信号を生成し復調信号の各位相４
ビットの中間でマイクロプロセッサ210（第６図）のビ
ットサンプル機能を制御する。

次に第8A図および第8B図を参照すると、同期ブロック
25（第1B図）のフレーム情報部45から第２のビット同期
部50への遷移の間の種々の信号が描かれている。第8A図
を参照すると、マイクロプロセッサ210およびエッジ検
出器230（第６図）への入力として受信される復調デー
タ450の信号が示されている。同じタイミングの信号が
ライン455,460,465および470に示されており、それぞれ
分割器240、タイマ234、２倍クロックタイマ238、およ
びサンプルクロックタイマ244の出力の信号が描かれて
いる。復調データ信号の“A"ワードは4800ボーの情報ブ
ロック送信速度を示している。フレーム情報部45から第
２のビット同期部50への遷移は時間475に示されてい
る。

第8B図を参照すると、同じ信号が示されており2400ボ
ーの情報ブロックの送信速度で受信されたデータを表し
ている。第8A図および第8B図の左側に見られるように、
タイマラッチ242の上位ニブルには８がロードされ、ラ
イン465上に示された２倍クロック238からの信号が16倍
クロック信号460の各８パルス毎に１度パルス出力され
るようにする。同様に、タイマラッチ242の下位ニブル
は16がロードされサンプルクロックタイマ244がライン4
70上に示されるサンプルクロック信号をサンプルクロッ
ク470の１パルスに対し16倍クロック信号460の16パルス
の割合でパルス出力する。タイマラッチ242（第６図）
にはステップ306（第7A図）において、それぞれ、上位
および下位ニブルに８および16の値がロードされ、これ
は時間475で始まる同期２部分の送信ボーレートにかか
わりなく行われる。

ステップ354および358（第7C図）において、同期２部
分のボーレートを規定する“A"ワードが読まれた時、タ
イマラッチは同期ブロック信号のフレーム情報45から同
期２部分50への遷移の間にサンプルクロックパルスのレ
ートを調整する新しい値がロードされる。2400ボー（第
8B図）においては、サンプルクロックは同期２ブロック
470′において最初にパルス出力する前に16倍クロック
信号460の12パルスを待つ。これらの値はステップ354
（第7C図）においてロードされる。2400ボーの同期２サ
ーチサブルーチン（第7E図）のステップ390において、
タイマラッチ242（第６図）は上位ニブルに４がかつ下
位ニブルに８が再びロードされる。ライン465′および4
70′上に見られるように、２倍クロックおよびサンプル
クロックは時間475の後の同期２同期信号における最初
のフィルタの間に一緒にパルス出力する。その後、２倍
クロックはサンプルクロックの各パルスに対し２回パル
ス出力する。同様にして、同期２ブロックが4800ボーで
送信される場合のライン465および470上で、タイマラッ
チ242（第６図）の上位および下位ニブルはステップ420
（第7F図）において、それぞれ、２および４がロードさ
れる。2400ボーの信号と同様に、ライン465上の２倍ク
ロックはライン470上に示されたサンプルクロックの各
パルスに対し２回パルス出力しかつそれと同期してい
る。また、ライン470上のサンプルクロックの各パルス
は、同期ブロック25（第1B図）の同期２部分の最初のビ
ットにおいては交互に１および０を有する、ライン450
上の復調データの各ビットの中心をサンプルすることが
分かる。

次に、第9A図、第9B図および第9C図を参照すると、ラ
イン450上に復調データ信号、ライン455上にデータクロ
ック、ライン465上に２倍クロック、そしてサンプルク
ロック信号がそれぞれ4800ボー、2400ボー、および1200
ボーの情報ブロックの情報ボーレートに対し、同期ブロ
ック25から第１の情報ブロック30（第1A図）への遷移の
時点480において示されている。まず第9A図を参照する
と、4800ボーの同期２サーチサブルーチンにおけるステ
ップ438（第7F図）において、タイマラッチの上位ニブ
ルは２の値を維持し一方下位ニブルは16の値がロードさ
れる。サンプルクロックタイマ244（第６図）に与えら
れる16の値はサンプルクロックタイマが4800ボーで受信
されるデータの４ビット毎にかつ、4800ボーで受信され
るデータの１位相に対応する、各々の第４番目のビット
の中央でサンプルするためにマイクロプロセッサ210に
サンプルクロック信号を提供できるようにする。16の値
は選択呼出し受信機が動作する位相を決定するコードプ
ラグ208からマイクロプロセッサ210に提供される所定の
情報によって決定される数多くのサンプルが取られるま
でタイマラッチ242の下位ニブルにロードされない。マ
イクロプロセッサは該所定の情報を変換してレジスタデ
ータバス211上に種々の信号を提供する。従って、位相
１の選択呼出し受信機に対しては、サンプルクロックは
ライン482上に示されるように動作し、位相２の選択呼
出し受信機はライン484上に示されるサンプルクロック
パルスを有し、位相３の選択呼出し受信機はライン486
上に示されるように動作し、かつ位相４の選択呼出し受
信機はライン488上に示されるようにマイクロプロセッ
サ210の動作を制御するためのサンプルクロック信号を
有することになる。このようにして、マイクロプロセッ
サは4800ボーで送信された４つのデータビット毎に１つ
のデータビットをデコードし、該マイクロプロセッサが
1200ボーでデコードできるようになる。

同様にして、2400ボーでは、選択呼出し受信機の位相
に応じて16の値が選択的にロードされる。位相１および
２の選択呼出し受信機に対しては、サンプルクロック信
号はライン490に示されるように動作し、かつ位相３お
よび位相４の選択呼出し受信機に対してはサンプルクロ
ック受信機はライン492上に示されるように動作する。
これはマイクロプロセッサ210がデータが2400ボーで受
信されているにもかかわらず1200ボーでデコードできる
ようにする。

1200ボーの情報ブロック送信速度においては、すべて
の４つの位相に対するサンプルクロック信号はライン49
4（第9C図）上に示されるように動作する。情報ブロッ
クの送信速度1200ボーは同期ブロックの1200ボーの送信
速度と同じであるから新しい値は８ビットタイマラッチ
242（第６図）にロードされないであろう。

４つの位相に対するサンプルパルス機構が与えられ、
それによりもし選択呼出し受信機がボーレートを指定す
る“A"ワードを正しくデコードする上でエラーを発生す
れば、該受信機は最も高い速度を取るようになる。好ま
しい実施例においては、選択呼出し受信機は4800の情報
ブロックボーレートを取る。そうする上で、該選択呼出
し受信機は依然として、必ずしも該ビットの中央である
必要はないが、適切なビット内で発生するサンプルクロ
ック信号によって適切にデコードする。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 デルーカ・マイケル ジェイ アメリカ合衆国フロリダ州 33486、ボ カ・レイトン、サウスウエスト・シック スス・アベニュー 7200 (72)発明者 ウィラード・デビッド エフ アメリカ合衆国フロリダ州 33313、プ ランテイション、ノースウエスト・セブ ンティファースト・アベニュー 1314 (72)発明者 サンドボス・ジェリー リー アルバー ト アメリカ合衆国フロリダ州 33328、デ ビー、サウスウエスト・トウェンティシ ックスス・プレイス 8408 (72)発明者 ブラウン・ウィリアム ブイ アメリカ合衆国イリノイ州 60126、エ ルムハースト、アデリア 102 (56)参考文献 特開 昭63−87031（ＪＰ，Ａ) 特表 平１−502870（ＪＰ，Ａ)

Claims (19)

(57)【特許請求の範囲】
1. 【請求項１】選択呼出し信号システムにおいて、複数の
   ボーレートで選択呼出しメッセージを同時に送信するこ
   とを可能にする時分割多重された信号を生成する方法で
   あって、 メッセージ発信者からの前記選択呼出しメッセージを選
   択呼出しターミナル154で受信する段階であって、前記
   選択呼出しメッセージのそれぞれの選択呼出しメッセー
   ジは、それに対応する複数の選択呼出しアドレスのうち
   １つを有する、段階； 予め決められた時間間隔内において着呼した選択呼出し
   メッセージの数に応じて、トラフィック・アナライザ16
   0を用いてメッセージ・トラフィック密度を決定する段
   階、およびそれらから予め決められた位相の数と前記選
   択呼出しメッセージのそれぞれを同時に送信するように
   複数のボーレートのうちひとつの選択されたボーレート
   とを決定する段階； 前記選択呼出しメッセージのそれぞれをいくつかの位相
   バッファ162の中に複数のメッセージ・ビットとして格
   納する段階であって、前記いくつかの位相バッファ162
   は前記予め決められた位相の数に対応し、前記選択され
   たひとつの前記位相バッファ162の中の特定の選択呼出
   しメッセージは前記特定の選択呼出しメッセージに関係
   する前記選択呼出しアドレスによって配置される、格納
   段階；および、 前記選択された前記複数のボーレートのうちのひとつの
   ボーレートで、格納された前記選択呼出しメッセージを
   時分割多重する段階であって： 前記いくつかの位相バッファ162それぞれに格納される
   前記複数のメッセージ・ビットの１番目から順番に始ま
   る前記いくつかの位相バッファ162のそれぞれから前記
   複数のメッセージ・ビットそれぞれを連続的に挿入する
   ことによって作られ、その後に連続的にメッセージ・ビ
   ットを前記いくつかの位相バッファ162のそれぞれから
   前記複数のメッセージ・ビットの最後までビット・スト
   リームに挿入されるビット・ストリームによって構成さ
   れる前記時分割多重された出力信号を生成する段階； によって構成されることを特徴とする時分割多重された
   信号を生成する方法。
2. 【請求項２】前記複数の選択呼出しメッセージのそれぞ
   れを格納する前記段階において、 それぞれの前記選択呼出しメッセージの前記複数のメッ
   セージ・ビットをインターリーブする段階；および、 前記いくつかの位相バッファ162のうちのひとつに前記
   インターリーブされたメッセージを格納する段階； によって構成されることを特徴とする請求項１記載の格
   納方法。
3. 【請求項３】複数のボーレートのうちのひとつの選択さ
   れたボーレートで複数の選択呼出しメッセージを複数の
   選択呼出し受信機に対して送信するための選択呼出し信
   号システムにおいて、それぞれの前記複数の選択呼出し
   メッセージはそれらに関係するアドレスを有する、選択
   呼出し信号システムであって、 選択呼出しターミナル（154）が、前記複数の選択呼出
   し受信メッセージの送信を提供するためにボーレートの
   うちの前記選択されたひとつのボーレートで予め決めら
   れた数の位相を有する信号を導出する多重化手段を含
   み、前記信号は時分割多重によって導出され前記予め決
   められた位相の数のそれぞれの中で前記複数の選択呼出
   しメッセージのうちのひとつを配置し、その配置は前記
   複数のボーレートのうちの前記選択されたひとつのボー
   レートと前記選択呼出しメッセージのそれぞれに関係す
   る前記アドレスとによって決定され、前記複数のボーレ
   ートのうちの前記選択されるボーレートで前記信号を送
   信する送信手段；および、 選択呼出しアドレスを有する複数の選択呼出し受信機に
   おいて、それぞれの前記複数の選択呼出し受信機が、前
   記信号を受信し復調する受信手段（203），予め決めら
   れた情報を格納するためのメモリ（208），前記受信手
   段（203）および前記メモリ（208）を結合し、同期手段
   を含んで構成される多重解除手段において前記信号を多
   重解除し、前記予め決められた情報と複数のボーレート
   のうち前記選択されるボーレートに対応する前記予め決
   められた数の位相のうち少なくともひとつを回復する多
   重解除手段（204），、および、 前記予め決められた情報に応答し、予め決められたボー
   レートで前記予め決められた位相の数のうち少なくとも
   ひとつでデコードし、選択呼出しメッセージを引き出す
   デコーディング手段（210）； によって構成されることを特徴とする選択呼出し信号シ
   ステム。
4. 【請求項４】前記信号がボーレート信号から構成される
   前記複数のボーレートのうち前記選択されたひとつのボ
   ーレートであることを表し、前記デコーディング手段は
   前記予め決められた情報と前記決められたボーレートに
   対応する前記予め決められたボーレートにおいて、前記
   予め決められた数の位相のうち少なくともひとつをデコ
   ードすることを特徴とする請求項３記載の選択呼出し信
   号システム。
5. 【請求項５】前記多重手段において、 前記予め決められた数の位相に対応するいくつかの位相
   バッファ162において、位相バッファ162のそれぞれの数
   はひとつ以上の前記複数の選択呼出しメッセージを格納
   するための数； 前記複数の選択呼出しメッセージのそれぞれに関係する
   アドレスに応じて位相バッファ162のどの数に前記一つ
   以上の前記複数の選択呼出しメッセージを格納するかを
   決定するキュー決定手段；および、 前記複数の選択呼出しメッセージの時分割多重ビットに
   よって前記信号を導出するビット選択手段であって、連
   続して位相バッファ162のそれぞれの番号から前記ビッ
   トの最初から順番に第１位相バッファ162の番号に格納
   し、その後に前記ビットの一つを連続的に選択し、位相
   バッファ162の最後の数に最初の前記ビットを選択した
   後と同様の方法で、つぎに位相バッファ162の前記番号
   の最初に前記ビットの２番目を挿入するビット選択手
   段； によって構成されることを特徴とする請求項３記載の選
   択呼出し信号システム。
6. 【請求項６】前記位相バッファ162の数が、前記複数の
   ボーレートのうちの前記選択される任意のボーレートに
   よって決定されることを特徴とする請求項５記載の選択
   呼出し信号システム。
7. 【請求項７】それぞれの前記選択呼出しアドレスの位相
   バッファ162認識手段によって構成される前記キュー決
   定手段が、決定手段によって構成される参照テーブルで
   あることを特徴とする請求項５記載の選択呼出し信号シ
   ステム。
8. 【請求項８】前記選択呼出しターミナルであって、 受信メッセージ情報を入力手段；および、 前記メッセージ情報をインターリブして前記選択呼出し
   メッセージを形成するインターリーブ手段； によってさらに構成されることを特徴とする請求項３記
   載の選択呼出し信号システム。
9. 【請求項９】インターリーブされ前記複数の選択呼出し
   メッセージを送信用に形成するメッセージ情報、およ
   び、前記デコーディング手段であって、 前記信号から前記予め決められた数の位相のうち少なく
   とも一つを取り出す位相取り出し手段； 前記予め決められた数の位相のうちの少なくとも一つか
   ら前記複数の選択呼出しメッセージのビットをデインタ
   ーリーブするデインターリーブ手段；および、 前記複数の選択呼出しメッセージをデコードして、メッ
   セージ情報を引き出す処理手段； によって構成されることを特徴とする請求項３記載の選
   択呼出し信号システム。
10. 【請求項１０】複数のボーレートのうち一つの選択され
    たボーレートで送信される信号を受信し、かつ、複数の
    選択呼出しメッセージの同時送信を提供するいくつかの
    位相を有するする選択呼出し受信機であって、 前記信号を受信し復調する受信手段（203）において前
    記受信される信号は、前記複数のボーレートのうち一つ
    の選択されたボーレートで予め決められた数の位相を有
    し、時分割多重方式を利用して導出され、前記予め決め
    られた数の位相のそれぞれの中に前記複数の選択呼出し
    メッセージのうちの一つを配置され、その配置は、前記
    複数のボーレートの前記選択されるボーレートと前記複
    数の選択呼出しメッセージのそれぞれに関係する情報に
    よって決定される受信手段； 予め決められた情報を格納するメモリ手段（208）； 前記受信手段（203）とメモリ手段（208）を結合する多
    重解除手段（204）であって、同期手段を含んで構成さ
    れる前記多重解除手段において前記予め決められた情報
    と前記複数のボーレートのうち選択された一つのボーレ
    ートに応じて、前記信号を多重解除し前記予め決められ
    た数の位相のうち少なくともひとつで回復する多重解除
    手段；および、 デコーディング手段（210）であって、予め決められた
    情報に応答して、予め決められたボーレートで前記予め
    決められた数の位相のうち少なくとも一つをデコードし
    て選択呼出しメッセージを引き出すデコーディング手
    段； によって構成されることを特徴とする選択呼出し受信
    機。
11. 【請求項１１】前記複数の選択呼出しメッセージのそれ
    ぞれに関係する前記情報は、選択呼出しアドレス情報を
    表わし、前記予め決められた情報は少なくとも前記選択
    呼出しアドレス情報の一部から構成されることを特徴と
    する請求項10記載の選択呼出し受信機。
12. 【請求項１２】前記信号を第１データ・ボーレートで送
    信し、前記受信機手段は前記受信信号を前記第１データ
    ・ボーレートで受信し復調し、前記第１データ・ボーレ
    ートを有する第１ビット・ストリームを回復し、前記第
    １ビット・ストリーム情報は、第１の複数ビットが前記
    予め決められた数の位相の中に配列され、前記デコーデ
    ィング手段は、第２データ・ボーレートで前記第１ビッ
    ト・ストリーム情報をデコードし選択呼出しメッセージ
    を引き出す、前記第２データ・ボーレートは前記第１デ
    ータ・ボーレートとは異なる受信機手段、および、前記
    受信機手段と前記デコーディング手段を結合し、Ｎが整
    数かつ前記第２データ・ボーレートで前記第１データ・
    ボーレートを割った値と等しい値であり、前記第１複数
    ビットのＮビット毎の第１ビットをデコードする制御手
    段をさらに含む前記選択呼出し受信機によって構成され
    る請求項10記載の選択呼出し受信機。
13. 【請求項１３】前記第２データ・ボーレートは実質的に
    一定で、前記第１データ・ボーレートは、可変の値を有
    することを特徴とする請求項12記載の選択呼出し受信
    機。
14. 【請求項１４】前記デコーディング手段は、前記第１ビ
    ット・ストリーム情報を処理するためのデコーディング
    ・アルゴリズムを利用するデコーダから構成され、前記
    デコーディング・アルゴリズムは前記第１データ・ボー
    レートの値に関係なく実質的に一定のボーレートのまま
    であることを特徴とする請求項12記載の選択呼出し受信
    機。
15. 【請求項１５】前記受信手段が、前記第２データ・ボー
    レートで第２信号をさらに受信し復調し、第２の複数の
    ビットで構成される第２ビットストリーム情報を回復
    し、前記デコーディング手段は前記第２の複数ビットを
    前記第２データ・ボーレートにおいてデコードし、デー
    タ情報を得ることを特徴とする請求項12記載の選択呼出
    し受信機。
16. 【請求項１６】複数のボーレートで送信される前記信号
    であって、前記複数のボーレートのそれぞれは前記予め
    決められたボーレートの整数多重されたものであり、前
    記信号はさらに第１部分と第２部分を有する同期情報か
    らなり、 同期手段において、前記予め決められたボーレートで復
    調される前記信号の前記同期情報の前記第１部分を処理
    し、前記信号にきめの粗調ビットとフレーム同期を要求
    する、および、複数のボーレートのうち前記予め決めら
    れたボーレート以外のひとつを処理し、前記信号に精細
    ビットとフレーム同期を要求する同期手段； 前記デコーディング手段は、複数のボーレートのうち前
    記予め決められたボーレート以外のひとつに従って前記
    信号をデコードするデコーディング手段； によって構成されることを特徴とする請求項10記載の選
    択呼出し受信機。
17. 【請求項１７】前記第１部分に対応する予め決められた
    ボーレート以外の前記複数のボーレートのひとつにおい
    て、前記同期手段が前記第２部分を処理することを特徴
    とする請求項16記載の選択呼出し受信機。
18. 【請求項１８】前記第１部分がボーレート情報を含み、
    そこで前記同期手段が前記ボーレート情報に対応する前
    記予め決められたボーレート以外の複数のボーレートの
    ひとつにおいて前記第２部分を処理することを特徴とす
    る請求項17記載の選択呼出し受信機。
19. 【請求項１９】前記第１部分がボーレート情報を含み、
    そこで前記デコーディング手段が前記ボーレート情報に
    対応する前記信号をデコードすることを特徴とする請求
    項17記載の選択呼出し受信機。