JP3173613B2 - バースト・エラー保護データ同期機能を有するデータ通信受信機 - Google Patents

Description

【発明の詳細な説明】 発明の分野 本発明は、一般にデータ通信受信機の分野に関し、さ
らに詳しくは、バースト・エラー保護データ同期を行う
データ通信受信機に関する。

発明の背景 現在市場には多くのデータ通信装置が出回っている。
このようなデータ通信装置の一例が、英数字ページング
受信機などのデータ通信受信機である。このようなペー
ジング受信機は従来、POCSAG信号化プロトコルなどの周
知のページング信号化プロトコルを利用することにより
データ通信機能を提供してきた。POCSAG信号化プロトコ
ルは短いメッセージ・データの送信に関しては満足の行
くレベルの性能を発揮しているが、長いメッセージ・デ
ータの送信に関してはいくつかの問題点がある。このよ
うな問題点には、送信チャンネル上にバースト・エラー
があることによってメッセージの受信が早い時期にキャ
ンセルされて受信されたデータを破壊することや、バッ
テリ節約用のデューティ・サイクルが限られていること
があげられる。長いメッセージを日常的に処理したい場
合は、バッテリ節約デューティ・サイクル、すなわち受
信機がオンになっている時間に対して受信機がオフにな
っている時間の比を長くしてバッテリの動作寿命を長く
することが望ましい。しかし、バッテリ節約デューティ
・サイクルを長くすることにより受信機のバッテリ動作
寿命を長くすると、受信されたデータのバースト・エラ
ーによる破壊という問題があるために、データ受信機は
満足の行く信号条件下においても、送信されたメッセー
ジ情報との同期をとることがより難しくなる。信号化プ
ロトコル内部にバースト・エラー保護データ同期機能を
有して、受信機のバッテリ動作寿命を改善し、長いメッ
セージの送信能力を向上させるデータ通信受信機を提供
することが必要である。

発明の概要 本発明の一面により、バースト・エラーから保護され
ているデータ同期を行うデータ通信受信機は、所定の時
間間隔によって分離された少なくとも第１および第２同
期コード・ワードからなるデータ同期情報とメッセージ
情報とを受信および検出する受信機部分と、受信機部分
に結合されて、検出された第１および第２コード・ワー
ドを相関させ、それに応答して第１および第２の符号化
された相関検出信号を発生する相関装置とによって構成
される。ブロック開始信号発生装置は、第１の符号化さ
れた相関検出信号に応答して、第１ブロック開始信号を
発生し、第１の符号化された相関検出信号がない場合に
は、第２の符号化された相関検出信号に応答して、第２
ブロック開始信号を発生する。メッセージ・デコーダ
は、第１および第２ブロック開始信号に応答して、検出
されたメッセージ情報を解読する。ディスプレイ装置が
メッセージ・デコーダに結合されて、解読されたメッセ
ージ情報を表示する。

図面の簡単な説明 第１図は、本発明の好適な実施例によるデータ送信シ
ステムの電気ブロック図である。

第２図は、本発明の好適な実施例によりメッセージ情
報を処理および送信する端子の電気ブロック図である。

第３図ないし第５図は、本発明の好適な実施例により
利用される信号化プロトコルの送信フォーマットを示す
タイミング図である。

第６図および第７図は、本発明の好適な実施例により
利用される同期信号を示すタイミング図である。

第８図は、本発明の好適な実施例によるデータ通信受
信機の電気ブロック図である。

第９図は、第８図のデータ通信受信機で利用される閾
値レベル抽出回路の電気ブロック図である。

第10図は、第８図のデータ通信受信機で利用される４
レベル・デコーダの電気ブロック図である。

第11図は、第８図のデータ通信受信機で利用される符
号同期装置の電気ブロック図である。

第12図は、第８図のデータ通信受信機で利用される４
レベルから二値への変換器の電気ブロック図である。

第13図は、第８図のデータ通信受信機で利用される同
期相関装置の電気ブロック図である。

第14図は、第８図のデータ通信受信機で利用される位
相タイミング発生装置の電気ブロック図である。

第15図は、本発明の好適な実施例による同期相関シー
ケンスを示す流れ図である。

発明の実施例 第１図は、本発明の好適な実施例による、ページング
・システムなどのデータ送信システム100の電気ブロッ
ク図である。このようなデータ送信システム100におい
ては、数値データの送信を行うシステムの場合などのよ
うに電話から、あるいは英数字データ端子などのメッセ
ージ入力装置から発されたメッセージは、公衆交換電話
網（PSTN:public switched telephone network）を通じ
て、ページング端子102に送られ、端子102が数値または
英数字のメッセージ情報を処理して、システム内に設け
られた１台以上の送信機104により送信する。複数の送
信機が利用されている場合は、送信機群104は、メッセ
ージ情報をデータ通信受信機群106に同時送信すること
が好ましい。ページング端子102による数値および英数
字情報の処理と、メッセージの送信に利用されるプロト
コルについて下記に説明する。

第２図は、本発明の好適な実施例によりメッセージ情
報の送信を処理および制御するために利用されるページ
ング端子102の電気ブロック図である。タッチ・トーン
式電話を用いて簡単に入力することのできるトーンだけ
のメッセージや数値メッセージなどの短いメッセージ
は、当技術では周知の方法で電話インターフェース202
を通じてページング端子102に結合される。データ入力
装置の使用を必要とする英数字メッセージなどのそれよ
りも長いメッセージは、任意の数の周知のモデム送信プ
ロトコルを用いるモデム206を通じて、ページング端子1
02に結合される。メッセージを送ろうとする呼が受信さ
れると、コントローラ204がそのメッセージの処理を扱
う。コントローラ204は、好ましくは、モトローラ社製
のMC68000またはそれと同等のマイクロプロセッサであ
り、このマイクロプロセッサが、発呼者に対してメッセ
ージの入力をするように指令する音声プロンプトなどの
端子動作を制御するためのあらかじめプログラミングさ
れた種々のルーチンや、データ入力装置からのメッセー
ジの受信を可能にする初期接続プロトコルを実行する。
呼が受信されると、コントローラ204は加入者データベ
ース208に記憶された情報を参照して、受信されている
メッセージをどのように処理するかを決定する。加入者
データベース208には、データ通信受信機に割り当てら
れたアドレスなどの情報，そのアドレスに関するメッセ
ージ・タイプ，そのデータ通信受信機の状況に関する情
報、たとえばアクティブであるとか料金支払いがなされ
ていないために非アクティブであるとかの情報などが含
まれる。コントローラ204に結合して、加入者データベ
ース208に記憶されている情報の入力，更新および削除
や、システム性能の監視や、料金情報などの情報を得る
ために用いられるデータ入力端子240が設けられる。

加入者データベース208には、このデータ通信受信機
がどの送信フレームとどの送信位相に割り当てられてい
るかなどの情報も含まれている。これについては、下記
により詳細に説明する。受信されたメッセージは、デー
タ通信受信機に割り当てられた送信位相に従って待行列
内にメッセージを記憶するアクティブ・ページ・ファイ
ル210に記憶される。本発明の好適な実施例において
は、アクティブ・ページ・ファイル210内には４つの位
相待行列が設けられる。アクティブ・ページ・ファイル
210は、好ましくは、デュアル・ポート先入れ先出しラ
ンダム・アクセス・メモリであるが、ハード・ディスク
・ドライブなどのその他のランダム・アクセス・メモリ
装置も同様に利用することができることを理解された
い。位相待行列のそれぞれに記憶されたメッセージ情報
は、リアル・タイム・クロック214やその他の適切なタ
イミング源により設けられるものなどのタイミング情報
を用いるコントローラ204の制御下で、定期的にアクテ
ィブ・ページ・ファイル210から回復される。各位相待
行列から回復されたメッセージ情報は、フレーム番号に
より分類され、次にアドレス，メッセージ情報および送
信に必要なその他の情報により並べられ、フレーム・バ
ッチング・コントローラ212によりメッセージのサイズ
に基づいてフレームにまとめられる（バッチ化され
る）。各位相待行列毎にバッチ化されたフレーム情報
は、フレーム・メッセージ・バッファ216に結合され、
さらに処理および送信されるまでの間、このバッファが
一時的にこの情報を記憶する。フレームは数字の順序に
バッチ化されるので、現在のフレームが送信されている
間は、次に送信されるフレームがフレーム・メッセージ
・バッファ216内にあり、その次のフレームが検索され
てバッチ化される。適切な時期に、フレーム・メッセー
ジ・バッファ216に記憶されているバッチ化フレーム情
報がフレーム・エンコーダ218に転送され、ここでも位
相待行列の関係が保たれる。フレーム・エンコーダ218
は、アドレスおよびメッセージ情報を送信に必要なアド
レスおよびメッセージ・コード・ワードに符号化する。
これについては下記に説明する。符号化されたアドレス
およびメッセージ・コード・ワードは、ブロックに並べ
られ、次にブロック・インタリーバ220に結合される。
ブロック・インタリーバ220は、当技術では周知の方法
で、好ましくは一度に８個のコード・ワイドを挟み込ん
で送信する。各ブロック・インタリーバ220から挟み込
まれたコード・ワードは、次に位相マルチプレクサ221
にシリアルに転送され、位相マルチプレクサ221は１ビ
ット上のメッセージ情報をビット毎に、送信位相による
シリアル・データ・ストリームに多重化する。コントロ
ーラ204は次に、フレーム同期発生装置222を動作可能に
する。フレーム同期発生装置222は、各フレーム送信の
開始時に送信される同期コードを発生する。同期コード
は、シリアル・データ・スプライサ224により、コント
ローラ204の制御下でアドレスおよびメッセージ情報と
多重化されて、そこから、送信のために適切にフォーマ
ット化されたメッセージ・ストリームを発生する。この
メッセージ・ストリームは次に、送信機コントローラ22
6に結合される。送信機コントローラ226はコントローラ
204の制御下で、配線チャンネル228上でメッセージ・ス
トリームを送信する。配線チャンネル228は、有線,RFま
たはマイクロ波配線チャンネル，衛星配線リンクなどの
任意の数の周知の種類の配線チャンネルでよい。配分さ
れたメッセージ・ストリームは、通信システムの規模に
よって、１ヶ所またはそれ以上の送信機局104に転送さ
れる。メッセージ・ストリームはまず、デュアル・ポー
ト・バッファ230に転送され、バッファ230は送信に先立
ち、このメッセージ・ストリームを一時的に記憶する。
タイミングおよび制御回路232が決定する適当な時期
に、メッセージ・ストリームはデュアル・ポート・バッ
ファ230から回復されて、好ましくは４レベルのFSK変調
器234に結合される。変調されたメッセージ・ストリー
ムは次に、送信機236に結合されてアンテナ238を介して
送信される。

第３図，第４図および第５図は、本発明の好適な実施
例により利用される信号化プロトコルの送信フォーマッ
トを示すタイミング図である。第３図に示されるよう
に、信号化プロトコルによって、フレーム０からフレー
ム127までラベルがつけられた128個のフレームのうちの
１つ以上のフレームに割り当てられたページャなどのデ
ータ通信受信機に対するメッセージ送信が可能になる。
信号化プロトコル内に設けられるフレームの実際の数
は、上記の数字より大きくても小さくても構わないこと
を理解されたい。利用されるフレーム数が大きければ大
きいほど、システム内で動作するデータ通信受信機に与
えられるバッテリ寿命は長くなる。利用されるフレーム
数が小さければ小さいほど、メッセージが待行列に入れ
られて特定のフレームに割り当てられたデータ通信受信
機に配布される頻度は大きくなり、それによって待ち時
間すなわちメッセージの配布に要する時間が短くなる。

第４図に示されるように、フレームは同期コード（sy
nc）と、その後に続くブロック０からブロック10と記さ
れた好ましくは11個のブロックのメッセージ情報とによ
って構成される。第５図に示されるように、各ブロック
のメッセージ情報は、好ましくは、各位相に関してワー
ド０からワード７と記された８個のアドレス，制御また
はデータ・コード・ワードによって構成される。その結
果、フレーム内の各位相は、最大88個のアドレス，制御
およびデータ・コード・ワードを送信することができ
る。アドレス，制御およびデータ・コード・ワードは、
好ましくは、31,21BCHコード・ワードで、コード・ワー
ドの組に距離の追加ビットを与える32秒偶数パリティ・
ビットをさらに持っている。23,12Golayコード・ワード
などの他のコード・ワードも同様に利用することができ
ることを理解されたい。第１コード・ワード・ビットを
利用して、コード・ワード・タイプをアドレスまたはデ
ータとして定義するアドレスおよびデータ・コード・ワ
ードを設ける周知のPOCSAG信号化プロトコルとは異な
り、本発明の好適な実施例により利用される信号化プロ
トコルではアドレスおよびデータ・コード・ワードにつ
いてこのような区別は行われない。むしろ、アドレスお
よびデータ・コード・ワードは、個々のフレーム内での
位置によって定義される。

第６図および第７図は、本発明の好適な実施例により
利用される同期コードを示すタイミング図である。特に
第６図に示されるように、同期コードは、好ましくは３
つの部分、すなわち第１同期コード（sync 1），第１情
報コード・ワード（frame info）および第２同期コード
（sync 2）によって構成される。第７図に示されるよう
に、第１同期コードは、ビット同期1,BS1と記され、1,0
ビットパターンを交替してビット同期を行う第１および
第３部分と、「Ａ」とその補数である「Ａバー（反転
Ａ）」と記されフレーム同期を行う第２および第４部分
とによって構成される。第２および第４部分は、好まし
くは、単独の32,21BCHコードで、高いコード・ワード位
相信頼性をもたせるようにあらかじめ定義され、アドレ
スとメッセージが送信されるデータ・ビット速度を示す
ためにも用いられる。以下の表は、信号化プロトコルと
共に用いられるデータ・ビット速度を定義する。

ビット速度 「Ａ」値 1600bps A1およびA1バー 3200bps A2およびA2バー 6400bps A3およびA3バー 定義せず A4およびA4バー 上記の表に示されるように、３種類のデータ・ビット
速度がアドレスおよびメッセージ送信についてあらかじ
め定義されているが、システムの要件によって、これよ
り多くのデータ・ビット速度または少ないデータ・ビッ
ト速度を定義することもできる点を理解されたい。第４
の「Ａ」値も将来的な使用のために定義されている。

フレーム情報コード・ワードは、好ましくは単独の3
2,21BCHコード・ワードで、データ部分の中に、フレー
ム番号を識別するために確保されている所定の数のビッ
ト、たとえばフレーム番号０からフレーム番号127まで
定義するために符号化されている７ビットなどを有して
いる。

第２同期コードの構造は、上記の第１同期コードと同
様のものであることが好ましい。しかし、たとえば1600
bps（毎秒のビット数）などの固定されたデータ符号速
度で送信されることが好ましい第１同期コードとは異な
り、第２同期コードは、アドレスおよびメッセージが任
意のフレーム内で送信されるデータ符号速度で送信され
る。その結果、第２同期コードによって、データ通信受
信機は、フレーム送信データ・ビット速度におけるビッ
トとフレームとの「精密な」同期を得ることができる。

まとめると、本発明の好適な実施例により利用される
信号化プロトコルは、128個のフレームによって構成さ
れ、これには所定の同期コードと、その後に続く11個の
データ・ブロックとを有し、この11個のブロックは各位
相毎に８個のアドレス，制御またはメッセージ・コード
・ワードで構成される。同期コードにより、データ送信
速度の識別が可能になり、データ通信受信機による、種
々の送信速度で送信されるデータ・コード・ワードとの
同期が確保される。

第８図は、本発明の好適な実施例によるデータ通信受
信機106の電気ブロック図である。このデータ通信受信
機106の中心は、コントローラ816であり、これはモトロ
ーラ社製のMC68HC05HC11マイクロプロセッサを用いて実
現されることが好ましい。マイクロプロセッサ・コント
ローラ−−以下コントローラ816と呼ぶ−−は、第８図
に示されるように複数の周辺回路からの入力を受信して
処理し、ソフトウェア・サブルーチンを用いて周辺回路
の動作と相互作用とを制御する。処理および制御機能の
ためにマイクロプロセッサ・コントローラを用いること
は、当業者には周知のことである。

データ通信受信機106は、アドレス，制御およびメッ
セージ情報−−以下「データ」と呼ぶ−−を受信するこ
とができる。データは，好ましくは２レベルまたは４レ
ベルの周波数変調技術を用いて変調される。送信された
データはアンテナ802によって捕捉され、受信機部分804
の入力に結合される。受信機部分804は、当技術では周
知の方法で受信したデータを処理して、その出力にアナ
ログの４レベル被回復データ信号−−以下被回復データ
信号と呼ぶ−−を設ける。被回復データ信号は、閾値レ
ベル抽出回路808の１つの入力と、４レベル・デコーダ8
10の入力とに結合される、閾値レベル抽出回路808は、
第９図を参照するとよくわかるが、図示されるように被
回復データ信号を入力として有する２つの同期指定（ク
ロック）されたレベル検出器回路902,904によって構成
される。レベル検出器902は、ピーク信号振幅値を検出
して、検出したピーク信号振幅値に比例する高ピーク閾
値信号を設け、レベル検出器904は、谷信号振幅値を検
出して、被回復データ信号の検出した谷信号振幅値に比
例する谷閾値信号を設ける。レベル検出器902,904の信
号出力は、それぞれ抵抗906,912の端子に結合される。
対向する抵抗端子906,912は、それぞれ高閾値出力信号
（Hi），低閾値出力信号（Lo）を設ける。対向する抵抗
端子906,912はそれぞれ、抵抗908,910の端子にも結合さ
れる。対向する抵抗908,910の端子は、共に結合され
て、被回復データ信号の平均値に比例する平均閾値出力
信号（Avg）を設ける抵抗分割器を形成する。抵抗906,9
12は好ましくは1Rの抵抗値を有し、抵抗908,910は好ま
しくは2Rの抵抗値を有して、17％,50％,83％の閾値出力
信号値を実現し、これらが４レベルのデータ信号の解読
を可能にするために利用される。これについて下記に説
明する。

データ通信受信機が最初にオンされたときなど、電力
が受信機部分に初めて印加されると、クロック速度セレ
クタ914が制御入力（中心サンプル）を通じてプリセッ
トされて、128Xクロック、すなわち最も遅いデータ・ビ
ット速度−−上記では1600bps−−の128倍に等しい周波
数を有するクロックが選択される。128Xクロックは、第
８図に示されるような128Xクロック発生装置844により
発生される。このクロック発生装置844は、好ましく
は、204.8KHz（キロヘルツ）で動作する水晶制御発振器
である。128Xクロック発生装置844の出力は、分周器846
の入力に結合し、分周器846は出力周波数を２で分割し
て、102.4KHzで64Xクロックを発生する。第９図に戻る
が、128Xクロックにより、レベル検出器902,904は非常
に短い時間の間に、ピークと谷の信号振幅値を非同期的
に検出し、それにより変調解読に必要な低閾値（Lo），
平均閾値（Avg）および高閾値（Hi）出力信号値を発生
する。下記に説明するように同期信号により符号の同期
が行われると、コントローラ816は第２制御信号（中心
サンプル）を発生して、第８図に示されるような符号同
期装置812により発生される1X符号クロックを選択する
ことができる。

第８図に戻るが、４レベル・デコーダ810の動作は、
第10図を参照するとよくわかる。図示されるように、４
レベル・デコーダ810は、３台の電圧比較器1010,1020,1
030と符号デコーダ1040とによって構成される。被回復
データ信号は、３台の比較器1010,1020,1030の入力に結
合する。高閾値出力信号（Hi）は比較器1010の第２入力
に結合し、平均閾値出力信号（Avg）は比較器1020の第
２入力に結合し、低閾値出力信号（Lo）は比較器1030の
第２入力に結合する。３台の比較器1010,1020,1030の出
力は、符号デコーダ1040の入力に結合する。符号デコー
ダ1040は以下の表に従って入力を解読する。

上記の表に示されるように、被回復データ信号（R
C_in）が３つの閾値の全部よりも低いときには、発生さ
れる符号は00（MSB＝0,LSB＝０）である。また、３つの
閾値のそれぞれより高いときには、上記の表に示される
ように異なる符号が発生される。

４レベル・デコーダ810からのMSB出力は、符号同期装
置812の入力に結合されて、４レベル被回復データ信号
内にゼロ交差を検出することにより発生される被回復デ
ータ入力を設ける。被回復データ入力が正の値であると
いうことは、アナログ４レベル被回復データ信号が平均
閾値出力信号より上に２つの正の偏差を持つことを示
し、負のレベルであると、アナログ４レベル被回復デー
タ信号が平均閾値出力信号より下に２つの負の偏差を持
つことを示す。

符号同期装置812の動作は、第11図を参照するとよく
わかる。分周器846により発生される102.4KHzの64Xクロ
ックは、32X速度セレクタ1120の入力に結合される。32X
速度セレクタ1120は、好ましくは、１または２による選
択的除算を行う分割器であり、符号伝送速度の32倍であ
るサンプルクロックを発生する。制御信号（1600/320
0）が32X速度セレクタ1120の第２入力に結合されて、毎
秒1600符号および3200符号の符号伝送速度についてサン
プル・クロック速度を選択するために用いられる。選択
されたサンプル・クロックは、１符号につき32個のサン
プルという速度で被回復データ信号（MSB）をサンプリ
ングする32Xデータ・オーバーサンプラ1110の入力に結
合される。符号サンプルは、符号のエッジが検出される
と出力パルスを発生するデータ・エッジ検出器1130の入
力に結合される。サンプル・クロックはまた、16/32分
割回路1140の入力にも結合されるが、この回路1140は被
回復データ信号に同期して1Xおよび2X符号クロックを発
生するために利用される。16/32分割回路1140は、好ま
しくはアップ／ダウン・カウンタである。データ・エッ
ジ検出器1130が符号のエッジを検出すると、パルスが発
生され、このパルスは16/32分割回路1140の現在の計数
値でANDゲート1150によりゲート処理される。同時に、
これも16/32分割回路1140の入力に結合されたデータ・
エッジ検出器1130によりパルスが発生する。ANDゲート1
150の入力に結合されたパルスが、16/32分割回路1140に
よる32の計数発生前に到達すると、ANDゲート1150が発
生した出力によって、16/32分割回路1140の計数値は、
データ・エッジ検出器1130から16/32分割回路1140の入
力に結合されたパルスに応答して１つ進み、ANDゲート1
150の入力に結合されたパルスが、16/32分割回路1140に
よる32の計数値の発生後に到達した場合は、ANDゲート1
150が発生した出力によって、16/32分割回路1140の計数
値は、データ・エッジ検出器1130から16/32分割回路114
0の入力に結合されたパルスに応答して１だけ後退し、
それによって1Xおよび2X符号クロックと被回復データ信
号との同期が可能になる。発生される符号クロック速度
は、下記の表でよくわかる。

上記の表からわかるように、1Xおよび2X符号クロック
は、毎秒1600,3200,6400ビットで発生され、被回復デー
タ信号と同期される。

４レベルから二値への変換器814は、第12図を参照す
るとよくわかる。1X符号クロックは、クロック速度セレ
クタ1210の第１クロック入力に結合されている。2X符号
クロックも、クロック速度セレクタ1210の第２クロック
入力に結合している。符号出力信号（MSB,LSB）は、入
力データセレクタ1230の入力に結合されている。セレク
タ信号（2L/4L）は、クロック速度セレクタ1210のセレ
クタ入力と、入力データ・セレクタ1230のセレクタ入力
とに結合され、２レベルのFSKデータまたは４レベルのF
SKデータとして、符号出力信号の変換を制御する。２レ
ベルFSKデータ変換（2L）が選択されると、MSB出力だけ
が選択され、これがパラレル−シリアル変換器1220の入
力に結合される。クロック速度セレクタ1210により1Xク
ロック入力が選択されて、この結果、１ビットの二値デ
ータ・ストリームがパラレル−シリアル変換器1220の出
力に発生する。４レベルFSKデータ変換（4L）が選択さ
れると、LSB,MSB出力が両方とも選択されて、これらは
パラレル−シリアル変換器1220の入力に結合される。ク
ロック速度セレクタ1210によって2Xクロック入力が選択
され、この結果、シリアルの２ビット二値データ・スト
リームが、2Xの符号速度で発生され、これはパラレル−
シリアル変換器1220の出力に設けられる。

第８図に戻るが、４レベルから二値への変換器814に
より発生されるシリアル二値データ・ストリームは、同
期ワード相関装置818とデマルチプレクサ820との入力に
結合される。同期ワード相関装置は、第13図を見るとよ
くわかる。所定の「Ａ」ワード同期パターンがコード・
メモリ822からコントローラ816によって回復され、
「Ａ」ワード相関装置1310に結合される。受信された同
期パターンが許容誤差範囲内で所定の「Ａ」ワード同期
パターンの１つに一致すると、「Ａ」または「Ａバー」
出力が生成されて、コントローラ816に結合される。相
関関係をもつ特定の「Ａ」または「Ａバー」ワード同期
パターンは、フレームIDワードの開始にフレームを同期
させ、さらに前述のように、後に続くメッセージのデー
タ・ビット速度を定義する。

シリアル二値データ・ストリームもまた、フレーム・
ワード・デコーダ1320の入力に結合され、このデコーダ
1320は、フレーム・ワードを解読して、コントローラ81
6が現在受信しているフレーム番号を指示する。受信機
が初回にオンになったときなどの、同期獲得中には、電
力は第８図に示されるバッテリ・セーバ回路848により
受信機部分に供給される。この電力によって前述のよう
に「Ａ」同期ワードの受信が可能になり、供給が続けら
れて、同期コードの残りの部分の処理が可能になる。コ
ントローラ816は、現在受信されているフレーム番号
を、コード・メモリ822に記憶されている割り当てられ
たフレーム番号のリストと比較する。現在受信されてい
るフレーム番号が割り当てられたフレーム番号と異なっ
ている場合は、コントローラ816はバッテリ節約信号を
発生する。これがバッテリ・セーバ回路848の入力に結
合されて、受信機部分への電力供給を中断させる。次の
フレームが受信機に割り当てられて、コントローラ816
によりバッテリ・セーバ信号が発生され、これがバッテ
リ節約回路848に結合されて受信機部分への電力の供給
を可能にして、割り当てられたフレームの受信を可能に
するまで、電力の供給は中断されたままになる。

第13図に示される同期相関装置の動作に戻ると、所定
の「Ｃ」ワード同期パターンがコード・メモリ822から
コントローラ816によって回復され、「Ｃ」ワード相関
装置1330に結合される。受信された同期パターンが、許
容誤差範囲内で所定の「Ｃ」ワード同期パターンと一致
すると、「Ｃ」または「Ｃバー」出力が生成され、コン
トローラ816に結合される。相関関係を持つこの特定の
「Ｃ」または「Ｃバー」同期ワードは、フレームのデー
タ部分の開始と「精密な」フレーム同期を行う。

第８図に戻るが、実際のデータ部分の開始は、コント
ローラ816がブロック開始信号（Blk開始）を発生するこ
とで設定され、この開始信号がワード・デインタリーバ
824とデータ回復タイミング回路826との入力に結合され
る。データ回復タイミング回路826は、第14図を見ると
よくわかる。制御信号（2L/4L）は、1Xまたは2Xの符号
クロック入力を選択するクロック速度セレクタ1410の入
力に結合される。選択された符号クロックは、位相発生
装置1430の入力に結合される。位相発生装置1430は好ま
しくは、同期指定されているリング・カウンタであり、
４つの位相出力信号（φ１〜φ４）を発生するように同
期される。ブロック開始信号も位相発生装置1430の入力
に結合され、メッセージ情報の実際の解読が始まるまで
所定の位相にリング・カウンタを保持するために用いら
れる。ブロック開始信号が位相発生装置1430を解放する
と、位相発生装置1430は着信するメッセージ符号と同期
された位相信号の発生を始める。

第８図に戻るが、同期された位相信号出力は、位相セ
レクタ828の入力に結合される。動作中に、コントロー
ラ816はコード・メモリ822からデータ通信受信機が割り
当てられている送信位相番号を回復する。この位相番号
は、コントローラ816の位相選択出力（０φ選択）に転
送され、位相セレクタ828の入力に結合される。割り当
てられた転送位相に対応する位置クロックが、位相セレ
クタ828の出力に設けられ、デマルチプレクサ820と、ブ
ロック・デインタリーバ824と、アドレスおよびデータ
・デコーダ830,832のクロック入力にそれぞれ結合され
る。デマルチプレクサ820は、割り当てられた送信位相
に関連する二値ビットを選択するために用いられる。こ
れらの二値ビットは次にブロック・デインタリーバ824
の入力に結合され、それぞれ対応する位相クロックにお
いてデインタリーバ・アレイ内に同期される。デインタ
リーバ・アレイは、8x32のビット・アレイで、１つの送
信ブロックに相当する８個の挟み込まれたアドレス，制
御またはメッセージコード・ワードの挟み込みを解除す
る。挟み込みを解除されたアドレス・コード・ワード
は、アドレス相関装置830の入力に結合される。コント
ローラ816は、データ通信受信機に割り当てられたアド
レス・パターンを回復して、これらのパターンをアドレ
ス相関装置の第２入力に結合させる。挟み込みを解除さ
れたアドレス・コード・ワードのうちいずれかが、デー
タ通信受信機に割り当てられたアドレス・パターンのい
ずれかと、許容誤差範囲内で一致すると、そのアドレス
に関わるメッセージ情報がデータ・デコーダ832により
解読され、当業者には周知の方法でメッセージ・メモリ
850に記憶される。メッセージ情報が記憶されると、コ
ントローラ816によって知覚可能な警告信号が発生され
る。この知覚可能な警告信号は、好ましくは、可聴警告
信号であるが、触覚警告信号や視覚警告信号などの他の
知覚可能な警告信号を用いることもできる点を理解され
たい。可聴警告信号は、コントローラ816によって警告
駆動装置834に結合される。この駆動装置834はスピーカ
またはトランスデューサ836などの可聴警告装置を駆動
するために用いられる。使用者は、当技術では周知の方
法で使用者用入力制御部838を用いて警告信号の発生を
取り消すことができる。

データ通信受信機に関するアドレスが検出されると、
メッセージ情報がデータ・デコーダ832の入力に結合さ
れる。データ・デコーダ832は、符号化されたメッセー
ジ情報を記憶とその後の表示とに適した、好ましくはBC
DまたはASCIIフォーマットに解読する。記憶されたメッ
セージ情報は、使用者用入力制御部838を用いて使用者
が呼び出すことができる。この後、コントローラ816は
メモリからメッセージ情報を回復し、そのメッセージ情
報をディスプレイ駆動装置840に送って、LCDディスプレ
イなどのディスプレイ装置842上に表示する。

第15図は、本発明の好適な実施例によるデータ通信受
信機の動作を説明する流れ図である。ステップ1502で、
データ通信受信機がオンされると、ステップ1504でコン
トローラの動作が初期化される。電力が受信機部分に周
期的に送られて、割り当てられたRFチャンネル上にある
情報の受信が可能になる。所定の時間間隔内にそのチャ
ンネル上でデータが検出されない場合は、ステップ1508
でバッテリ・セーバ動作が再開される。ステップ1506で
チャンネル上にデータが検出されると、ステップ1510で
同期ワード相関装置がビット同期の検索を開始する。ス
テップ1510でビット同期が得られると、ステップ1512で
「Ａ」ワード相関が開始する。補完されない「Ａ」ワー
ドがステップ1514で検出されると、ステップ1516で、前
述のようにメッセージ転送速度が識別される。フレーム
同期が得られているので、ステップ1518で、フレーム識
別コード・ワードの開始までの時間（T1）が識別され
る。ステップ1514で非補完「Ａ」ワードが検出されず、
非補完「Ａ」ワードが送信中にバースト・エラーによっ
て破壊されたことが示されると、ステップ1520で、補完
された「Ａバー」が検出されているか否かの決定がなさ
れる。ステップ1512で「Ａバー」ワードが検出されず、
「Ａバー」ワードも送信中にバースト・エラーによって
破壊されたことが示されると、ステップ1508でバッテリ
・セーバ動作が再び開始される。ステップ1520で「Ａバ
ー」ワードが検出されると、ステップ1522で、前述のよ
うにメッセージ送信速度が識別される。また、フレーム
同期が得られているので、ステップ1524でフレーム識別
コード・ワードの開始までの時間（T2）が識別される。
ステップ1526で、適切な時期にフレーム識別ワードの解
読が行われる。ステップ1528で、検出されたフレームID
が、データ通信受信機に割り当てられたものでない場合
は、ステップ1508でバッテリ節約が再開され、次に割り
当てられたフレームが受信されるまでそのままの状態に
なる。ステップ1528で、解読されたフレームIDが割り当
てられたフレームIDに対応すると、ステップ1530でメッ
セージ受信速度が設定される。次に、ステップ1532で、
メッセージ送信速度でビット同期をしようとする試みが
なされる。ステップ1533でビット同期が得られると、ス
テップ1534で「Ｃ」ワード相関が開始する。ステップ15
36で、非補完「Ｃ」ワードが検出されると、フレーム同
期が得られ、ステップ1538でメッセージ情報の開始まで
の時間（T3）が識別される。

ステップ1536で、非補完「Ｃ」ワードが検出されず、
非補完「Ｃ」ワードが送信中にバースト・エラーにより
破壊された可能性のあることが示されると、ステップ15
40で補完「Ｃバー」が検出されたか否かの判定が行われ
る。ステップ1540で「Ｃバー」ワードが検出されておら
ず、「Ｃバー」ワードも送信中にバースト・エラーによ
り破壊されたことが示される場合には、ステップ1508で
バッテリ・セーバ動作が再び開始される。ステップ1540
で「Ｃバー」ワードが検出されると、フレーム同期が得
られ、メッセージ情報開始までの時間（T4）がステップ
1542で識別される。ステップ1544で、適切な時期にメッ
セージの解読が開始される。

まとめると、時間的に間隔をおいた複数の同期コード
・ワードを設けることによって、バースト・エラー破壊
を受けやすい同期情報との同期の信頼性が大きく向上す
る。所定の同期コード・ワードを第１同期コード・ワー
ドとして用いて、第１の所定の同期コード・ワードの補
数である第２の所定の同期コード・ワードを用いること
により、第１または第２の所定の同期コード・ワードに
おける正確なフレーム同期が可能になる。同期コード・
ワードを符号化することにより、送信データ速度などの
追加の情報を設けることができ、それによってメッセー
ジ情報をいくつかのデータ・ビット速度で送信すること
ができる。第２の符号化された同期・ワードの対を用い
ることにより、実際のメッセージ送信速度で「精密な」
フレーム同期が得られ、またこれも同期コード・ワード
が時間的に間隔をおいているために、バースト・エラー
破壊を受けやすい同期情報との異なるデータ・ビット速
度における同期の信頼性が大きく向上し、それによりデ
ータ通信受信機が受信機の使用者からメッセージを受信
し、使用者にメッセージを送る際の信頼性が改善され
る。

フロントページの続き (56)参考文献 特開 平１−302935（ＪＰ，Ａ) 特開 平２−71640（ＪＰ，Ａ) 特公 昭53−44084（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 7/08 H04B 7/26 H04J 3/06 H04L 27/22

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】バースト・エラー保護データ同期を行うデ
   ータ通信受信機であって： メッセージ情報に先行する同期データを受信および検出
   する受信機部分であって、前記同期データは所定の送信
   時間間隔によって時間的に隔てられている第１および第
   ２同期コード・ワードを含むところの受信機部分； 前記受信機部分に結合され、前記第１および第２同期コ
   ード・ワードとの相関計算を行い、第１同期・コード・
   ワードとの相関が得られたときに第１の符号化された相
   関検出信号を生成し、第２同期・コード・ワードとの相
   関が得られたときに第２の符号化された相関検出信号を
   生成するところの相関器； 生成された第１の符号化された相関検出信号に応答し
   て、前記メッセージ情報の開始を示すブロック開始信号
   を発生し、前記第１の符号化された相関検出信号が得ら
   れない場合に生成される第２の符号化された相関検出信
   号に応答して、前記メッセージ情報の開始を示すブロッ
   ク開始信号を発生する発生手段； 前記ブロック開始信号に応答し、検出された前記メッセ
   ージ情報を解読するためのメッセージ解読手段；および 前記メッセージ解読手段に結合され、前記メッセージ情
   報を表示する表示手段； によって構成されることを特徴とするデータ通信受信
   機。
2. 【請求項２】前記第２同期コード・ワードが前記第１同
   期コード・ワードとは異なることを特徴とする請求項１
   記載のデータ通信受信機。
3. 【請求項３】前記所定の送信時間間隔が、データ・チャ
   ンネル上で予測される前記バースト・エラーの期間に相
   当することを特徴とする請求項１記載のデータ通信受信
   機。
4. 【請求項４】前記ブロック開始信号が、メッセージ情報
   の解読が開始されるのと実質的に等しい時点を識別する
   ことを特徴とする請求項１記載のデータ通信受信機。
5. 【請求項５】前記メッセージ情報が同期データおよびメ
   ッセージ情報を含むフレームのシーケンス内で送信さ
   れ、前記同期データがフレーム番号を指定するフレーム
   情報をさらに含むデータ通信受信機であって： 前記受信機部分への電力の供給を制御するバッテリ節約
   手段； 前記データ通信受信機が割り当てられる所定のフレーム
   番号を格納するコード・メモリ手段；および 前記ブロック開始信号と前記検出されたフレーム番号と
   に応答して、検出されたフレーム番号が前記所定のフレ
   ーム番号に一致するときにフレーム解読信号を発生する
   フレーム・ワード・デコーダ手段； によってさらに構成され、前記バッテリ節約手段がフレ
   ーム解読信号に応答して、前記受信機部分に対する電力
   を維持して、前記割り当てられたフレームの間にメッセ
   ージ情報の受信を可能にする請求項１記載のデータ通信
   受信機。
6. 【請求項６】前記第１および第２の符号化されたコード
   ・ワードがメッセージ情報送信速度を指定する複数の同
   期コード・ワードから選択され、前記相関器が、前記予
   測されるメッセージ情報送信速度を示すデータ速度信号
   をさらに発生する請求項１記載のデータ通信受信機。
7. 【請求項７】さらに前記同期データが、前記第１および
   第２同期コード・ワードの送信に続いて送信される、第
   ２の所定の送信時間間隔によって時間的に隔てられた少
   なくとも第３および第４同期コード・ワードを含むとこ
   ろのデータ通信受信機であって： 前記データ速度信号に応答して、前記予測されるメッセ
   ージ情報送信速度で第３および第４同期コード・ワード
   を相関させ、それに応答して第３および第４の符号化さ
   れた相関検出信号を発生する第２手段によってさらに構
   成され、 前記発生手段が前記第３の符号化された相関検出信号に
   応答して、ブロック開始信号を発生し、第３の符号化さ
   れた相関検出信号がない場合には、前記第４の符号化さ
   れた相関検出信号に応答してブロック開始信号を発生
   し、前記メッセージ解読手段がブロック開始信号に応答
   して、検出されたメッセージ情報を解読し、前記表示手
   段が解読されたメッセージ情報を表示することを特徴と
   する請求項６記載のデータ通信受信機。
8. 【請求項８】前記ブロック開始信号が、メッセージ情報
   の解読が開始されるのと実質的に等しい時点を識別する
   ことを特徴とする請求項７記載のデータ通信受信機。
9. 【請求項９】送信手段とデータ通信受信機より成るバー
   スト・エラー保護データ同期を行うデータ通信システム
   であって、前記送信手段は、 データ通信受信機に関して指定されたメッセージ情報を
   受信する手段； 第１および第２同期コード・ワードを発生する手段；お
   よび 同期データを導出するために前記第１および第２同期コ
   ード・ワードの間に所定の時間間隔をおいてそれらをフ
   ォーマッティングする手段であって、前記同期データお
   よび前記メッセージ情報をフォーマッティングするフォ
   ーマッティング手段； を備え、前記データ通信受信機は、 送信されたメッセージ情報に先行する前記同期データを
   受信および検出する受信機部分であって、前記同期デー
   タは所定の時間間隔によって時間的に隔てられた第１お
   よび第２同期コード・ワードを含むところの受信機部
   分； 前記受信機部分に結合され、検出された前記第１および
   第２同期コード・ワードとの相関を計算し、第１同期・
   コード・ワードとの相関が得られたときに第１の符号化
   された相関検出信号を生成し、第２同期・コード・ワー
   ドとの相関が得られたときに第２の符号化された相関検
   出信号を生成する相関器； 生成された第１の符号化された相関検出信号に応答し
   て、前記メッセージ情報の開始を示すブロック開始信号
   を発生し、前記第１の符号化された相関検出信号が得ら
   れない場合に生成される第２の符号化された相関検出信
   号に応答して、前記メッセージ情報の開始を示すブロッ
   ク開始信号を発生する発生手段； 前記ブロック開始信号に応答し、検出された前記メッセ
   ージ情報を解読するためのメッセージ解読手段；および 前記メッセージ解読手段に結合され、メッセージ情報を
   表示する表示手段； を備えることを特徴とするデータ通信システム。
10. 【請求項１０】前記第２同期コード・ワードが前記第１
    同期コード・ワードとは異なることを特徴とする請求項
    ９記載のデータ通信システム。
11. 【請求項１１】前記所定の時間間隔が、前記データ・チ
    ャンネル上で予測されるバースト・エラーの期間に相当
    することを特徴とする請求項９記載のデータ通信システ
    ム。
12. 【請求項１２】前記ブロック開始信号が、メッセージ情
    報の解読が開始されるのと実質的に等しい時点を識別す
    ることを特徴とする請求項９記載のデータ通信システ
    ム。