JPH07508623A - バースト・エラー保護データ同期機能を有するデータ通信受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 バースト・エラー保護データ同期機能を有するデータ通信受信機 発明の分野 本発明は、一般にデータ通信受信機の分野に関し、さらに詳しくは、バースト・ エラー保護データ同期を行うデータ通信受信機に関する。

発明の背景 現在市場には多くのデータ通信装置が出回ってしする。このようなデータ通信装 置の一例が、英数字ベージング受信機などのデータ通信受信機である。このよう なベージング受信機は従来、ＰＯＣ５ＡＧ信号化プロトコルなどの周知のベージ ング信号化プロトコルを利用することによりデータ通信機能を提供してきた。Ｐ ＯＣ５ＡＧ信号化プロトコルは短いメツセージ・データの送信に関しては満足の 行くレベルの性能を発揮しているが、長いメツセージ・データの送信に関しては いくつかの問題点がある。このような問題点には、送信チャンネル上にバースト ・エラーカτあることによってメツセージの受信が早い時期にキャンセルされて 受信されたデータを破壊することや、バッテリ節約用のデユーティ・サイクルが 限られていることがあげられる。

長いメソセージを日常的に処理したい場合は、バッテリ節約デユーティ・サイク ル、すなわち受信機がオンになっている時間に対して受信機がオフになっている 時間の比を長くしてバッテリの動作寿命を長くすることが望ましい。しかし、バ ッテリ節約デユーティ・サイクルを長くすることにより受信機のバッテリ動作寿 命を長くすると、受信されたデータのバースト・エラーによる破壊という問題が あるために、データ受信機は満足の行く信号条件下におり１ても、送信されたメ ツセージ情報との同期をとることがより難しくなる。信号化プロトコル内部にバ ースト・エラー保護データ同期機能を有して、受信機のバッテリ動作寿命を改善 し、長いメツセージの送信能力を向上させるデータ通信受信機を提供することが 必要である。

発明の概要 本発明の一面により、バースト・エラーから保護されているデータ同期を行うデ ータ通信受信機は、所定の時間間隔によって分離された少なくとも第１および第 ２同期コード・ワードからなるデータ同期情報とメツセージ情報とを受信および 検出する受信機部分と、受信機部分に結合されて、検出された第１および第２コ ード・ワードを相関させ、それに応答して第１および第２の符号化された相関検 出信号を発生する相関装置とによって構成される。ブロック開始信号発生装置は 、第１の符号化された相関検出信号に応答して、第１ブロツク開始信号を発生し 、第１の符号化された相関検出信号がない場合には、第２の符号化された相関検 出信号に応答して、第２ブロツク開始信号を発生する。

メツセージ・デコーダは、第１および第２ブロツク開始信号に応答して、検出さ れたメツセージ情報を解読する。ディスプレイ装置がメツセージ・デコーダに結 合されて、解読されたメツセージ情報を表示する。

図面の簡単な説明 第１図は、本発明の好適な実施例によるデータ送信システムの電気ブロック図で ある。

第２図は、本発明の好適な実施例によりメツセージ情報を処理および送信する端 子の電気ブロック図である。

第３図ないし第５図は、本発明の好適な実施例により利用される信号化プロトコ ルの送信フォーマットを示すタイミング図である。

第６図および第７図は、本発明の好適な実施例により利用される同期信号を示す タイミング図である。

第８図は、本発明の好適な実施例によるデータ通信受信機の電気ブロック図であ る。

第９１Ａは、第８図のデータ通信受信機で利用される閾値レベル抽出回路の電気 ブロック図である。

第１０図は、第８図のデータ通信受信機で利用される４レベル・デコーダの電気 ブロック図である。

第１１図は、第８図のデータ通信受信機で利用される符号同期装置の電気ブロッ ク図である。

第１２図は、第８図のデータ通信受信機で利用される４レベルから二値への変換 器の電気ブロック図である。

第１３図は、第８図のデータ通信受信機で利用される同期相関装置の電気ブロッ ク図である。

第１４図は、第８図のデータ通信受信機で利用される位相タイミング発生装置の 電気ブロック図である。

第１５図は、本発明の好適な実施例による同期相関シーケンスを示す流れ図であ る。

発明の実施例 第１図は、本発明の好適な実施例による、ページング・システムなどのデータ送 信システム１００の電気ブロック図である。このようなデータ送信システム１０ ０においては、数値データの送信を行うシステムの場合などのように電話から、 あるいは英数字データ端子などのメツセージ入力装置から発されたメツセージは 、公衆交換電話網（ＰＳＴ　Ｎ　：　ｐｕｂｌｉｃ　５ｗ１ｔｃｈｅｄ　ｔｅｌ ｅｐｈｏｎｅ　ｎｅｔｗｏｒｋ）を通じて、ベージング端子１０２に送られ、端 子１０２が数値または英数字のメツセージ情報を処理して、システム内に設けら れた１台以上の送信機１０４により送信する。複数の送信機が利用されている場 合は、送信機群１０４は、メソセージ情報をデータ通信受信機群１０６に同時送 信することが好ましい。ベージング端子１０２による数値および英数字情報の処 理と、メツセージの送信に利用されるプロトコルについて下記に説明する。

第２図は、本発明の好適な実施例によりメツセージ情報の送信を処理および制御 するために利用されるベージング端子１０２の電気ブロック図である。タッチ・ トーン式電話を用いて簡単に入力することのできるトーンだけのメツセージや数 値メンセージなどの短いメツセージは、当技術では周知の方法で電話インターフ ェース２０２を通じてベージング端子１０２に結合される。データ入力装置の使 用を必要とする英数字メツセージなどのそれよりも長いメツセージは、任意の数 の周知のモデム送信プロトコルを用いるモデム２０６を通じて、ベージング端子 １０２に結合される。メツセージを送ろうとする呼が受信されると、コントロー ラ２０４がそのメツセージの処理を扱う。コントローラ２０４は、好ましくは、 モトローラ社製のＭＣ６８０００またはそれと同等のマイクロプロセッサであり 、このマイクロプロセッサが、発呼者に対してメンセージの入力をするように指 令する音声プロンプトなどの端子動作を制御するためのあらかじめプログラミン グされた種々のルーチンや、データ入力装置からのメツセージの受信を可能にす る初期接続プロトコルを実行する。呼が受信されると、コントローラ２０４は加 入者データベース２０８に記憶された情報を参照して、受信されているメンセー ジをどのように処理するかを決定する。加入者データベース２０８には、データ 通信受信機に割り当てられたアドレスなどの情報、そのアドレスに関するメソセ ージ・タイプ、そのデータ通信受信機の状況に関する情報、たとえばアクティブ であるとか料金支払いがなされていないために非アクティブであるとかの情報な どが含まれる。コントローラ２０４に結合して、加入者データベース２０８に記 憶されている情報の入力。

更新および削除や、システムＱｌ能の監視や、料金情報などの情報を得るために 用いられるデータ入力端子２４０が設けられる。

加入者データベース２０８には、このデータ通信受信機がどの送信フレームとど の送信位相に割り当てられているかなどの情報も含まれている。これについては 、下記により詳細に説明する。受信されたメンセージは、データ通信受信機に割 り当てられた送信位相に従って待行列内にメツセージを記憶するアクティブ・ペ ージ・ファイル２１０に記憶される。本発明の好適な実施例においては、アクテ ィブ・ページ・ファイル２１０内には４つの位相待行列が設けられる。アクティ ブ・ページ・ファイル２１０は、好ましくは、デュアル・ボート先入れ先出しラ ンダム・アクセス・メモリであるが、ハード・ディスク・ドライブなどのその他 のランダム・アクセス・メモリ装置も同様に利用することができることを理解さ れたい。位相待行列のそれぞれに記憶されたメソセージ情報は、リアル・タイム ・クロック２１４やその他の適切なタイミング源により設けられるものなどのタ イミング情報を用いるコントローラ２０４の制御下で、定期的にアクティブ・ペ ージ・ファイル２１０から回復される。各位相待行列がら回復されたメツセージ 情報は、フレーム番号により分類され、次にアドレス。

メソセージ情報および送信に必要なその他の情報により並べられ、フレーム・パ ッチング・コントローラ２１２にょリメソセージのサイズに基づいてフレームに まとめられる（バッチ化される）。各位相待行列毎にバッチ化されたフレーム情 報は、フレーム・メツセージ・バッファ２１６に結合され、さらに処理および送 信されるまでの間、このバッファが一時的にこの情報を記憶する。フレームは数 字の順序にバッチ化されるので、現在のフレームが送信されている間は、次に送 信されるフレームがフレーム・メツセージ・バッファ２１６内にあり、その次の フレームが検索されてバッチ化される。適切な時期に、フレーム・メツセージ・ バッファ２１６に記憶されているバッチ化フレーム情報がフレーム・エンコーダ ２１８に転送され、ここでも位相待行列の関係が保たれる。フレーム・エンコー ダ２１８は、アドレスおよびメンセージ情報を送信に必要なアドレスおよびメソ セージ・コード・ワードに符号化する。これについては下記に説明する。符号化 されたアドレスおよびメンセージ・コード・ワードは、ブロックに並べられ、次 にブロック・インタリーバ２２０に結合される。ブロック・インタリーバ２２０ は、当技術では周知の方法で、好ましくは一度に８伺のコード・ワードを挟み込 んで送信する。

各ブロック・インタリーバ２２０から挾み込まれたコード・ワードは、次に位相 マルチプレクサ２２１にシリアルに転送され、位相マルチプレクサ２２１は１ビ ツト上のメソセージ情報をビット毎に、送信位相によるシリアル・データ・スト リームに多重化する。コントローラ２０４は次に、フレーム同期発生装置２２２ を動作可能にする。フレーム同期発生装置２２２は、各フレーム送信の開始時に 送信される同期コードを発生する。同期コードは、シリアル・データ・スプライ サ２２４により、コントローラ２０４の制御下でアドレスおよびメソセージ情報 と多重化されて、そこから、送信のために適切にフォーマット化されたメツセー ジ・ストリームを発生する。このメツセージ・ストリームは次に、送信機コント ローラ２２６に結合される。送信機コントローラ２２６はコントローラ２０４の 制御下で、配線チャンネル２２８上でメソセージ・ストリームを送信する。配線 チャンネル２２８は、有線、ＲＦまたはマイクロ波配線チャンネル、衛星配線リ ンクなどの任意の数の周知の種類の配線チャンネルでよい。配分されたメツセー ジ・ストリームは、通信システムの規模によって、１ケ所またはそれ以上の送信 機局１０４に転送される。メツセージ・ストリームはまず、デュアル・ボート・ バッファ２３０に転送され、バッファ２３０は送信に先立ち、このメツセージ・ ストリームを一時的に記憶する。タイミングおよび制御回路２３２が決定する適 当な時期に、メツセージ・ストリームはデュアル・ポート・バッファ２３０から 回復されて、好ましくは４レベルのＦＳＫ変調器２３４に結合される。変調され たメツセージ・ストリームは次に、送信機２３６に結合されてアンテナ２３８を 介して送信される。

第３図、第４図および第５図は、本発明の好適な実施例により利用される信号化 プロトコルの送信フォーマットを示すタイミング図である。第３図に示されるよ うに、信号化プロトコルによって、フレームＯからフレーム１２７までラベルが つけられた１２８個のフレームのうちの１つ以上のフレームに割り当てられたペ ージャなどのデータ通信受信機に対するメツセージ送信が可能になる。信号化プ ロトコル内に設けられるフレームの実際の数は、上記の数字より大きくても小さ くても構わないことを理解されたい。

利用されるフレーム数が大きければ大きいほど、システム内で動作するデータ通 信受信機に与えられるバッテリ寿命は長くなる。利用されるフレーム数が小さけ れば小さいほど、メツセージが待行列に入れられて特定のフレームに割り当てら れたデータ通信受信機に配布される頻度は大きくなり、それによって待ち時間す なわちメツセージの配布に要する時間が短くなる。

第４図に示されるように、フレームは同期コード（ｓｙｎｃ）と、その後に続く ブロックＯからブロック１０と記された好ましくは１１個のブロックのメツセー ジ情報とによって構成される。第５図に示されるように、各ブロックのメツセー ジ情報は、好ましくは、各位相に関してワードＯからワード７と記された８個の アドレス、制御またはデータ・コード・ワードによって構成される。その結果、 フレーム内の各位相は、最大８８個のアドレス、制御およびデータ・コード・ワ ードを送信することができる。アドレス、制御およびデータ・コード・ワードは 、好ましくは、３１，２１　ＢＣＨコード・ワードで、コード・ワードの組に距 離の追加ビットを与える３２秒偶数パリティ・ビットをさらに持っている。２３ ．１２Ｇｏｌａｙコード・ワードなどの他のコード・ワードも同様に利用するこ とができることを理解されたい。第１コード・ワード・ビットを利用して、コー ド・ワード・タイプをアドレスまたはデータとして定義するアドレスおよびデー タ・コード・ワードを設ける周知のＰＯＣ５ＡＧ信号化プロトコルとは異なり、 本発明の好適な実施例により利用される信号化プロトコルではアドレスおよびデ ータ・コード・ワードについてこのような区別は行われない。むしろ、アドレス およびデータ・コード・ワードは、個々のフレーム内での位置によって定義され る。

第６図および第７図は、本発明の好適な実施例により利用される同期コードを示 すタイミング図である。特に第６図に示されるように、同期コードは、好ましく は３つの部分、すなわち第１同期コード（ｓｙｎｃ　ｌ）　、第１情報コード・ ワード（ｆｒａｍｅ　１ｎｆｏ）および第２同期コード（ｓｙｎｃ　２）によっ て構成される。第７図に示されるように、第１同期コードは、ビット同期１．Ｂ ＳＩと記され、ｌ、Ｏビットパターンを交替してビット同期を行う第１および第 ３部分と、ｒＡＪとその補数である「Ａバー（反転Ａ）Ｊと記されフレーム同期 を行う第２および第４部分とによって構成される。第２および第４部分は、好ま しくは、単独の３２゜２１　ＢＣＨコードで、高いコード・ワード相関信頼性を もたせるようにあらかじめ定義され、アドレスとメツセージが送信されるデータ ・ビット速度を示すためにも用いられる。以下の表は、信号化プロトコルと共に 用いられるデータ・ビット速度を定義する。

旦！　ｕ １６００ｂｐｓ　ＡｌおよびＡＩバー ３２００ｂｐｓ　Ａ２およびＡ２パー ６４００ｂｐｓ　Ａ３およびＡ３バ一 定義せず　Ａ４およびＡ４バー 上記の表に示されるように、３種類のデータ・ビット速度がアドレスおよびメツ セージ送信についてあらかじめ定義されているが、システムの要件によって、こ れより多くのデータ・ビット速度または少ないデータ・ビット速度を定義するこ ともできる点を理解されたい。第４のｒＡＪ値も将来的な使用のために定義され ている。

フレーム情報コード・ワードは、好ましくは単独の３２゜２１ＢＣＨコード・ワ ードで、データ部分の中に、フレーム番号を識別するために確保されている所定 の数のビット、たとえばフレーム番号Ｏからフレーム番号１２７まで定義するた めに符号化されている７ビツトなどを有している。

第２同期コードの構造は、上記の第１同期コードと同様のものであることが好ま しい。しかし、たとえば１６００ｂｐｓ　（毎秒のビット数）などの固定された データ符号速度で送信されることが好ましい第１同期コードとは異なり、第２同 期コードは、アドレスおよびメソセージが任意のフレーム内で送信されるデータ 符号速度で送信される。その結果、第２同期コードによって、データ通信受信機 は、フレーム送信データ・ビット速度におけるビットとフレームとの「精密な」 同期を得ることができる。

まとめると、本発明の好適な実施例により利用される信号化プロトコルは、１２ ８個のフレームによって構成され、これには所定の同期コードと、その後に続く １１個のデータ・ブロックとを有し、この１１個のブロックは各位相毎に８個の アドレス、制御またはメツセージ・コード・ワードで構成される。同期コードに より、データ送信速度の識別が可能になり、データ通信受信機による、種々の送 信速度で送信されるデータ・コード・ワードとの同期が確保される。

第８図は、本発明の好適な実施例によるデータ通信受信機１０６の電気ブロック 図である。このデータ通信受信機１０６の中心は、コントローラ８１６であり、 これはモトローラ社製のＭＣ６８ＨＣＯ５ＨＣＩ　＋マイクロプロセッサを用い て実現されることが好ましい。マイクロプロセッサ・コントローラー−以下コン トローラ８１６と呼ぶｍ−は、第８図に示されるように複数の周辺回路からの入 力を受信して処理し、ソフトウェア・サブルーチンを用いて周辺回路の動作と相 互作用とを制御する。処理および制御機能のためにマイクロプロセッサ・コント ローラを用いることは、当業者には周知のことである。

データ通信受信機１０６は、アドレス、制御およびメツセージ情報−一以下「デ ータ」と呼ぶｍ−を受信することができる。データは、好ましくは２レベルまた は４レベルの周波数変調技術を用いて変調される。送信されたデータはアンテナ ８０２によって捕捉され、受信機部分８０４の入力に結合される。受信機部分８ ０４は、当技術では周知の方法で受信したデータを処理して、その出力にアナロ グの４レベル被回復データ信号−−以下被回復データ信号と呼ぶｍ−を設ける。

被回復データ信号は、閾値レベル抽出回路８０８の１つの入力と、４レベル・デ コーダ８１０の入力とに結合される。閾値レベル抽出回路８０８は、第９図を参 照するとよくわかるが、図示されるように被回復データ信号を入力として有する ２つの同期指定（クロック）されたレベル検出器回路９０２，９０４によって構 成される。レベル検出器９０２は、ピーク信号振幅値を検出して、検出したピー ク信号振幅値に比例する高ビーク閾値信号を設け、レベル検出器９０４は、往信 号振幅値を検出して、被回復データ信号の検出した往信号振幅値に比例する谷間 値信号を設ける。レベル検出器９０２，９０４の信号出力は、それぞれ抵抗９０ ６，９１２の端子に結合される。対向する抵抗端子９０６，９１２は、それぞれ 高閾値出力信号（Ｈｉ）、低閾値出力信号（ＬＯ）を設ける。対向する抵抗端子 ９０６，９１２はそれぞれ、抵抗９０８．９１０の端子にも結合される。対向す る抵抗９０８，９１０端子は、共に結合されて、被回復データ信号の平均値に比 例する平均閾値出力信号（Ａｖｇ）を設ける抵抗分割器を形成する。抵抗９０６ ，９１２は好ましくはＩＲの抵抗値を有し、抵抗９０８，９１０は好ましくは２ Ｒの抵抗値を有して、１７％、５０９６．８３％の閾値出力信号値を実現し、こ れらが４レベルのデータ信号の解読を可能にするために利用される。これについ て下記に説明する。

データ通信受信機が最初にオンされたときなど、電力が受信機部分に初めて印加 されると、クロック速度セレクタ９１４が制御入力（中心サンプル）を通じてプ リセットされて、１２８Ｘクロツク、すなわち最も遅いデータ・ビット速度−一 上記では１６００ｂｐｓ−−の１２８倍に等しい周波数を有するクロックが選択 される。１２８Ｘクロツクは、第８図に示されるような１２８Ｘクロツク発生装 置８４４により発生される。このクロック発生装置８４４は、好ましくは、２０ ４．８ＫＨｚ　（キロヘルツ）で動作する水晶制御発振器である。１２８Ｘクロ ツク発生装置８４４の出力は、分周器８４６の入力に結合し、分周器８４６は出 力周波数を２で分割して、１０２．４ＫＨｚで６４Ｘクロンクを発生する。第９ 図に戻るが、１２８Ｘクロツクにより、レベル検出器９０２，９０４は非常に短 い時間の間に、ピークと谷の信号振幅値を非同期的に検出し、それにより変調解 読に必要な低閾値（Ｌｏ）、平均閾値（Ａｖｇ）および高閾値（Ｈｉ）出力信号 値を発生する。下記に説明するように同期信号により符号の同期が行われると、 コントローラ８１６は第２制御信号（中心サンプル）を発生して、第８図に示さ れるような符号同期装置８１２により発生されるＩＸ符号クロックを選択するこ とができる。

第８図に戻るが、４レベル・デコーダ８１０の動作は、第１０図を参照するとよ くわかる。図示されるように、４レベル・デコーダ８１０は、３台の電圧比較器 １０１０゜１０２０．１０３０と符号デコーダ１０４０とによって構成される。

被回復データ信号は、３台の比較器１０１０゜１０２０．１０３０の入力に結合 する。高閾値出力信号（Ｈｉ）は比較器１０１０の第２人力に結合し、平均閾値 出力信号（Ａｖｇ）は比較器１０２０の第２人力に結合し、低閾値出力信号（Ｌ ｏ）は比較器１０３０の第２人力に結合する。３台の比較器１０１０，１０２０ ．１０３０の出力は、符号デコーダ１０４０の入力に結合する。符号デコーダ１ ０４０は以下の表に従って入力を解読する。

閾値　出力 Ｈｉ　Ａｖｇ　Ｌｏ　ＭＳＢＬＳＢ ＲＣ＜ＲＣ，＜ＲＣ＜　０　０ ＲＣ，＜ＲＣ＜ＲＣ＞　ＯＩ ＲＣ，＜　ＲＣ，＞　ＲＣ，＞　Ｉ　ＩＲＣ，＞ＲＣ＞ＲＣ，＞　Ｉ　Ｏ 上記の表に示されるように、被回復データ信号（ＲＣ，、）が３つの閾値の全部 よりも低いときには、発生される符号は００　（ＭＳＢ＝Ｏ，ＬＳＢ＝Ｏ）であ る。また、３つの閾値のそれぞれより高いときには、上記の表に示されるように 異なる符号が発生される。

４レベル・デコーダ８１０からのＭＳＢ出力は、符号同期装置８１２の入力に結 合されて、４レベル被回復データ信号内にゼロ交差を検出することにより発生さ れる被回復データ入力を設ける。被回復データ入力が正の値であるということは 、アナログ４レベル被回復データ信号が平均閾値出力信号より上に２つの正の偏 差を持つことを示し、負のレベルであると、アナログ４レベル被回復データ信号 が平均閾値出力信号より下に２つの負の偏差を持つことを示す。

符号同期装置８１２の動作は、第１１図を参照するとよくわかる。分周器８４６ により発生される１０２．４ＫＨ２の６４Ｘクロツクは、３２Ｘ速度セレクタ１ １２０の入力に結合される。３２Ｘ速度セレクタ１１２ｏは、好ましくは、１ま たは２による選択的除算を行う分割器であり、符号伝送速度の３２倍であるサン プルクロックを発生する。

制御信号（１６００／３２００）が３２Ｘ速度セレクタ１１２０の第２人力に結 合されて、毎秒１６００符号および３２００符号の符号伝送速度についてサンプ ル・クロック速度を選択するために用いられる。選択されたサンプル・クロック は、１符号につき３２個のサンプルという速度で被回復データ信号（ＭＳＢ）を サンプリングする３２Ｘデータ・オーバーサンプラ１１１０の入力に結合される 。符号サンプルは、符号のエツジが検出されると出力パルスを発生するデータ・ エツジ検出器１１３０の入力に結合される。サンプル・クロックはまた、１６／ ３２分割回路１１４０の入力にも結合されるが、この回路１１４０は被回復デー タ信号に同期してＩＸおよび２Ｘ符号クロックを発生するために利用される。１ ６／３２分割回路１１４ｏは、好ましくはアップ／ダウン・カウンタである。デ ータ・エツジ検出器１１３０が符号のエツジを検出すると、パルスが発生され、 このパルスは１．６／３２分割回路１１４０の現在の計数値でＡＮＤゲート１１ ５０によりゲート処理される。同時に、これも１６／３２分割回路１１４００Å 力に結合されたデータ・エツジ検出器１１３０によりパルスが発生する。ＡＮＤ ゲート１１５０の入力に結合されたパルスが、１６／３２分割回路１１４０によ る３２の計数発生前に到達すると、ＡＮＤゲー１−１１５０が発生した出力によ って、１６／３２分割回路１１４０の計数値は、データ・エツジ検出器１１３０ から１６／３２分割回路１１４０の入力に結合されたパルスに応答して１つ進み 、ＡＮＤゲー）１１５０の入力に結合されたパルスが、１６／３２分割回路１１ ４０による３２の計数値の発生後に到達した場合は、Ａ　Ｎ　Ｄゲート１１５０ が発生した出力によって、１６／３２分割回路１１４０の計数値は、データ・エ ツジ検出器１１３０から１６／３２分割回路１１４０の入力に結合されたパルス に応答してｌだけ後退し、それによってＩＸおよび２Ｘ符号クロックと被回復デ ータ信号との同期が可能になる。発生される符号クロック速度は、下記の表でよ くわかる。

入力　制御入力　速度　速度　２Ｘ符号　ＩＸ符号クロック　（Ｓ　Ｐ　Ｓ）　 セレクタセレクタクロック　クロック和文・　値　比　出　ＢＰＳ　ＢＰＳ ６４Ｘ　＋６００　ｂｙ２　３２Ｘ　３２００　１６００６４Ｘ　３２００　ｂ ｙ＋　６４Ｘ　６４００　３２００上記の表かられかるように、ＩＸおよび２Ｘ 符号クロックは、毎秒１６００，３２００，６４００ビツトで発生され、被回復 データ信号と同期される。

４レベルから二値への変換器８１４は、第１２図を参照するとよくわかる。ｌＸ Ｘ符号クロック、クロック速度セレクタ１２１Ｏの第１クロツク入力に結合され ている。２Ｘ符号クロックも、クロック速度セレクタ１２１０の第２クロツク入 力に結合している。符号出力信号（ＭＳＢ、ＬＳＢ）は、入力データセレクタ１ ２３０の入力に結合されている。セレクタ信号（２Ｌ／４　Ｌ）は、クロック速 度セレクタ１２１０のセレクタ入力と、入力データ・セレクタ１２３０のセレク タ入力とに結合され、２レベルのＦＳＸデータまたは４レベルのＦＳＫデータと して、符号出力信号の変換を制御する。２レベルＦＳＫデータ変換（２Ｌ）が選 択されると、ＭＳＢ出力だけが選択され、これがパラレル−シリアル変換器１２ ２０の入力に結合される。クロック速度セレクタ１２１ＯによりＩＸクロック入 力が選択されて、この結果、ｌピットの二値データ・ストリームがパラレル−シ リアル変換器１２２０の出力に発生する。４レベルＦＳＫデータ変換（４Ｌ）が 選択されると、ＬＳＢ。

ＭＳＢ出力が両方とも選択されて、これらはパラレル−シリアル変換器１２２０ の入力に結合される。クロック速度セレクタ１２１０によって２Ｘクロツク入力 が選択され、この結果、シリアルの２ビツトニ値データ・ストリームが、２Ｘの 符号速度で発生され、これはパラレル−シリアル変換器１２２０の出力に設けら れる。

第８図に戻るが、４レベルから二値への変換器８１４により発生されるシリアル 二値データ・ストリームは、同期ワード相関装置８１８とデマルチプレクサ８２ ０との入力に結合される。同期ワード相関装置は、第１３図を見るとよくわかる 。所定のｒＡＪワード同期パターンがコード・メモリ８２２からコントローラ８ １６によって回復され、ｒＡＪワード相関装置１３１０に結合される。受信され た同期パターンが許容誤差範囲内で所定のｒＡＪワード同期パターンの１つに一 致すると、ｒＡＪまたは「Ａバー」出力が生成されて、コントローラ８１６に結 合される。相関関係をもつ特定のｒＡＪまたは「Ａバー」ワード同期パターンは 、フレームＩＤワードの開始にフレームを同期させ、さらに前述のように、後に 続くメツセージのデータ・ビット速度を定義する。

シリアル二値データ・ストリームもまた、フレーム・ワード・デコーダ１３２０ の入力に結合され、このデコーダ１３２０は、フレーム・ワードを解読して、コ ントローラ８１６が現在受信しているフレーム番号を指示する。受信機が初回に オンになったときなどの、同期獲得中には、電力は第８図に示されるバッテリ・ セーパ回路８４８により受信機部分に供給される。この電力によって前述のよう にｒＡＪ同期ワードの受信が可能になり、供給が続けられて、同期コードの残り の部分の処理が可能になる。コントローラ８１６は、現在受信されているフレー ム番号を、コード・メモリ８２２に記憶されている割り当てられたフレーム番号 のリストと比較する。現在受信されているフレーム番号が割り当てられたフレー ム番号と異なっている場合は、コントローラ８１６はバッテリ節約信号を発生す る。これがバッテリ・セーバ回路８４８の入力に結合されて、受信機部分への電 力供給を中断させる。次のフレームが受信機に割り当てられて、コントローラ８ １６によりバッテリ・セーバ信号が発生され、これがバッテリ節約回路８４８に 結合されて受信機部分への電力の供給を可能にして、割り当てられたフレームの 受信を可能にするまで、電力の供給は中断されたままになる。

第１３図に示される同期相関装置の動作に戻ると、所定の「Ｃ」ワード同期パタ ーンがコード・メモリ８２２からコントローラ８１６によって回復され、ｒＣＪ ワード相関装置１３３０に結合される。受信された同期パターンが、許容誤差範 囲内で所定の「Ｃ」ワード同期パターンと一致すると、「Ｃ」または「Ｃバー」 出力が生成され、コントローラ８１６に結合される。相関関係を持つこの特定の 「Ｃ」または「Ｃバー」同期ワードは、フ・レームのデータ部分の開始と「精密 な」フレーム同期を行う。

第８図に戻るが、実際のデータ部分の開始は、コントローラ８１６がブロック開 始信号（Ｂ　ｌ　ｋ開始）を発生することで設定され、この開始信号がワード・ ディンタリーバ８２４とデータ回復タイミング回路８２６との入力に結合される 。データ回復タイミング回路８２６は、第１４図を見るとよくわかる。制御信号 （２Ｌ／４　Ｌ）は、ＩＸまたは２Ｘの符号クロック入力を選択するクロック速 度セレクタ１４１０の入力に結合される。選択された符号クロックは、位相発生 装置１４３０の入力に結合される。位相発生装置１４３０は好ましくは、同期指 定されているリング・カウンタであり、４つの位相出力信号（φ１〜φ４）を発 生するように同期される。ブロック開始信号も位相発生装置１４３０の入力に結 合され、メソセージ情報の実際の解読が始まるまで所定の位相にリング・カウン タな保持するために用いられる。ブロック開始信号が位相発生装置１４３０を解 放すると、位相発生装置１４３０は着信するメツセージ符号と同期された位相信 号の発生を始める。

第８図に戻るが、同期された位相信号出力は、位相セレクタ８２８の入力に結合 される。動作中に、コントローラ８１６はコード・メモリ８２２からデータ通信 受信機が割り当てられている送信位相番号を回復する。この位相番号は、コント ローラ８１６の位相選択出力（０φ選択）に転送され、位相セレクタ８２８の入 力に結合される。割り当てられた転送位相に対応する位相クロックが、位相セレ クタ　−８２８の出力に設けられ、デマルチプレクサ８２０と、ブロック・ディ ンタリーバ８２４と、アドレスおよびデータ・デコーダ８３０，８３２のクロッ ク入力にそれぞれ結合される。デマルチプレクサ８２０は、割り当てられた送信 位相に関連する二値ビットを選択するために用いられる。これらの二値ビットは 次にブロック・ディンタリーバ８２４の入力に結合され、それぞれ対応する位相 クロックにおいてディンタリーバ・アレイ内に同期される。ディンタリーバ・ア レイは％８Ｘ３２のビット・アレイで、１つの送信ブロックに相当する８９Ａの 挟み込まれたアドレス、制御またはメツセージコード・ワードの挾み込みを解除 する。挾み込みを解除されたアドレス・コード・ワードは、アドレス相関装置８ ３０の入力に結合される。コントローラ８１６は、データ通信受信機に割り当て られたアドレス・パターンを回復して、これらのパターンをアドレス相関装置の 第２人力に結合させる。挾み込みを解除されたアドレス・コード・ワードのうち いずれかが、データ通信受信機に割り当てられたアドレス・パターンのいずれか と、許容誤差範囲内で一致すると、そのアドレスに関わるメツセージ情報がデー タ・デコーダ８３２により解読され、当業者には周知の方法でメツセージ・メモ リ８５０に記憶される。メツセージ情報が記憶されると、コントローラ８１６に よって知覚可能な警告信号が発生される。この知覚可能な警告信号は、好ましく は、可聴警告信号であるが、触覚警告信号や視覚警告信号などの他の知覚可能な 警告信号を用いることもできる点を理解されたい。可聴警告信号は、コントロー ラ８１６によって警告駆動装置８３４に結合される。

この駆動装置８３４はスピーカまたはトランスデユーサ８３６などの可聴警告装 置を駆動するために用いられる。使用者は、当技術では周知の方法で使用者用入 力制御部８３８を用いて警告信号の発生を取り消すことができる。

データ通信受信機に関するアドレスが検出されると、メツセージ情報がデータ・ デコーダ８３２の入力に結合される。データ・デコーダ８３２は、符号化された メツセージ情報を記憶とその後の表示とに適した、好ましくはＢＣＤまたはＡＳ ＣＩＩフォーマントに解読する。記憶されたメツセージ情報は、使用者用入力制 御部８３８を用いて使用者が呼び出すことができる。この後、コントローラ８１ ６はメモリからメツセージ情報を回復し、そのメツセージ情報をディスプレイ駆 動装置８４０に送って、ＬＣＤディスプレイなどのディスプレイ装置８４２上に 表示する。

第１５図は、本発明の好適な実施例によるデータ通信受信機の動作を説明する流 れ図である。ステップ１５０２で、データ通信受信機がオンされると、ステップ １５０４でコントローラの動作が初期化される。電力が受信機部分に周期的に送 られて、割り当てられたＲＦチャンネル上にある情報の受信が可能になる。所定 の時間間隔内にそのチャンネル上でデータが検出されない場合は、ステップ１５ ｏ８でバッテリ・セーバ動作が再開される。ステップ１５０６でチャンネル上に データが検出されると、ステップ１５１０で同期ワード相関装置がビット同期の 検索を開始する。

ステップ１５１０でビット同期が得られると、ステップ１５１２でｒＡＪワード 相関が開始する。補完されないｒＡＪワードがステップ１５１４で検出されると 、ステップ１５１６で、前述のようにメソセージ転送速度が識別される。

フレーム同期が得られているので、ステップ１５１８で、フレーム識別コード・ ワードの開始までの時間（ＴＩ）が識別される。ステップ１５１４で非補完ｒＡ Ｊワードが検出されず、非補完ｒＡＪワードが送信中にバースト・エラーによっ て破壊されたことが示されると、ステップ１５２０で、補完された「Ａバー」が 検出されているか否かの決定がなされる。ステップ１５１２で「Ａバー」ワード が検出されず、「Ａバー」ワードも送信中にバースト・エラーによって破壊され たことが示されると、ステップ１５ｏ８でバッテリ・セーバ動作が再び開始され る。ステップ１５２０でＦＡバー」ワードが検出されると、ステップ１５２２で 、前述のようにメソセージ送信速度が識別される。また、フレーム同期が得られ ているので、ステップ１５２４でフレーム識別コード・ワードの開始までの時間 （Ｔ２）が識別される。ステップ１５２６で、適切な時期にフレーム識別ワード の解読が行われる。ステップ１５２８で、検出されたフレームＩＤが、データ通 信受信機に割り当てられたものでない場合は、ステップ１５０８でバッテリ節約 が再開され、次に割り当てられたフレームが受信されるまでそのままの状態にな る。ステップ１５２８で、解読されたフレームＩＤが割り当てられたフレームＩ Ｄに対応すると、ステップ１５３０でメツセージ受信速度が設定される。次に、 ステップ１５３２で、メツセージ送信速度でビット同期をしようとする試みがな される。ステップ１５３３でピント同期が得られると、ステップ１５３４でｒＣ Ｊワード相関が開始する。ステップ１５３６で、非補完ｒＣＪワードが検出され ると、フレーム同期が得られ、ステップ１５３８でメツセージ情報の開始までの 時間（Ｔ３）が識。

別される。

ステップ１５３６で、非補完「Ｃ」ワードが検出されず、非補完「Ｃ」ワードが 送信中にバースト・エラーにより破壊された可能性のあることが示されると、ス テップ１５４０で補完「Ｃバー」が検出されたか否かの判定が行われる。

ステップ１５４０で「Ｃバー」ワードが検出されておらず、「Ｃバー」ワードも 送信中にバースト・エラーにより破壊されたことが示される場合には、ステップ １５０８でバッテリ・セーバ動作が再び開始される。ステップ１５４０で「Ｃバ ー」ワードが検出されると、フレーム同期が得られ、メソセージ情報開始までの 時間（Ｔ４）がステップ１５４２で識別される。ステップ１５４４で、適切な時 期にメツセージの解読が開始される。

まとめると、時間的に間隔をおいた複数の同期コード・ワードを設けることによ って、バースト・エラー破壊を受けやすい同期情報との同期の信頼性が大きく向 上する。所定の同期コード・ワードを第１同期コード・ワードとして用いて、第 １の所定の同期コード・ワードの補数である第２の所定の同期コード・ワードを 用いることにより、第１または第２の所定の同期コード・ワードにおける正確な フレーム同期が可能になる。同期コード・ワードを符号化することにより、送信 データ速度などの追加の情報を設けることができ、それによってメツセージ情報 をいくつかのデータ・ビット速度で送信することができる。第２の符号化された 同期・ワードの対を用いることにより、実際のメツセージ送信速度で「精密な」 フレーム同期が得られ、またこれも同期コード・ワードが時間的に間隔をおいて いるために、バースト・エラー破壊を受けやすい同期情報との異なるデータ・ビ ット速度における同期の信頼性が大きく向上し、それによりデータ通信受信機が 受信機の使用者からメツセージを受信し、使用者にメツセージを送る際の信頼性 が改善される。

６４Ｘクロツク　［３ＷＣｍ弓　η１ 第１１図 第１２図 第１４図 フロントページの続き （５１）　Ｉｎｔ、　Ｃ１，’　識別記号　庁内整理番号ＨＯ４Ｌ　２７／２２ ７６０５−５Ｋ Ｉ ＨＯ４Ｂ　７／２６　Ｎ

Claims (12)

【特許請求の範囲】
1. １．パースト・エラー保護データ同期を行うデータ通信受信機であって： 同期データおよびメッセージ情報を受信および検出し、所定の送信時間間隔で隔 てられている少なくとも第１および第２同期コード・ワードをウィラードする受 信機部分；前記受信機部分に結合され、検出された第１および第２同期コード・ ワードを相関させて、それに応答して第１および第２の符号化された相関検出信 号を発生する手段；第１の符号化された相関検出信号に応答して第１ブロック開 始信号を発生する発生手段であって、第１の符号化された相関検出信号がない場 合に、第２の符号化された相関検出信号に応答して第２ブロック開始信号を発生 する発生手段； 第１および第２ブロック開始信号に応答して、検出されたメッヤージ情報を解読 するメッセージ解読手段；および前記メッセージ解読手段に結合され、解読され たメッセージ情報を表示する表示手段； によって構成されることを特徴とするデータ通信受信機。
2. ２．第２同期コード・ワードが第１同期コード・ワードとは異なる請求項１記載 のデータ通信受信機。
3. ３．所定の時間間隔が、データ・チャンネル上に予測されるパースト・エラーの 期間に実質的に相当する請求項１記載のデータ通信受信機。
4. ４．第１および第２ブロック開始信号が、メッセージ情報の解読が開始されるの と実質的に等しい時点を識別する請求項１記載のデータ通信受信機。
5. ５．メッセージ情報が同期データおよびメッセージ情報を含むフレームのシーケ ンス内で送信され、同期データがフレーム番号を指定するフレーム情報をさらに 含むデータ通信受信機であって： 前記受信機部分への電力の供給を制御するパッテリ節約手段； チータ通信受信機が割り当てられる所定のフレーム番号を記憶するコード・メモ リ手段；および第１および第２ブロック開始信号と検出されたフレーム番号とに 応答して、検出されたフレーム番号が所定のフレーム番号に一致するときにフレ ーム解読信号を発生するフレーム・ワード・デコーダ手段； によってさらに構成され、前記パッテリ節約手段がフレーム解読信号に応答して 、前記受信機部分に対する電力を維持して、割り当てられたフレームの間にメッ セージ情報の受信を可能にする請求項１記載のデータ通信受信機。
6. ６．第１および第２の符号化されたコード・ワードがメッセージ情報送信速度を 指定する複数の同期コード・ワードから選択され、前記相関手段が、予測される メッセージ情報送信速度を示すデータ速度信号をさらに発生する請求項１記載の データ通信受信機。
7. ７．データ同期情報が第２の所定の送信時間間隔によって隔てられて、第１およ び第２同期コード・ワードの送信に続いて送信される第３および第４周期コード ・ワードをさらに含むデータ通信受信機であって：データ速度信号に応答して、 予測されるメッセージ情報送信速度で第３および第４同期コード・ワードを相関 させ、それに応答して第３および第４の符号化された相関検出信号を発生する第 ２手段によってさらに構成され、前記発生手段が第３の符号化された相関検出信 号にさらに応答して、第３ブロック開始信号をさらに発生し、第３の符号化され た相関検出信号がない場合には、第４の符号化された相関検出信号にさらに応答 して第４ブロック開始信号を発生し、前記メッセージ解読手段が第３および第４ ブロック開始信号にさらに応答して、検出されたメッセージ情報を解読し、前記 表示手段が解読されたメッセージ情報を表示する請求項５記載のデータ通信受信 機。
8. ８．第３および第４ブロック開始信号が、メッセージ情報の解読が開始されるの と実質的に等しい時点を識別する請求項７記載のデータ通信受信機。
9. ９．パースト・エラー保護データ同期を行うデータ通信システムであって： データ通信受信機に関して指定されたメッセージ情報を受信する手段； 少なくとも第１および第２同期コード・ワードを発生する手段；および 第１および第２同期コード・ワードをその間に所定の時間間隔をおいてフォーマ ッティングし、同期データを導き出す手段であって、メッセージ情報との同期デ ータをさらにフォーマッティングする手段； によって構成される送信手段；および 送信された同期データおよびメッセージ情報を受信および検出する受信機部分； 前記受信機部分に結合されて、検出された第１および第２同期コード・ワードを 相関させ、それに応答して第１および第２の符号化された相関検出信号を発生す る手段；第１の符号化された相関検出信号に応答して、第１ブロック開始信号を 発生する発生手段であって、第１の符号化された相関検出信号がない場合に、第 ２の符号化された相関検出信号にさらに応答して、第２ブロック開始信号を発生 する発生手段； 第１および第２ブロック開始信号に応答して、検出されたメッセージ情報を解読 するメッセージ解読手段；および 前記メッセージ解読手段に結合されて、解読されたメッセージ情報を表示する表 示手段； によって構成されるデータ通信受信機；によって構成されることを特徴とするデ ータ通信システム。
10. １０．第２同期コード・ワードが第１同期コード・ワードとは異なる請求項９記 載のデータ通信受信機。
11. １１．所定の時間間隔が、データ・チャンネル上に予測されるパースト・エラー の期間に実質的に相当する請求項９記載のデータ通信受信機。
12. １２．第１および第２ブロック開始信号が、メッセージ情報の解読が開始される のと実質的に等しい時点を識別する請求項９記載のデータ通信受信機。