JP2741384B2 - 平衡‐不平衡変換回路 - Google Patents
平衡‐不平衡変換回路Info
- Publication number
- JP2741384B2 JP2741384B2 JP15682188A JP15682188A JP2741384B2 JP 2741384 B2 JP2741384 B2 JP 2741384B2 JP 15682188 A JP15682188 A JP 15682188A JP 15682188 A JP15682188 A JP 15682188A JP 2741384 B2 JP2741384 B2 JP 2741384B2
- Authority
- JP
- Japan
- Prior art keywords
- balanced
- pair
- unbalanced
- terminal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、平衡線路の一対の平衡端子と、不平衡線路
の１つの不平衡端子との間に介在され、前記平衡線路上
の信号と前記不平衡線路上の信号との変換を行う平衡−
不平衡変換回路に関する。
の１つの不平衡端子との間に介在され、前記平衡線路上
の信号と前記不平衡線路上の信号との変換を行う平衡−
不平衡変換回路に関する。
従来、この種の平衡−不平衡変換回路としては、巻線
トランスが使用されている。巻線トランスは、磁心に巻
装された１次巻線及び２次巻線を有し、その一方を平衡
側巻線、他方を不平衡側巻線とし、平衡側巻線を平衡線
路の両端をそれぞれ一対の平衡端子に接続し、不平衡側
巻線の一端を不平衡線路の不平衡端子に接続し、他端を
接地している。
トランスが使用されている。巻線トランスは、磁心に巻
装された１次巻線及び２次巻線を有し、その一方を平衡
側巻線、他方を不平衡側巻線とし、平衡側巻線を平衡線
路の両端をそれぞれ一対の平衡端子に接続し、不平衡側
巻線の一端を不平衡線路の不平衡端子に接続し、他端を
接地している。
しかしながら、巻線トランスを使用した平衡−不平衡
変換回路では、物理的に広い実装スペースを必要とする
欠点がある。また、特性の良好な巻線トランスでは、コ
ストが高くなるという欠点がある。
変換回路では、物理的に広い実装スペースを必要とする
欠点がある。また、特性の良好な巻線トランスでは、コ
ストが高くなるという欠点がある。
従って、本発明の目的は、低コストで省スペースの平
衡−不平衡変換回路を提供することにある。
衡−不平衡変換回路を提供することにある。
本発明の他の目的は、モノリシック化が可能な平衡−
不平衡変換回路を提供することにある。
不平衡変換回路を提供することにある。
本発明による平衡−不平衡変換回路は、平衡線路の一
対の平衡端子と、不平衡線路の１つの不平衡端子との間
に介在され、前記平衡線路上の信号と前記不平衡線路上
の信号との変換を行う平衡−不平衡変換回路において、 前記不平衡端子に一端が接続された第１のインピーダン
スをもつ第１のインピーダンス素子と、 前記不平衡端子に入力端子が接続された第１の利得を
もつ一対の第１の増幅手段と、 該一対の第１の増幅手段の出力端子にそれぞれ一方の
入力端子が接続され、他方の入力端子が前記第１のイン
ピーダンス素子の他端に接続された第２の利得をもつ一
対の第１の差動増幅手段と、 前記一対の平衡端子にそれぞれ一端が接続され、他端
がそれぞれ前記一対の第１の差動増幅手段の出力端子に
接続された第２のインピーダンスをもつ一対の第２のイ
ンピーダンス素子と、 前記一対の第２のインピーダンス素子の他端にそれぞ
れ入力端子が接続された第２の利得をもつ一対の第２の
増幅手段と、 該一対の第２の増幅手段の出力端子にそれぞれ一方の
入力端子が接続され、他方の入力端子がそれぞれ前記一
対の平衡端子に接続された第４の利得をもつ一対の第２
の差動増幅手段と、 該一対の第２の差動増幅手段の出力端子にそれぞれ２
つの入力端子が接続され、出力端子が前記第１のインピ
ーダンス素子の他端に接続された第５の利得をもつ第３
の差動増幅手段とを有する。
対の平衡端子と、不平衡線路の１つの不平衡端子との間
に介在され、前記平衡線路上の信号と前記不平衡線路上
の信号との変換を行う平衡−不平衡変換回路において、 前記不平衡端子に一端が接続された第１のインピーダン
スをもつ第１のインピーダンス素子と、 前記不平衡端子に入力端子が接続された第１の利得を
もつ一対の第１の増幅手段と、 該一対の第１の増幅手段の出力端子にそれぞれ一方の
入力端子が接続され、他方の入力端子が前記第１のイン
ピーダンス素子の他端に接続された第２の利得をもつ一
対の第１の差動増幅手段と、 前記一対の平衡端子にそれぞれ一端が接続され、他端
がそれぞれ前記一対の第１の差動増幅手段の出力端子に
接続された第２のインピーダンスをもつ一対の第２のイ
ンピーダンス素子と、 前記一対の第２のインピーダンス素子の他端にそれぞ
れ入力端子が接続された第２の利得をもつ一対の第２の
増幅手段と、 該一対の第２の増幅手段の出力端子にそれぞれ一方の
入力端子が接続され、他方の入力端子がそれぞれ前記一
対の平衡端子に接続された第４の利得をもつ一対の第２
の差動増幅手段と、 該一対の第２の差動増幅手段の出力端子にそれぞれ２
つの入力端子が接続され、出力端子が前記第１のインピ
ーダンス素子の他端に接続された第５の利得をもつ第３
の差動増幅手段とを有する。
以下、本発明の実施例について図面を参照して詳細に
説明する。
説明する。
第１図を参照すると、本発明の一実施例による平衡−
不平衡変換回路10は、平衡線路の一対の平衡端子11、12
と、不平衡線路の１つの不平衡端子13との間に介在さ
れ、平衡線路上の信号と不平衡線路上の信号との変換を
行うものである。
不平衡変換回路10は、平衡線路の一対の平衡端子11、12
と、不平衡線路の１つの不平衡端子13との間に介在さ
れ、平衡線路上の信号と不平衡線路上の信号との変換を
行うものである。
本実施例の平衡−不平衡変換回路10は、不平衡端子13
に一端が接続されたインピーダンスZ1をもつインピーダ
ンス素子14を有する。不平衡端子13には、また、利得Ａ
をもつ一対の増幅器15、16の入力端子が接続されてい
る。増幅器15の出力端子は、利得Ｂをもつ差動増幅器17
の反転入力端子に接続され、差動増幅器17の非反転入力
端子は、インピーダンス素子14の他端に接続されてい
る。一方、増幅器16の出力端子は、利得Ｂをもつ差動増
幅器18の非反転入力端子に接続され、差動増幅器18の反
転入力端子は、インピーダンス素子14の他端に接続され
ている。
に一端が接続されたインピーダンスZ1をもつインピーダ
ンス素子14を有する。不平衡端子13には、また、利得Ａ
をもつ一対の増幅器15、16の入力端子が接続されてい
る。増幅器15の出力端子は、利得Ｂをもつ差動増幅器17
の反転入力端子に接続され、差動増幅器17の非反転入力
端子は、インピーダンス素子14の他端に接続されてい
る。一方、増幅器16の出力端子は、利得Ｂをもつ差動増
幅器18の非反転入力端子に接続され、差動増幅器18の反
転入力端子は、インピーダンス素子14の他端に接続され
ている。
一対の平衡端子の一方（第１の平衡端子）11には、イ
ンピーダンスZ2をもつインピーダンス素子19の一端が接
続され、その他端は差動増幅器17の出力端子に接続され
ている。同様に、一対の平衡端子の他方（第２の平衡端
子）12には、インピーダンスZ2をもつインピーダンス素
子20の一端が接続され、その他端は差動増幅器18の出力
端子に接続されている。
ンピーダンスZ2をもつインピーダンス素子19の一端が接
続され、その他端は差動増幅器17の出力端子に接続され
ている。同様に、一対の平衡端子の他方（第２の平衡端
子）12には、インピーダンスZ2をもつインピーダンス素
子20の一端が接続され、その他端は差動増幅器18の出力
端子に接続されている。
また、インピーダンス素子19及び20の他端は、それぞ
れ利得Ｃをもつ増幅器21及び22の入力端子に接続されて
いる。増幅器21の出力端子は、利得Ｄを有する差動増幅
器23の反転入力端子に接続されている。一方、差動増幅
器23の非反転入力端子は、インピーダンス素子19の一端
と共に、第１の平衡端子11に接続されている。増幅器22
の出力端子は、利得Ｄを有する差動増幅器24の反転入力
端子に接続されている。一方、差動増幅器24の非反転入
力端子は、インピーダンス素子20の一端と共に、第２の
平衡端子12に接続されている。
れ利得Ｃをもつ増幅器21及び22の入力端子に接続されて
いる。増幅器21の出力端子は、利得Ｄを有する差動増幅
器23の反転入力端子に接続されている。一方、差動増幅
器23の非反転入力端子は、インピーダンス素子19の一端
と共に、第１の平衡端子11に接続されている。増幅器22
の出力端子は、利得Ｄを有する差動増幅器24の反転入力
端子に接続されている。一方、差動増幅器24の非反転入
力端子は、インピーダンス素子20の一端と共に、第２の
平衡端子12に接続されている。
そして、差動増幅器23及び24の出力端子は、それぞ
れ、利得Ｅをもつ差動増幅器25の非反転入力端子及び反
転入力端子に接続されている。この差動増幅器25の出力
端子は、インピーダンス素子14の他端に接続されてい
る。尚、26はアース端子である。
れ、利得Ｅをもつ差動増幅器25の非反転入力端子及び反
転入力端子に接続されている。この差動増幅器25の出力
端子は、インピーダンス素子14の他端に接続されてい
る。尚、26はアース端子である。
このような構成の平衡−不平衡変換回路10では、以下
に詳細に説明するように、一対の平衡端子11及び12から
入力する平衡線路上の信号を、反射することなく、不平
衡端子13から不平衡線路上へ出力すると共に、不平衡端
子13から入力する不平衡線路上の信号を、反射すること
なく、一対の平衡端子11及び12から平衡線路上へ出力す
ることができる。
に詳細に説明するように、一対の平衡端子11及び12から
入力する平衡線路上の信号を、反射することなく、不平
衡端子13から不平衡線路上へ出力すると共に、不平衡端
子13から入力する不平衡線路上の信号を、反射すること
なく、一対の平衡端子11及び12から平衡線路上へ出力す
ることができる。
インピーダンス整合条件より、 次に、第３図を参照して、不平衡線路上の信号を平衡
線路上の信号に変換する場合について説明する。不平衡
端子13より信号源インピーダンスZUで入力信号Vinを加
え平衡端子11,12をその整合インピーダンスZBで終端と
する。
線路上の信号に変換する場合について説明する。不平衡
端子13より信号源インピーダンスZUで入力信号Vinを加
え平衡端子11,12をその整合インピーダンスZBで終端と
する。
平衡端子11のアース端子26に対する電位差をV1及び平
衡端子12のアース端子26に対する電位差をV2とおき、差
動増幅器17及び18の出力端子のアース端子26に対する電
位差をV3及び−V3とおき、差動増幅器25の出力端子のア
ース端子26に対する電位差をV4とおく。
衡端子12のアース端子26に対する電位差をV2とおき、差
動増幅器17及び18の出力端子のアース端子26に対する電
位差をV3及び−V3とおき、差動増幅器25の出力端子のア
ース端子26に対する電位差をV4とおく。
式（Ａ），（Ｂ），（Ｃ），（Ｄ）を整理すると、 次の４式が導入される。
上の４つの連立方程式（Ａ′）、（Ｂ′）、
（Ｃ′）、（Ｄ′）において、９変数Ａ、Ｂ、Ｃ、Ｄ、
Ｅ、Z1、Z2、ZU、ZBのうち、５変数を適当に選べば、解
を求める事ができる。即ち、ZU及びZBは、目的とするマ
ッチングインピーダンスであるから、設計に際して、一
義的に決定され、よって、一般的にインピーダンスZ1と
Z2に適当な正数を選び、更に、任意に１つの増幅器の利
得、例えばＡを適当に選べば、その他の４つの増幅器の
利得Ｂ、Ｃ、Ｄ、及びＥを求める解は必ず存在する。ま
た、それは、実現可能であるから求められる理想のトラ
ンスは第１図の回路で実現出来る。
（Ｃ′）、（Ｄ′）において、９変数Ａ、Ｂ、Ｃ、Ｄ、
Ｅ、Z1、Z2、ZU、ZBのうち、５変数を適当に選べば、解
を求める事ができる。即ち、ZU及びZBは、目的とするマ
ッチングインピーダンスであるから、設計に際して、一
義的に決定され、よって、一般的にインピーダンスZ1と
Z2に適当な正数を選び、更に、任意に１つの増幅器の利
得、例えばＡを適当に選べば、その他の４つの増幅器の
利得Ｂ、Ｃ、Ｄ、及びＥを求める解は必ず存在する。ま
た、それは、実現可能であるから求められる理想のトラ
ンスは第１図の回路で実現出来る。
［発明の効果］ 本発明によれば、低コストで省スペースの平衡−不平
衡変換回路を提供することができる。更に、本発明によ
れば、モノリシック化が可能な平衡−不平衡変換回路を
提供することができ、製品を小型化することができる。
衡変換回路を提供することができる。更に、本発明によ
れば、モノリシック化が可能な平衡−不平衡変換回路を
提供することができ、製品を小型化することができる。
第１図は、本発明の一実施例による平衡−不平衡変換回
路を示す図、第２図は、本発明の一実施例による平衡−
不平衡変換回路用いて平衡線路上の信号を不平衡線路上
の信号に変換する場合について説明図、第３図は本発明
の一実施例による平衡−不平衡変換回路用いて不平衡線
路上の信号を平衡線路上の信号に変換する場合について
説明図である。 図中10は平衡−不平衡変換回路、11及び12は平衡端子、
13は不平衡端子、14,19及び20はインピーダンス素子、1
5,16,21及び22は増幅器、17,18,23,24及び25は差動増幅
器、26はアース端子である。
路を示す図、第２図は、本発明の一実施例による平衡−
不平衡変換回路用いて平衡線路上の信号を不平衡線路上
の信号に変換する場合について説明図、第３図は本発明
の一実施例による平衡−不平衡変換回路用いて不平衡線
路上の信号を平衡線路上の信号に変換する場合について
説明図である。 図中10は平衡−不平衡変換回路、11及び12は平衡端子、
13は不平衡端子、14,19及び20はインピーダンス素子、1
5,16,21及び22は増幅器、17,18,23,24及び25は差動増幅
器、26はアース端子である。
Claims (1)
- 【請求項１】平衡線路の一対の平衡端子と、不平衡線路
の１つの不平衡端子との間に介在され、前記平衡線路上
の信号と前記不平衡線路上の信号との変換を行う平衡−
不平衡変換回路において、 前記不平衡端子に一端が接続された第１のインピーダン
スをもつ第１のインピーダンス素子と、 前記不平衡端子に入力端子が接続された第１の利得をも
つ一対の第１の増幅手段と、 該一対の第１の増幅手段の出力端子にそれぞれ一方の入
力端子が接続され、他方の入力端子が前記第１のインピ
ーダンス素子の他端に接続された第２の利得をもつ一対
の第１の差動増幅手段と、 前記一対の平衡端子にそれぞれ一端が接続され、他端が
それぞれ前記一対の第１の差動増幅手段の出力端子に接
続された第２のインピーダンスをもつ一対の第２のイン
ピーダンス素子と、 前記一対の第２のインピーダンス素子の他端にそれぞれ
入力端子が接続された第３の利得をもつ一対の第２の増
幅手段と、 該一対の第２の増幅手段の出力端子にそれぞれ一方の入
力端子が接続され、他方の入力端子がそれぞれ前記一対
の平衡端子に接続された第４の利得をもつ一対の第２の
差動増幅手段と、 該一対の第２の差動増幅手段の出力端子にそれぞれ２つ
の入力端子が接続され、出力端子が前記第１のインピー
ダンス素子の他端に接続された第５の利得をもつ第３の
差動増幅手段と を有することを特徴とする平衡−不平衡変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15682188A JP2741384B2 (ja) | 1988-06-27 | 1988-06-27 | 平衡‐不平衡変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15682188A JP2741384B2 (ja) | 1988-06-27 | 1988-06-27 | 平衡‐不平衡変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH027709A JPH027709A (ja) | 1990-01-11 |
| JP2741384B2 true JP2741384B2 (ja) | 1998-04-15 |
Family
ID=15636082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15682188A Expired - Fee Related JP2741384B2 (ja) | 1988-06-27 | 1988-06-27 | 平衡‐不平衡変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2741384B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2135264A1 (en) * | 1993-12-23 | 1995-06-24 | James Henry Wise | Switching of balanced line-pairs in a cable management system with reduced number of crosspoint switches |
-
1988
- 1988-06-27 JP JP15682188A patent/JP2741384B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH027709A (ja) | 1990-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1376462A (en) | Amplifiers | |
| JP2741384B2 (ja) | 平衡‐不平衡変換回路 | |
| US4779058A (en) | Ohmically isolated input circuit | |
| US4968949A (en) | Ohmically isolating input circuit | |
| JP2003197433A (ja) | 伝送線路トランス及びこれを用いた増幅ユニット | |
| US6046634A (en) | Amplifier circuit employing floating error cancellation | |
| JPH0618311B2 (ja) | 低周波増幅回路 | |
| JPH04104603A (ja) | 平衡形増幅器 | |
| JPH03254204A (ja) | 平衡不平衡変換器 | |
| JP3157085B2 (ja) | 平衡出力回路 | |
| SU1531111A1 (ru) | Решающий усилитель | |
| US5208553A (en) | Multi-stage amplifier with shared directional coupler feedback | |
| JPH08139534A (ja) | 複合差動増幅回路 | |
| JPH0342901A (ja) | プッシュプル増幅器 | |
| JPH0749766Y2 (ja) | コモンモードコイル付バルントランス | |
| JPH0749765Y2 (ja) | コモンモードコイル付バルントランス | |
| JPS6040032Y2 (ja) | 信号分岐合成装置 | |
| JPH0466127B2 (ja) | ||
| JPS6258166B2 (ja) | ||
| JPS5980027A (ja) | オ−デイオ信号伝送方式 | |
| JPH0191319U (ja) | ||
| JPH0712126B2 (ja) | 高帯域ダブルバランスミキサ | |
| JPS62264708A (ja) | 増幅器 | |
| JPS61234627A (ja) | ２線−４線変換回路 | |
| JPH02179949A (ja) | 光磁気信号検出増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |