JP2741161B2 - 波形解析装置 - Google Patents
波形解析装置Info
- Publication number
- JP2741161B2 JP2741161B2 JP5272388A JP27238893A JP2741161B2 JP 2741161 B2 JP2741161 B2 JP 2741161B2 JP 5272388 A JP5272388 A JP 5272388A JP 27238893 A JP27238893 A JP 27238893A JP 2741161 B2 JP2741161 B2 JP 2741161B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- trigger
- field
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000926 separation method Methods 0.000 claims description 23
- 238000012544 monitoring process Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000008676 import Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/465—Synchronisation of the PAL-switch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/02—Diagnosis, testing or measuring for television systems or their details for colour television signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Color Television Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＰＡＬ映像信号の８フ
ィールドシーケンスを分離し、設定に応じて任意のフィ
ールドのデータを収集しうる波形解析装置に関する。
ィールドシーケンスを分離し、設定に応じて任意のフィ
ールドのデータを収集しうる波形解析装置に関する。
【０００２】
【従来の技術】従来、この種の波形解析装置では、入力
信号は、Ａ／Ｄ変換器によってディジタル化されると同
時に、ＴＶ同期分離回路に入力される。ＴＶ同期分離回
路は、映像信号の垂直同期開始点における切込みパルス
の差異を検出するこにより、奇数および偶数フィールド
の分離が可能な構造になっており、設定に応じて奇数お
よび偶数フィールドで垂直同期パルスを出力できる。ま
た同時に、水平同期信号を分離し、水平同期パルスを出
力する。出力されたパルスは、トリガセレクタに入力さ
れ、ここで設定に応じて、遅延カウンタをスタートする
ためのＡトリガと、波形取り込みを停止する基準として
用いられるＢトリガとにセレクトされる。ＡおよびＢト
リガパルスにより、遅延カウンタおよびメモリ制御用の
タイミングコントロール回路が起動し、設定に応じたフ
ィールドの信号が希望の遅延時間、サンプリング周期で
収集できる。
信号は、Ａ／Ｄ変換器によってディジタル化されると同
時に、ＴＶ同期分離回路に入力される。ＴＶ同期分離回
路は、映像信号の垂直同期開始点における切込みパルス
の差異を検出するこにより、奇数および偶数フィールド
の分離が可能な構造になっており、設定に応じて奇数お
よび偶数フィールドで垂直同期パルスを出力できる。ま
た同時に、水平同期信号を分離し、水平同期パルスを出
力する。出力されたパルスは、トリガセレクタに入力さ
れ、ここで設定に応じて、遅延カウンタをスタートする
ためのＡトリガと、波形取り込みを停止する基準として
用いられるＢトリガとにセレクトされる。ＡおよびＢト
リガパルスにより、遅延カウンタおよびメモリ制御用の
タイミングコントロール回路が起動し、設定に応じたフ
ィールドの信号が希望の遅延時間、サンプリング周期で
収集できる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の方式では、ＰＡＬ映像信号のような複数フィールド
シーケンスを有する信号の収集時に、収集したデータ
が、どのフィールドに属したデータであるか、奇数、偶
数のみしか判定できないという問題があった。
来の方式では、ＰＡＬ映像信号のような複数フィールド
シーケンスを有する信号の収集時に、収集したデータ
が、どのフィールドに属したデータであるか、奇数、偶
数のみしか判定できないという問題があった。
【０００４】本発明は、上記従来の問題を解決するもの
であり、ＰＡＬ映像信号観測時に、設定に応じて、１か
ら８の確定したフィールドのデータを確実に収集するこ
とのできる波形解析装置を提供するとを目的とする。
であり、ＰＡＬ映像信号観測時に、設定に応じて、１か
ら８の確定したフィールドのデータを確実に収集するこ
とのできる波形解析装置を提供するとを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、映像入力信号を増幅する増幅器と、増幅
された信号をディジタル変換するＡ／Ｄ変換器と、トリ
ガ信号から映像信号の奇数、偶数フィールドに応じた垂
直同期パルス信号と水平同期パルス信号を取り出すＴＶ
同期分離回路と、入力された同期パルス信号をセレクト
して出力するトリガセレクタと、トリガセレクタの出力
に同期してスタートする遅延タイマと、タイマの出力お
よびトリガセレクタの出力に同期してスタートするタイ
ミングコントロール回路と、タイミングコントロール回
路によってライトネーブル信号およびライト／リードア
ドレスをコントロールされてＡ／Ｄ変換器の出力データ
を格納するメモリと、メモリに格納されたデータの読み
出しおよび映像信号のバースト波の状態監視のための数
値演算を行なう演算回路とを備えたものである。
成するために、映像入力信号を増幅する増幅器と、増幅
された信号をディジタル変換するＡ／Ｄ変換器と、トリ
ガ信号から映像信号の奇数、偶数フィールドに応じた垂
直同期パルス信号と水平同期パルス信号を取り出すＴＶ
同期分離回路と、入力された同期パルス信号をセレクト
して出力するトリガセレクタと、トリガセレクタの出力
に同期してスタートする遅延タイマと、タイマの出力お
よびトリガセレクタの出力に同期してスタートするタイ
ミングコントロール回路と、タイミングコントロール回
路によってライトネーブル信号およびライト／リードア
ドレスをコントロールされてＡ／Ｄ変換器の出力データ
を格納するメモリと、メモリに格納されたデータの読み
出しおよび映像信号のバースト波の状態監視のための数
値演算を行なう演算回路とを備えたものである。
【０００６】
【作用】したがって、本発明によれば、従来のハードウ
ェアによる奇数／偶数フィールドの分離に加え、演算回
路によるバースト波の状態監視を取り入れることによ
り、ＰＡＬ映像信号観測時に、希望に応じた１から８の
フィールドのデータを確実に収集できるという効果を有
する。
ェアによる奇数／偶数フィールドの分離に加え、演算回
路によるバースト波の状態監視を取り入れることによ
り、ＰＡＬ映像信号観測時に、希望に応じた１から８の
フィールドのデータを確実に収集できるという効果を有
する。
【０００７】
【実施例】図１は本発明の一実施例の構成を示すもので
ある。図１において、１１は入力信号を増幅する増幅器
であり、Ａ／Ｄ変換器１２およびＴＶ同期分離回路１３
に信号を送出する。１４はＴＶ同期分離回路１３の出力
をＡトリガおよびＢトリガにセレクトするトリガセレク
タであり、遅延タイマ１５およびタイミングコントロー
ル回路１６にトリガ信号を送出する。一方、Ａ／Ｄ変換
器１２の出力データは、メモリ１７に接続され、メモリ
１７に格納されたディジタルデータは、ＣＰＵ回路１８
のバスに接続され、ＣＰＵ回路１８によって読み出され
る。ＣＰＵ回路１８はまた、映像信号のバースト波の有
無および位相を判定するための演算を行なう。
ある。図１において、１１は入力信号を増幅する増幅器
であり、Ａ／Ｄ変換器１２およびＴＶ同期分離回路１３
に信号を送出する。１４はＴＶ同期分離回路１３の出力
をＡトリガおよびＢトリガにセレクトするトリガセレク
タであり、遅延タイマ１５およびタイミングコントロー
ル回路１６にトリガ信号を送出する。一方、Ａ／Ｄ変換
器１２の出力データは、メモリ１７に接続され、メモリ
１７に格納されたディジタルデータは、ＣＰＵ回路１８
のバスに接続され、ＣＰＵ回路１８によって読み出され
る。ＣＰＵ回路１８はまた、映像信号のバースト波の有
無および位相を判定するための演算を行なう。
【０００８】次に上記実施例の動作について説明する。
図１において、増幅器１１は、入力信号を増幅し、Ａ／
Ｄ変換器１２の入力およびＴＶ同期分離回路１３の入力
へ信号を送出する。Ａ／／Ｄ変換器１２の入力およびＴ
Ｖ同期分離回路１３の入力へ信号を送出する。Ａ／Ｄ変
換器１２は、増幅された信号をディジタル変換する。Ｔ
Ｖ同期分離回路１３は、増幅器１１から送出されたトリ
ガ信号を受け、垂直同期パルス信号と水平同期パルス信
号を後段のトリガセレクタ１４に送る。トリガセレクタ
１４は、装置の設定に応じて、垂直同期パルス信号と水
平同期パルス信号を、それぞれＡトリガ（遅延タイマ１
５のスタート信号）とＢトリガ（波形取り込みを停止さ
せるための基準信号）にセレクトし、後段の遅延タイマ
１５とタイミングコントロール回路１６にパルス信号を
送出する。Ａトリガがアクティブになると、そこから遅
延タイマ１５が設定遅延時間に相当する時間を計数し、
計数後タイミングコントロール回路１６に計数終了パル
スを送出する。フリーランモード時、タイミングコント
ロール回路１６は、この計数終了パルスを受けると即時
にメモリ１７へデータ書き込みを開始し、所定データ数
書き込み終了後、書き込み動作を終了する。Ｂトリガモ
ードにおいては、遅延時間計数終了パルスを受けると、
Ｂトリガ受付許可の処理を行ない、Ｂトリガを受付けた
後に所定データ書き込みを行なって書き込みシーケンス
を終了する。設定サンプリング周期幅のパルス出力およ
び書き込みシーケンスの制御等は、全てタイミングコン
トロール回路１６により制御されている。メモリ１７に
書き込まれたデータは、後段に表示制御回路およびディ
スプレイを接続すれば波形表示が可能となり、またラン
ダムアクセスメモリ回路を後段に増設することにより、
取り込んだデータについて様々な処理を施すことができ
る。いずれの場合も、メモリ１７より後段回路にデータ
転送が行なわれる。また、メモリ１７に書き込まれたデ
ータは、全てＣＰＵ回路１８によって読み出しが可能で
あり、ＣＰＵ回路１８は、読み出したデータから、様々
な情報を得ることができる。
図１において、増幅器１１は、入力信号を増幅し、Ａ／
Ｄ変換器１２の入力およびＴＶ同期分離回路１３の入力
へ信号を送出する。Ａ／／Ｄ変換器１２の入力およびＴ
Ｖ同期分離回路１３の入力へ信号を送出する。Ａ／Ｄ変
換器１２は、増幅された信号をディジタル変換する。Ｔ
Ｖ同期分離回路１３は、増幅器１１から送出されたトリ
ガ信号を受け、垂直同期パルス信号と水平同期パルス信
号を後段のトリガセレクタ１４に送る。トリガセレクタ
１４は、装置の設定に応じて、垂直同期パルス信号と水
平同期パルス信号を、それぞれＡトリガ（遅延タイマ１
５のスタート信号）とＢトリガ（波形取り込みを停止さ
せるための基準信号）にセレクトし、後段の遅延タイマ
１５とタイミングコントロール回路１６にパルス信号を
送出する。Ａトリガがアクティブになると、そこから遅
延タイマ１５が設定遅延時間に相当する時間を計数し、
計数後タイミングコントロール回路１６に計数終了パル
スを送出する。フリーランモード時、タイミングコント
ロール回路１６は、この計数終了パルスを受けると即時
にメモリ１７へデータ書き込みを開始し、所定データ数
書き込み終了後、書き込み動作を終了する。Ｂトリガモ
ードにおいては、遅延時間計数終了パルスを受けると、
Ｂトリガ受付許可の処理を行ない、Ｂトリガを受付けた
後に所定データ書き込みを行なって書き込みシーケンス
を終了する。設定サンプリング周期幅のパルス出力およ
び書き込みシーケンスの制御等は、全てタイミングコン
トロール回路１６により制御されている。メモリ１７に
書き込まれたデータは、後段に表示制御回路およびディ
スプレイを接続すれば波形表示が可能となり、またラン
ダムアクセスメモリ回路を後段に増設することにより、
取り込んだデータについて様々な処理を施すことができ
る。いずれの場合も、メモリ１７より後段回路にデータ
転送が行なわれる。また、メモリ１７に書き込まれたデ
ータは、全てＣＰＵ回路１８によって読み出しが可能で
あり、ＣＰＵ回路１８は、読み出したデータから、様々
な情報を得ることができる。
【０００９】次に、ＰＡＬ８フィールド分離を実現する
ための手段について説明する。ＰＡＬ映像信号は、バー
スト波の位相情報を加味すると、８フィールドのシーケ
ンスを有しており、通常の奇数／偶数フィールド分離で
は、１、３、５、７フィールドおよび２、４、６、８フ
ィールドでトリガが発生する。図１のＴＶ同期分離回路
１３による奇数／偶数フィールド分離に加え、ＣＰＵ回
路１８を介したソフト処理によりバースト波の情報を加
味すれば、８フィールドの確認、識別が可能となる。
ための手段について説明する。ＰＡＬ映像信号は、バー
スト波の位相情報を加味すると、８フィールドのシーケ
ンスを有しており、通常の奇数／偶数フィールド分離で
は、１、３、５、７フィールドおよび２、４、６、８フ
ィールドでトリガが発生する。図１のＴＶ同期分離回路
１３による奇数／偶数フィールド分離に加え、ＣＰＵ回
路１８を介したソフト処理によりバースト波の情報を加
味すれば、８フィールドの確認、識別が可能となる。
【００１０】図２は、ＰＡＬ映像信号の４フィールド分
の概略を示している。バースト波の位相を考慮しなけれ
ば、図２のように４フィールドとして考えられ、第１フ
ィールドＩと第３フィールドＩＩＩは６ライン目にバー
スト波があるか否かで区別され、同じく第２フィールド
ＩＩと第４フィールドＩＶは３１９ライン目にバースト
波があるか否かで区別される。これらの情報から、（第
１、第５）、（第２、第６）、（第３、第７）、（第
４、第８）の４組に分離できる。さらにＰＡＬ映像信号
においては、、例えば（第１、第５）の組を見た場合、
第１フィールドと第５フィールドとでは、同一番号のラ
インを見た場合に、バースト波の位相が１８０度ずれる
という特徴があるため、バースト波の位相情報を得られ
れば、第１から第８フィールドの分離が可能となる。図
３に上記の事柄をまとめてある。
の概略を示している。バースト波の位相を考慮しなけれ
ば、図２のように４フィールドとして考えられ、第１フ
ィールドＩと第３フィールドＩＩＩは６ライン目にバー
スト波があるか否かで区別され、同じく第２フィールド
ＩＩと第４フィールドＩＶは３１９ライン目にバースト
波があるか否かで区別される。これらの情報から、（第
１、第５）、（第２、第６）、（第３、第７）、（第
４、第８）の４組に分離できる。さらにＰＡＬ映像信号
においては、、例えば（第１、第５）の組を見た場合、
第１フィールドと第５フィールドとでは、同一番号のラ
インを見た場合に、バースト波の位相が１８０度ずれる
という特徴があるため、バースト波の位相情報を得られ
れば、第１から第８フィールドの分離が可能となる。図
３に上記の事柄をまとめてある。
【００１１】次に、図１の構成を用いてＰＡＬ８フィー
ルド分離を実現するための手段について説明する。本発
明の特徴は、ユーザが第ｎフィールドの信号観測を選択
した場合、あらかじめ第（ｎ−２）フィールドの認識を
行なっておいて、次のトリガによる取り込みを有効にす
ることにある。ＴＶ同期分離回路１３による奇数／偶数
フィールド分離によって、トリガの入り方は一律に決定
されるため（奇数時は１、３、５、７、偶数時は２、
４、６、８の順）、上記のことが成立する。あらかじめ
フィールドの認識をするめに、フィールド判定の目的の
みにダミーで波形取り込みサイクルを実現し、データを
メモリ１７に格納、ＣＰＵ回路１８によってデータを読
み出し、ソフト処理で取り込んだ波形がどのフィールド
に属した信号かを判定し、その結果に応じて次の波形取
り込みサイクルを制御する。なお、ダミーの取り込みサ
イクルとは、例えば装置が波形表示機能を有する場合、
波形を実際にメモリ１７に取り込んでいるがその波形は
表示せず、フィールド判定のみの目的に取り込みデータ
を使用することを指す。
ルド分離を実現するための手段について説明する。本発
明の特徴は、ユーザが第ｎフィールドの信号観測を選択
した場合、あらかじめ第（ｎ−２）フィールドの認識を
行なっておいて、次のトリガによる取り込みを有効にす
ることにある。ＴＶ同期分離回路１３による奇数／偶数
フィールド分離によって、トリガの入り方は一律に決定
されるため（奇数時は１、３、５、７、偶数時は２、
４、６、８の順）、上記のことが成立する。あらかじめ
フィールドの認識をするめに、フィールド判定の目的の
みにダミーで波形取り込みサイクルを実現し、データを
メモリ１７に格納、ＣＰＵ回路１８によってデータを読
み出し、ソフト処理で取り込んだ波形がどのフィールド
に属した信号かを判定し、その結果に応じて次の波形取
り込みサイクルを制御する。なお、ダミーの取り込みサ
イクルとは、例えば装置が波形表示機能を有する場合、
波形を実際にメモリ１７に取り込んでいるがその波形は
表示せず、フィールド判定のみの目的に取り込みデータ
を使用することを指す。
【００１２】図４は本実施例における波形取り込み処理
のアルゴリズムを示している。まずステップ２１で判定
用ダミー取り込みの状態設定を行ない、取り込み処理を
開始する。次にステップ２２でＴＶ同期分離回路１３か
ら出力されるパルス信号によるトリガが入ったかどうか
をチェックし、トリガが入ってない場合は入るまで待
ち、入っている場合は、ステップ２３で判定用ダミーを
取り込み、取り込み処理を終了する。そしてステップ２
４でバースト波情報の解析を行なう。ユーザが、第ｎフ
ィールドの観測を選択している場合、ステップ２５で判
定用ダミー取り込みサイクルは第（ｎ−２）フィールド
を見るまで繰り返され、第（ｎ−２）フィールドを見る
と、ステップ２６で第ｎフィールド取り込みの状態設定
を行なった後、ステップ２７でトリガが入ったかどうか
をチェックし、入った場合は、ステップ２８で第ｎフィ
ールドを取り込み、ステップ２１に戻る。この結果、ユ
ーザは任意の観測条件で、第ｎフィールドの信号を観測
することが可能となる。
のアルゴリズムを示している。まずステップ２１で判定
用ダミー取り込みの状態設定を行ない、取り込み処理を
開始する。次にステップ２２でＴＶ同期分離回路１３か
ら出力されるパルス信号によるトリガが入ったかどうか
をチェックし、トリガが入ってない場合は入るまで待
ち、入っている場合は、ステップ２３で判定用ダミーを
取り込み、取り込み処理を終了する。そしてステップ２
４でバースト波情報の解析を行なう。ユーザが、第ｎフ
ィールドの観測を選択している場合、ステップ２５で判
定用ダミー取り込みサイクルは第（ｎ−２）フィールド
を見るまで繰り返され、第（ｎ−２）フィールドを見る
と、ステップ２６で第ｎフィールド取り込みの状態設定
を行なった後、ステップ２７でトリガが入ったかどうか
をチェックし、入った場合は、ステップ２８で第ｎフィ
ールドを取り込み、ステップ２１に戻る。この結果、ユ
ーザは任意の観測条件で、第ｎフィールドの信号を観測
することが可能となる。
【００１３】フィールド判定用の波形取り込み条件は、
バースト波の有無および位相が、一度の波形取り込みで
解析可能なように設定される必要がある。ＴＶ同期分離
回路１３によって奇数または偶数のフィールド同期パル
ス信号（垂直同期パルス）および水平同期パルス信号を
取り出し、トリガセレクタ１４によって垂直同期パルス
をＡトリガ、水平パルスをＢトリガに選択する。この設
定により、奇数または偶数の垂直同期パルス位置から遅
延タイマ１５に設定された遅延時間を経過した後に、ト
リガセレクタ１４から出力される水平同期パルスによっ
て、判定用のダミー取り込みが開始される。ＰＡＬ映像
信号において１ライン期間は６４μＳであるため、奇数
フィールドの判定を行なう場合は、６ライン目でＢトリ
ガをかけ、そこから７２μＳ以上の波形取り込みサイク
ルを実行すれば、６ライン目および７ライン目のバース
ト波が一度の取り込みサイクルでメモリ１７に格納する
ことができる。タイミングコントロール回路１６の制御
によって、波形取り込みサイクルを停止した後に、メモ
リ１７に格納されたデータをＣＰＵ回路１８によって読
み出し、６ライン目および７ライン目のバースト波の情
報を解析し、取り込んだ波形のフィールド番号を認識、
次にＴＶ分離回路１３から出力されるパルス信号によっ
てスタートする波形取り込みサイクルが有効か無効かを
判定するとができる。
バースト波の有無および位相が、一度の波形取り込みで
解析可能なように設定される必要がある。ＴＶ同期分離
回路１３によって奇数または偶数のフィールド同期パル
ス信号（垂直同期パルス）および水平同期パルス信号を
取り出し、トリガセレクタ１４によって垂直同期パルス
をＡトリガ、水平パルスをＢトリガに選択する。この設
定により、奇数または偶数の垂直同期パルス位置から遅
延タイマ１５に設定された遅延時間を経過した後に、ト
リガセレクタ１４から出力される水平同期パルスによっ
て、判定用のダミー取り込みが開始される。ＰＡＬ映像
信号において１ライン期間は６４μＳであるため、奇数
フィールドの判定を行なう場合は、６ライン目でＢトリ
ガをかけ、そこから７２μＳ以上の波形取り込みサイク
ルを実行すれば、６ライン目および７ライン目のバース
ト波が一度の取り込みサイクルでメモリ１７に格納する
ことができる。タイミングコントロール回路１６の制御
によって、波形取り込みサイクルを停止した後に、メモ
リ１７に格納されたデータをＣＰＵ回路１８によって読
み出し、６ライン目および７ライン目のバースト波の情
報を解析し、取り込んだ波形のフィールド番号を認識、
次にＴＶ分離回路１３から出力されるパルス信号によっ
てスタートする波形取り込みサイクルが有効か無効かを
判定するとができる。
【００１４】設定されたフィールドが奇数フィールドで
あった場合の設定例を以下に示す。 垂直フィールド分離 ： 奇数 遅延時間 ： ５．７Ｈ 掃引モード ： Ｂ ＴＲＩＧモード 取り込み時間 ： １００μＳ サンプリング周期 ： １０ｎＳ
あった場合の設定例を以下に示す。 垂直フィールド分離 ： 奇数 遅延時間 ： ５．７Ｈ 掃引モード ： Ｂ ＴＲＩＧモード 取り込み時間 ： １００μＳ サンプリング周期 ： １０ｎＳ
【００１５】以上の設定により、６Ｈ目のバースト波の
有無および７Ｈ目のバースト波の位相判定に必要なデー
タが一度のダミー取り込みによってメモリ１７に格納さ
れる。図５はメモリ１７に格納されたデータを示してい
る。メモリ１７の先頭データから５．６μＳ離れたデー
タをＣＰＵ回路１８により検索し、その部分からバー
スト波の有無を判定する。また、先頭データから約６０
μＳおよび６４μＳ離れたデータをＶＡおよびＶＢと
し、（ＶＡ＋ＶＢ）／２の電圧値を横切るポイントをＣ
ＰＵ回路１８が検索し、パルス基点Ａとする。そしてパ
ルス基点Ａから約６．６８μＳ離れた部分からバース
ト波の位相情報を読み取り、先に判定した情報と組み合
わせることにより、ＣＰＵ回路１８はフィールド番号を
認識することができる。
有無および７Ｈ目のバースト波の位相判定に必要なデー
タが一度のダミー取り込みによってメモリ１７に格納さ
れる。図５はメモリ１７に格納されたデータを示してい
る。メモリ１７の先頭データから５．６μＳ離れたデー
タをＣＰＵ回路１８により検索し、その部分からバー
スト波の有無を判定する。また、先頭データから約６０
μＳおよび６４μＳ離れたデータをＶＡおよびＶＢと
し、（ＶＡ＋ＶＢ）／２の電圧値を横切るポイントをＣ
ＰＵ回路１８が検索し、パルス基点Ａとする。そしてパ
ルス基点Ａから約６．６８μＳ離れた部分からバース
ト波の位相情報を読み取り、先に判定した情報と組み合
わせることにより、ＣＰＵ回路１８はフィールド番号を
認識することができる。
【００１６】
【発明の効果】本発明は、上記実施例から明らかなよう
に、ＰＡＬ映像信号８フィールドシーケンスを分離し、
ユーザの設定に応じて任意のフィールドのデータを確実
に収集しうる波形解析装置を提供することができる。
に、ＰＡＬ映像信号８フィールドシーケンスを分離し、
ユーザの設定に応じて任意のフィールドのデータを確実
に収集しうる波形解析装置を提供することができる。
【図１】本発明の一実施例における波形解析装置のブロ
ック図
ック図
【図２】ＰＡＬ映像信号の概略を示す信号波形図
【図３】ＰＡＬ８フィールド分離条件を示す一覧図
【図４】本発明の一実施例における波形取り込み処理の
アルゴリズムを示すフロー図
アルゴリズムを示すフロー図
【図５】本発明の一実施例におけるフィールド判定用の
ダミー取り込みの例を示す模式図
ダミー取り込みの例を示す模式図
１１ 増幅器 １２ Ａ／Ｄ変換器 １３ ＴＶ同期分離回路 １４ トリガセレクタ １５ 遅延タイマ １６ タイミングコントロール回路 １７ メモリ １８ ＣＰＵ回路
Claims (1)
- 【請求項１】 映像入力信号を増幅する増幅器と、増幅
された信号をディジタル変換するＡ／Ｄ変換器と、トリ
ガ信号から映像信号の奇数、偶数フィールドに応じた垂
直同期パルス信号と水平同期パルス信号を取り出すＴＶ
同期分離回路と、入力された同期パルス信号をセレクト
して出力するトリガセレクタと、前記トリガセレクタの
出力に同期してスタートする遅延タイマと、前記タイマ
の出力およびトリガセレクタの出力に同期してスタート
するタイミングコントロール回路と、前記タイミングコ
ントロール回路によってライトネーブル信号およびライ
ト／リードアドレスをコントロールされて前記Ａ／Ｄ変
換器の出力データを格納するメモリと、前記メモリに格
納されたデータの読み出しおよび映像信号のバースト波
の状態監視のための数値演算を行なう演算回路とを備え
た波形解析装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5272388A JP2741161B2 (ja) | 1993-10-29 | 1993-10-29 | 波形解析装置 |
| US08/302,186 US5539472A (en) | 1993-10-29 | 1994-09-08 | Waveform analyzer for separating an eight field sequence of a PAL video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5272388A JP2741161B2 (ja) | 1993-10-29 | 1993-10-29 | 波形解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131826A JPH07131826A (ja) | 1995-05-19 |
| JP2741161B2 true JP2741161B2 (ja) | 1998-04-15 |
Family
ID=17513194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5272388A Expired - Fee Related JP2741161B2 (ja) | 1993-10-29 | 1993-10-29 | 波形解析装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5539472A (ja) |
| JP (1) | JP2741161B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10336694A (ja) * | 1997-06-03 | 1998-12-18 | Brother Ind Ltd | 映像信号取込装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2723949C3 (de) * | 1977-05-27 | 1980-02-07 | Grundig E.M.V. Elektro-Mechanische Versuchsanstalt Max Grundig, 8510 Fuerth | Verfahren zur Fremdsynchronisierung eines Farbfernseh-Taktgebers nach CCIR-PAL-Norm |
| US4337477A (en) * | 1979-04-19 | 1982-06-29 | Matsushita Electric Industrial Co., Ltd. | Color demodulating apparatus |
| US5068717A (en) * | 1990-04-27 | 1991-11-26 | Jenison Timothy P | Method and apparatus for synchronization in a digital composite video system |
| JP2516094B2 (ja) * | 1990-08-09 | 1996-07-10 | 日本ビクター株式会社 | Ｐａｌ信号のカラ―フィ―ルド検出回路 |
| JP3019979B2 (ja) * | 1991-03-04 | 2000-03-15 | 日野自動車株式会社 | ハイブリッドサスペンション装置 |
-
1993
- 1993-10-29 JP JP5272388A patent/JP2741161B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-08 US US08/302,186 patent/US5539472A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5539472A (en) | 1996-07-23 |
| JPH07131826A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5294320B2 (ja) | ノー・デッド・タイム・アクイジション・システム及びアクイジション方法 | |
| JPH09236621A (ja) | サンプリング方法および装置 | |
| JPH05196647A (ja) | デジタル・オシロスコープ | |
| CN101551414A (zh) | 用于无死区采集的改进的隔开算法 | |
| JP2741161B2 (ja) | 波形解析装置 | |
| KR100281696B1 (ko) | 초음파시험시스템의신호처리 | |
| JP2549002B2 (ja) | 映像信号取り込み回路 | |
| JP2003099294A (ja) | データ記録装置 | |
| JP3281149B2 (ja) | 波形記録装置 | |
| JPH07333250A (ja) | デジタルストレージオシロスコープ | |
| JPH11352155A (ja) | デジタルオシロスコープ | |
| JP3378973B2 (ja) | 制御コンソール | |
| JP2549001B2 (ja) | 映像信号取り込み回路 | |
| RU2019060C1 (ru) | Устройство ввода-вывода изображения | |
| KR0148981B1 (ko) | 수평동기 신호 카운터를 이용한 화상 변환장치 | |
| JPH0520472A (ja) | 波形測定装置 | |
| JPH0678243A (ja) | コントラストコントロール回路 | |
| JP3067133B2 (ja) | 表示装置 | |
| JP3743275B2 (ja) | 映像信号処理装置 | |
| KR200208540Y1 (ko) | 티브이 스케일 조정장치 | |
| SU1023356A1 (ru) | Устройство дл распознавани дефектов изображений объектов | |
| JPH0621936A (ja) | 信号処理方法 | |
| JP2969082B2 (ja) | 生体信号表示装置 | |
| JPS6329343B2 (ja) | ||
| JP2000132137A (ja) | 垂直同期信号検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |