JP2741025B2 - プログラマブル・コントローラ - Google Patents
プログラマブル・コントローラInfo
- Publication number
- JP2741025B2 JP2741025B2 JP62153953A JP15395387A JP2741025B2 JP 2741025 B2 JP2741025 B2 JP 2741025B2 JP 62153953 A JP62153953 A JP 62153953A JP 15395387 A JP15395387 A JP 15395387A JP 2741025 B2 JP2741025 B2 JP 2741025B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- processing unit
- central processing
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラマブル・コントローラの入／出力モ
ジュールの改良に関し、更に詳述すれば少ない信号線で
その異常を中央処理装置側に識別検知せしめ得るプログ
ラマブル・コントローラを提案するものである。 〔従来の技術〕 プログラマブル・コントローラの入／出力モジュール
においては端子台が外れるとか、ヒューズが溶断すると
かの異常が生じ得る。このような異常は場合によっては
重大な事故に繋がるから警報を発せしめ、或いは運転を
停止させる等の対応をとる必要がある。これを可能とす
るために入／出力モジュールから中央処理装置に対して
異常の発生を報じるようにしたプログラマブル・コント
ローラが公知である。 第４図は従来の１例を示し41は中央処理装置、42は入
／出力モジュールを表している。入／出力モジュールは
複数が接続されている。中央処理装置41は入／出力モジ
ュールの選択信号をモジュール選択線44に発し、またこ
れに接続される外部回路（図示せず）を選択するアドレ
ス信号をアドレス線43に発する。外部回路に対する入／
出力データはデータ線45によって送受される。 入／出力モジュール42はそれ自身の異常を検出する回
路49を備えており、異常を検出した場合には出力トラン
ジスタ48をオンさせてプルアップされているそのコレク
タに連なる異常報知線47をローレベルとすることで異常
発生を中央処理装置41に報じる。異常報知線47は中央処
理装置41の割込端子に与えられる。 また異常を生じた入／出力モジュール及びその異常の
種類識別のために各入／出力モジュール42は異常コード
発生回路50を備え、夫々を識別するためのコードを中央
処理装置41へ異常コード伝送線46を介して報じる。いま
異常コード発生回路50及び異常コード伝送線46を６ビッ
ト構成とし、モジュール識別に４ビット、異常の種類識
別に２ビットを与えるとすると、16の入／出力モジュー
ルについて各４種類の異常の識別が可能である。 〔発明が解決しようとする問題点〕 ところで上述の発明から明らかなようにこの構成では
異常を生じたモジュールの識別、異常種類の識別を可能
とするために多数ビットの異常コード伝送線46を必要と
する。 また複数の異常が発生した場合もいずれか１つだけが
中央処理装置に報じられるに過ぎない。 本発明は斯かる問題点を解決するためになされたもの
であり、中央処理装置−入／出力モジュール間の信号線
を少なくでき、また同時発生した複数の異常も検出でき
るプログラマブル・コントローラを提供することを目的
とする。 〔問題点を解決するための手段〕 本発明に係るプログラマブル・コントローラは、外部
回路に対する入／出力インターフェースとなる入／出力
モジュールを複数備え、各モジュールの複数種類の異常
を検出して中央処理装置側へ報ずべくなしてあるプログ
ラマブル・コントローラにおいて、各入／出力モジュー
ルの複数種類の異常夫々の有無について２値信号を出力
する異常検出回路と、該異常検出回路の出力を中央処理
装置が発する信号に従って択一的に選択するための選択
回路とを備え、選択された異常検出回路出力を中央処理
装置へ与えるべくなしてあることを特徴とする。 〔作用〕 中央処理装置は各入／出力モジュールに対しモジュー
ル選択線を通じて順次的に選択信号を発する。そして各
入／出力モジュールと選択している間において中央処理
装置は入出力回路を選択するためのアドレス信号を順次
的に発する。また、このアドレス信号は異常検出回路の
出力選択信号でもあるので異常があった場合はその選択
タイミングで中央処理装置へ報じられることになるか
ら、中央処理装置は異常の種類及び異常発生モジュール
を知ることができる。 〔実施例〕 以下本発明をその実施例を示す図面に基づいて詳述す
る。 第１図は本発明のプログラマブル・コントローラの要
部を示すブロック図であり、中央処理装置１には複数の
モジュール２（図面には１つだけが現れている）が接続
されている。各入／出力モジュールには各１本のモジュ
ール選択線が接続されており、中央処理装置１からロー
アクティブのモジュール選択信号が与えられた入／出
力モジュール２が異常検知対象となる。このモジュール
選択信号は後述する選択回路10へ与えられる。 アドレス線３は入／出力モジュール２に接続される外
部回路の選択等のためのアドレス信号を中央処理装置１
から入／出力モジュール２へ与えるものであり、アドレ
ス信号中２ビット分Ａ0,A1は選択回路10に与えられる。
異常検出回路９は第２図に示すように４種類の異常を検
出し、夫々に対応するローアクティブの信号▲▼
…▲▼を出力する。この信号▲▼…▲
▼は選択回路に与えられ選択回路10出力はこの４つの
信号の１つを選択してトランジスタ８へ与える。そのコ
レクタに連なる異常報知線７はプルアップされている
が、信号▲▼…▲▼のいずれかがトランジ
スタ８に与えられるとローレベルとなり、中央処理装置
１に割込みをかける。 その他５はデータ線である。 次に選択回路10の構成について説明する。モジュール
選択信号は２ビット/4ビットの変換を行うデコーダ13
のイネーブル端子に与えられている。アドレス信号の
LSB側２ビットＡ0,A1はこのデコーダ13の２ビット入力
Ｘ0,X1となっている。デコーダ13は第１表に示すように
Ｘ0,X1の４とおりの組合わせに対し0，1，2，3
の夫々をローとして出力するものであり、これらの出力
はORゲート14,15,16,17夫々へ与えられている。 一方、異常検出回路９は４種類の異常（例えば端子台
はずれ、ヒューズ切れ、電源ダウン、温度上昇）を検出
し、夫々を検出した場合にローアクティブの信号▲
▼，▲▼，▲▼，▲▼を出力する
ものであり、この出力はNORゲート14,15,16,17の夫々に
入力される。これらのNORゲート14,15,16,17の出力は４
入力ORゲート18へ入力され、その出力をトランジスタ８
のベースに与えている。 次に第３図のフローチャートに基づいて動作について
説明する。 中央処理装置１はいずれかの入／出力モジュール２に
対して選択信号をローレベルとして、アドレス信号を
発し、このとき異常報知線７に連なる割込端子を調べ、
割込みがかかっていない場合はアドレスをインクリメン
トし、同処理を反復し、アドレスが最大値になった場合
は選択モジュールを設定するカウンタ数値を＋１する。
そして新たに選択したモジュールについて同処理を反復
する。この間において割込がかかった場合は、そのとき
モジュール選択信号を発していたモジュールを記憶
し、次に出力アドレス信号（Ａ1,A0）を判定する。 第３図又は第１表から明らかなように割込がかかった
ときのアドレス信号（Ａ1,A0）が（0,0），（0,1），
（1,0）又は（1,1）であると0，1，2又は3がロ
ーレベルとなり、従ってローレベルとなったNORゲート
に入力されている異常検出回路９出力が有効に割込端子
に伝えられたことになる。このようにして異常が検出さ
れた場合は警報出力等のエラー処理を行えばよい。 〔効果〕 以上の如き本発明による場合は異常検出に用いるモジ
ュール選択線４及びアドレス線３は本来備えられている
ものである。従って特別な線は異常報知線７だけとな
る。従って配線が節減され、小型化，低廉化に有効であ
り、異常検出の為の信号発生といった処理は不要である
ので、入出力信号転送時間が増大することもない。また
１つのモジュールで２つ以上の異常が発生するとか、２
つ以上のモジュールで異常が発生したとしても、モジュ
ール選択信号及びアドレス信号の変更で次々と検出で
き、実質的に複数の異常を検出できる。
ジュールの改良に関し、更に詳述すれば少ない信号線で
その異常を中央処理装置側に識別検知せしめ得るプログ
ラマブル・コントローラを提案するものである。 〔従来の技術〕 プログラマブル・コントローラの入／出力モジュール
においては端子台が外れるとか、ヒューズが溶断すると
かの異常が生じ得る。このような異常は場合によっては
重大な事故に繋がるから警報を発せしめ、或いは運転を
停止させる等の対応をとる必要がある。これを可能とす
るために入／出力モジュールから中央処理装置に対して
異常の発生を報じるようにしたプログラマブル・コント
ローラが公知である。 第４図は従来の１例を示し41は中央処理装置、42は入
／出力モジュールを表している。入／出力モジュールは
複数が接続されている。中央処理装置41は入／出力モジ
ュールの選択信号をモジュール選択線44に発し、またこ
れに接続される外部回路（図示せず）を選択するアドレ
ス信号をアドレス線43に発する。外部回路に対する入／
出力データはデータ線45によって送受される。 入／出力モジュール42はそれ自身の異常を検出する回
路49を備えており、異常を検出した場合には出力トラン
ジスタ48をオンさせてプルアップされているそのコレク
タに連なる異常報知線47をローレベルとすることで異常
発生を中央処理装置41に報じる。異常報知線47は中央処
理装置41の割込端子に与えられる。 また異常を生じた入／出力モジュール及びその異常の
種類識別のために各入／出力モジュール42は異常コード
発生回路50を備え、夫々を識別するためのコードを中央
処理装置41へ異常コード伝送線46を介して報じる。いま
異常コード発生回路50及び異常コード伝送線46を６ビッ
ト構成とし、モジュール識別に４ビット、異常の種類識
別に２ビットを与えるとすると、16の入／出力モジュー
ルについて各４種類の異常の識別が可能である。 〔発明が解決しようとする問題点〕 ところで上述の発明から明らかなようにこの構成では
異常を生じたモジュールの識別、異常種類の識別を可能
とするために多数ビットの異常コード伝送線46を必要と
する。 また複数の異常が発生した場合もいずれか１つだけが
中央処理装置に報じられるに過ぎない。 本発明は斯かる問題点を解決するためになされたもの
であり、中央処理装置−入／出力モジュール間の信号線
を少なくでき、また同時発生した複数の異常も検出でき
るプログラマブル・コントローラを提供することを目的
とする。 〔問題点を解決するための手段〕 本発明に係るプログラマブル・コントローラは、外部
回路に対する入／出力インターフェースとなる入／出力
モジュールを複数備え、各モジュールの複数種類の異常
を検出して中央処理装置側へ報ずべくなしてあるプログ
ラマブル・コントローラにおいて、各入／出力モジュー
ルの複数種類の異常夫々の有無について２値信号を出力
する異常検出回路と、該異常検出回路の出力を中央処理
装置が発する信号に従って択一的に選択するための選択
回路とを備え、選択された異常検出回路出力を中央処理
装置へ与えるべくなしてあることを特徴とする。 〔作用〕 中央処理装置は各入／出力モジュールに対しモジュー
ル選択線を通じて順次的に選択信号を発する。そして各
入／出力モジュールと選択している間において中央処理
装置は入出力回路を選択するためのアドレス信号を順次
的に発する。また、このアドレス信号は異常検出回路の
出力選択信号でもあるので異常があった場合はその選択
タイミングで中央処理装置へ報じられることになるか
ら、中央処理装置は異常の種類及び異常発生モジュール
を知ることができる。 〔実施例〕 以下本発明をその実施例を示す図面に基づいて詳述す
る。 第１図は本発明のプログラマブル・コントローラの要
部を示すブロック図であり、中央処理装置１には複数の
モジュール２（図面には１つだけが現れている）が接続
されている。各入／出力モジュールには各１本のモジュ
ール選択線が接続されており、中央処理装置１からロー
アクティブのモジュール選択信号が与えられた入／出
力モジュール２が異常検知対象となる。このモジュール
選択信号は後述する選択回路10へ与えられる。 アドレス線３は入／出力モジュール２に接続される外
部回路の選択等のためのアドレス信号を中央処理装置１
から入／出力モジュール２へ与えるものであり、アドレ
ス信号中２ビット分Ａ0,A1は選択回路10に与えられる。
異常検出回路９は第２図に示すように４種類の異常を検
出し、夫々に対応するローアクティブの信号▲▼
…▲▼を出力する。この信号▲▼…▲
▼は選択回路に与えられ選択回路10出力はこの４つの
信号の１つを選択してトランジスタ８へ与える。そのコ
レクタに連なる異常報知線７はプルアップされている
が、信号▲▼…▲▼のいずれかがトランジ
スタ８に与えられるとローレベルとなり、中央処理装置
１に割込みをかける。 その他５はデータ線である。 次に選択回路10の構成について説明する。モジュール
選択信号は２ビット/4ビットの変換を行うデコーダ13
のイネーブル端子に与えられている。アドレス信号の
LSB側２ビットＡ0,A1はこのデコーダ13の２ビット入力
Ｘ0,X1となっている。デコーダ13は第１表に示すように
Ｘ0,X1の４とおりの組合わせに対し0，1，2，3
の夫々をローとして出力するものであり、これらの出力
はORゲート14,15,16,17夫々へ与えられている。 一方、異常検出回路９は４種類の異常（例えば端子台
はずれ、ヒューズ切れ、電源ダウン、温度上昇）を検出
し、夫々を検出した場合にローアクティブの信号▲
▼，▲▼，▲▼，▲▼を出力する
ものであり、この出力はNORゲート14,15,16,17の夫々に
入力される。これらのNORゲート14,15,16,17の出力は４
入力ORゲート18へ入力され、その出力をトランジスタ８
のベースに与えている。 次に第３図のフローチャートに基づいて動作について
説明する。 中央処理装置１はいずれかの入／出力モジュール２に
対して選択信号をローレベルとして、アドレス信号を
発し、このとき異常報知線７に連なる割込端子を調べ、
割込みがかかっていない場合はアドレスをインクリメン
トし、同処理を反復し、アドレスが最大値になった場合
は選択モジュールを設定するカウンタ数値を＋１する。
そして新たに選択したモジュールについて同処理を反復
する。この間において割込がかかった場合は、そのとき
モジュール選択信号を発していたモジュールを記憶
し、次に出力アドレス信号（Ａ1,A0）を判定する。 第３図又は第１表から明らかなように割込がかかった
ときのアドレス信号（Ａ1,A0）が（0,0），（0,1），
（1,0）又は（1,1）であると0，1，2又は3がロ
ーレベルとなり、従ってローレベルとなったNORゲート
に入力されている異常検出回路９出力が有効に割込端子
に伝えられたことになる。このようにして異常が検出さ
れた場合は警報出力等のエラー処理を行えばよい。 〔効果〕 以上の如き本発明による場合は異常検出に用いるモジ
ュール選択線４及びアドレス線３は本来備えられている
ものである。従って特別な線は異常報知線７だけとな
る。従って配線が節減され、小型化，低廉化に有効であ
り、異常検出の為の信号発生といった処理は不要である
ので、入出力信号転送時間が増大することもない。また
１つのモジュールで２つ以上の異常が発生するとか、２
つ以上のモジュールで異常が発生したとしても、モジュ
ール選択信号及びアドレス信号の変更で次々と検出で
き、実質的に複数の異常を検出できる。
【図面の簡単な説明】
第１図は本発明のプログラマブル・コントローラの要部
ブロック図、第２図は選択回路の構成を示す回路図、第
３図は中央処理装置の内容を示すフローチャート、第４
図は従来のプログラマブル・コントローラの回路図であ
る。 １……中央処理装置、２……入／出力モジュール ３……アドレス線、４……モジュール選択線 ７……異常報知線、９……異常検出回路 10……選択回路
ブロック図、第２図は選択回路の構成を示す回路図、第
３図は中央処理装置の内容を示すフローチャート、第４
図は従来のプログラマブル・コントローラの回路図であ
る。 １……中央処理装置、２……入／出力モジュール ３……アドレス線、４……モジュール選択線 ７……異常報知線、９……異常検出回路 10……選択回路
Claims (1)
- (57)【特許請求の範囲】 １．外部回路に対する入／出力インターフェースとなる
入／出力モジュールを複数備え、各モジュールの複数種
類の異常を検出して中央処理装置側へ報ずべくなしてあ
るプログラマブル・コントローラにおいて、各入／出力
モジュールの複数種類の異常夫々の有無について２値信
号を出力する異常検出回路と、該異常検出回路の出力を
中央処理装置が発する信号に従って択一的に選択するた
めの選択回路とを備え、選択された異常検出回路出力を
中央処理装置へ与えるべくなしてあることを特徴とする
プログラマブル・コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62153953A JP2741025B2 (ja) | 1987-06-19 | 1987-06-19 | プログラマブル・コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62153953A JP2741025B2 (ja) | 1987-06-19 | 1987-06-19 | プログラマブル・コントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63317836A JPS63317836A (ja) | 1988-12-26 |
| JP2741025B2 true JP2741025B2 (ja) | 1998-04-15 |
Family
ID=15573679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62153953A Expired - Lifetime JP2741025B2 (ja) | 1987-06-19 | 1987-06-19 | プログラマブル・コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2741025B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628015A (ja) * | 1992-07-09 | 1994-02-04 | Mitsubishi Electric Corp | プログラマブルコントローラ |
-
1987
- 1987-06-19 JP JP62153953A patent/JP2741025B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63317836A (ja) | 1988-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0024940A2 (en) | Method and apparatus for transmission of serial data | |
| JP2741025B2 (ja) | プログラマブル・コントローラ | |
| JPH0713880A (ja) | バスに対する情報伝送方法 | |
| JP2864611B2 (ja) | 半導体メモリ | |
| US4739506A (en) | IC chip error detecting and correcting apparatus | |
| JPH02149040A (ja) | データ伝送方式 | |
| US20040177289A1 (en) | Method and arrangement for detecting and correcting line defects | |
| JPH07240264A (ja) | ケーブル接続異常検出回路およびその方法 | |
| JPH0573343A (ja) | データ転送処理装置 | |
| JP2892821B2 (ja) | データ転送装置 | |
| JPS63217749A (ja) | パタ−ン検出回路 | |
| JP2548063Y2 (ja) | 多分配装置 | |
| JPS6051127B2 (ja) | アドレス設定回路 | |
| JPH03126149A (ja) | バスシステム診断方式 | |
| JPS63126041A (ja) | 信号入力装置 | |
| JPS6231385B2 (ja) | ||
| JPH0215350A (ja) | 信号線異常時の信号保障方式 | |
| JPS63281539A (ja) | 誤りデ−タ発生回路 | |
| JPS6224344A (ja) | 共通バスの障害検出方式 | |
| JPH0760391B2 (ja) | 誤り訂正機構 | |
| JPH06291745A (ja) | 転送データの誤り検出方法及びその検出システム | |
| JPH0679298B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPS6276843A (ja) | 伝送制御方式 | |
| JPH02171845A (ja) | バス方式 | |
| JPS63136237A (ja) | デジタル出力回路の診断方式 |