JP2733696B2 - ハーフ・トーン・ピクセル・プロセッサ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、高水準の画像をビット・マップ制御のピク
セル表示に変換するピクセル・プロセッサ、特に、ハー
フ・トーン（中間調）表示を行う為のビット・マップを
有する画像処理システムに適用して好適なピクセル・プ
ロセッサに関する。

［従来の技術及び発明が解決しようとする課題］ レーザ形式、インク・ジェット形式、又はインパクト
形式等のドット・マトリクス・プリンタでは、プリント
するページをドット、即ちピクセルの配列で編成し、こ
のピクセル配列の種々のピクセルに選択的にインク付け
（即ち、オン）することにより、画像をプリントする。
内部又は外部のコンピュータは、プリントされるページ
のビット・マップのピクセル・データ・ワードに応じて
プリンタを制御する。各ピクセル・データ・ワードの各
ビットは、１つのピクセルに対応しており、その対応す
るピクセルをプリンタがオンするか否かを示している。

オブジェクト指向型グラフィック・デザイン・システ
ムは、高水準の画像データを用いてグラフィック・デザ
インを描き、操作し、記憶する。この画像データとは、
グラフィック・デザインを構成する種々のグラフィック
・オブジェクト（文字、線、矩形、円等）を表すデータ
の集まりである。例えば、画像データは、４隅の座標、
エッジの太さ、エッジのパターン、及びその他の属性等
により矩形を表しても良い。プリンタ内部又は外部のコ
ンピュータは、ユーザがグラフィック・デザインのプリ
ントを要求したとき、この画像データをビット・マップ
に変換する。

ドット・マトリクス・プリンタでは、種々のピクセル
を選択的にインク付けすることにより画像プリントを作
成する。このとき、インク付けされる総てのピクセルは
同じ濃度でプリントされる。しかし、カラー又は白黒の
様々な濃度の画像を含むグラフィック・デザインをプリ
ントする際には、ハーフ・トーン（中間調濃度）の技法
がしばしば用いられる。ハーフ・トーン・システムで
は、プリントされるページは、複数のハーフ・トーン・
セルの配列の上にマッピングされる。各ハーフ・トーン
・セルは、それ自身小さな矩形のピクセル配列である。
ハーフ・トーン・セルの中の各ピクセルは、例えば１〜
100までの中の異なる濃度の閾値が割り当てられてお
り、画像を構成している各グラフィック・オブジェクト
も１〜100までの濃度レベルが割り当てられている。画
像データによって各グラフィック・オブジェクトの濃度
レベルも表される。ピクセル・プロセッサは、この画像
データを処理してビット・マップを作成する際に、グラ
フィック・オブジェクトの所望の濃度レベルをそのグラ
フィック・オブジェクトに含まれる各ピクセルの濃度閾
値レベルと比較する。もし、濃度閾値レベルがグラフィ
ック・オブジェクトの濃度レベルより低ければ、ピクセ
ル・プロセッサは、そのピクセルがグラフィック・オブ
ジェクトの一部としてプリントされるようにそのピクセ
ルに対応するビットをセットする。濃度レベルの比較結
果がその逆の場合には、ピクセル・プロセッサはそのピ
クセルのビットをセットしない。濃度レベルが100のグ
ラフィック・オブジェクトの場合、そのグラフィック・
オブジェクトに含まれる総てのピクセルが100以下の閾
値レベルに割り当てられているので、総てのピクセルが
プリントされている。グラフィック・オブジェクトの濃
度レベル50の場合、そのグラフィック・オブジェクトに
含まれるピクセルの半分だけが50以上の濃度レベルにあ
るので、これら半分のピクセルがプリントされる。これ
らのピクセルは微小であり、接近して配列されているの
で、プリントされないピクセルによるギャップを観測者
が認識することは容易ではない。しかし、濃度レベル50
の画像の方が濃度レベル100の画像よりプリントされる
ピクセル数が少ないので、濃度50の画像の方が濃度100
の画像より薄く見えることになる。

このハーフ・トーン技法により、グラフック・プリン
トに深さ、陰影、及びその他の面白い効果を加えること
が出来るが、コンピュータがハーフ・トーン技法を実行
するのに必要な処理ステップが追加される為に、コンピ
ュータが画像データをビット・マップに変換する為の時
間も増加してしまう。

従って、本発明の目的は、画像を表す画像データをハ
ーフ・トーンのビット・マップに高速に変換出来るピク
セル・プロセッサを提供することである。

本発明の他の目的は、様々な濃度レベルを有するグラ
フィック・オブジェクトを表すビット・マップを作成し
得るピクセル・プロセッサを提供することである。

本発明の更に他の目的は、ハーフ・トーン・セルを画
像の垂直又は水平方向にオフセットして配列し、より改
善されたハーフ・トーン表示を得るビット・マップを生
成し得るハーフ・トーン・ピクセル・プロセッサを提供
することである。

［課題を解決する為の手段及び作用］ 本発明は、米国特許出願第239875号「シグナル・バス
・グラフィックス・データ・プロセッシング・パイプラ
イン（Signal Bus Graphics Data Processing Pipelin
e）」（対応日本出願、特願平１−227291号「データ処
理システム」）の明細書に記載された画像処理システム
の一部として使用するのに好適なピクセル・プロセッサ
を開示している。上記画像処理システムでは、そのシス
テム内の汎用メイン・プロセッサが、複雑なグラフィッ
ク・オブジェクトの集合体として表された高水準画像デ
ータを、同じ画像を表すラインの集合データに変換す
る。ここで各ラインは、基点、長さ、方向及び濃度の各
要素を含んでいる。

本発明のピクセル・プロセッサは、上記メイン・プロ
セッサから送られたライン・データをハーフ・トーン技
法の為のビット・マップに変換する。このピクセル・プ
ロセッサは、メイン・プロセッサからのハーフ・トーン
・セルの各ピクセルの濃度閾値レベルを表す入力データ
を記憶する。各ライン・データを処理する際に、ピクセ
ル・プロセッサは、ビット・マップにアドレスして一連
のピクセル・データ・ワードを読み出す。各ピクセル・
データ・ワードには、ラインに沿ったピクセルに対応す
る少なくとも１ビットのデータが含まれている。このよ
うな各ビットに対して、ピクセル・プロセッサは、その
対応するピクセルのハーフ・トーン・セルの位置を求
め、このハーフ・トーン・セルの位置に割り当てられた
濃度閾値レベルがラインの濃度レベルより低いか否かを
判断し、その結果に応じてビットの状態を設定する。各
ピクセル・データ・ワードの関連するビットを適切に変
換した後、ピクセル・プロセッサは、この変換されたピ
クセル・データ・ワードをビット・マップ・メモリの同
じアドレスに書込む。

本発明によれば、ピクセル・プロセッサは、メイン・
プロセッサから送られた入力データを記憶するが、この
入力データには、ハーフ・トーン・セルの大きさの情報
及びハーフ・トーンの各ピクセルに関する濃度閾値レベ
ルの情報が含まれている。従って、画像処理を開始する
以前にメイン・プロセッサは、ピクセル・プロセッサが
使用するハーフ・トーン機構を変更することも出来る。

［実施例］ ビット・マトリクス型プリンタは、ページ上の種々の
ピクセルに選択的にインク付けすることによりグラフィ
ック・プリントを作成する。各ピクセルを形成するイン
クの量は決まっているので、グラフィック・オブジェク
トを形成している個々のピクセルの濃度を変化させて画
像の濃度を調整することは出来ない。しかし、本発明に
係るハーフ・トーン・システムでは、各グラフィック・
オブジェクトを形成するピクセル数を調整することによ
り、画像の見掛けの濃度を調整することが出来る。第1A
図〜第1D図は、グラフィック・ページを形成するピクセ
ルがハーフ・トーン・セルのマトリクスにマッピングさ
れている様子を示す図である。第1A図は、水平方向に隣
接する３つのマトリクス状ハーフ・トーン・セルを示し
ており、例えばセル（６）のような各セルは、ピクセル
（８）のようなピクセル配列で構成されている。第1A図
〜第1D図では、小さな矩形でピクセルを表し、大きな矩
形でハーフ・トーン・セルを表している。第１図の各ハ
ーフ・トーン・セル（６）は４行４列のピクセルマトリ
クスであるが、他の大きさのハーフ・トーン・セルも一
般に用いられている。ハーフ・トーン・セルの各ピクセ
ルは、第1A図の小さな矩形に重ねた数値で示された濃度
閾値レベルが割り当てられている。総てのハーフ・トー
ン・セルは同じ大きさであり、異なるハーフ・トーン・
セルのマトリクスの同じ位置のピクセルには同じ濃度閾
値レベルが割り当てられていることに留意されたい。

グラフィック・デザインに含まれている各グラフィッ
ク・オブジェクトには、１〜100までの濃度レベルが割
り当てられている。グラフィック・オブジェクトの境界
内のピクセルの濃度が濃度閾値レベル以上ならば、その
ピクセルはプリントされ、濃度閾値レベルより低けれ
ば、そのピクセルはプリントされない。第1B図は、濃度
100のラインであるグラフィック・オブジェクトが第1A
図の３つのハーフ・トーン・セルによりどのようにプリ
ントされるかを示す図である。各ハーフ・トーン・セル
の中の総てのピクセルには100より小さい値の閾値が割
り当てられているので、このラインの総てのピクセルが
プリントされる。第1C図は、３つのハーフ・トーン・セ
ルを横切る濃度50のラインを同様に示している。このラ
インに沿ったピクセルの中には濃度閾値レベルが50より
大きいものもあるので、そのようなピクセルはプリント
されない。第1C図のラインを構成するピクセルの間にギ
ャップが生じているが、各ピクセルは小さく互いに接近
しているので、これらのギャップは観測者が簡単に認識
出来るものではない。しかし、第1C図のラインのプリン
トされるピクセル数は、第1B図のラインのピクセル数よ
り少ないので、第1C図のラインは、第1B図のラインより
濃度が低く、薄く見える。第1D図は、濃度75のラインが
３つのハーフ・トーン・セルを横切る場合を示してい
る。この第1D図のラインは、第1C図のラインより濃いが
第1B図のラインより薄くなっている。

３色のドット・マトリクス・プリンタは、例えばシア
ン、マゼンタ及びイエローの如き三原色でピクセルをプ
リントすることによりカラー画像を作成する。プリント
・ページは、３つの重なり合うピクセルマトリクスに編
成され、各マトリクスは、基本色の個々のピクセルを含
んでいる。これらのピクセルは、小さく、間隔が短いの
で、プリントするピクセルの色を組み合わせることによ
り、グラフィック・オブジェクトを形成するピクセル見
掛けの色を調整し得る。多色型のハーフ・トーン・セル
も第1A乃至第1D図に示したような白黒型ハーフ・トーン
と略同様であるが、プリントされる各グラフィック・オ
ブジェクトは、三原色の各々に関して異なる濃度レベル
を有する点が異なっている。特定の色のピクセルに関し
て割り当てられたグラフィック・オブジェクトの濃度
が、そのピクセルに対応する位置の濃度閾値レベルを超
えるか又は等しいとき、その特定の色のピクセルはプリ
ントされピクセル対象の一部を形成する。従って、グラ
フィック・オブジェクトの色及び見掛けの濃度は、三原
色に夫々割り当てられた相対的濃度により決まる。３色
型システムでは、黒いピクセルを近似的に表す為に３色
総ての隣接するピクセルをプリントしている。４色型ピ
クセルでは、黒いピクセルを直接プリントしている。

第２図は、本発明のハーフ・トーン型ピクセル・プロ
セッサを含むグラフィック・デザイン・プリント・シス
テムの関連する一部分を示すブロック図である。第３図
は、第２図のシステムのデータの流れを示すブロック図
である。これら第２図及び第３図を参照すると、コンピ
ュータ支援のグラフィック・デザイン・システム10が、
プリンタ（12）によりプリントされるべき高水準の画像
データを発生する。この高水準の画像データは、種々の
属性（色、充填パターン、太さ等）を有するグラフィッ
ク・オブジェクト（ライン、矩形、及び円等）の集合体
として表すと共に、ページ上における画像の特定の位置
も表す。画像をプリントする際に、グラフィック・デザ
イン・システム（10）は、画像データ列をポート（16）
を介して画像処理システム（14）に転送する。この画像
処理システム（14）は、メイン・プロセッサ（16）（好
適にはモトローラ社製の68020型）、ROM（20）、RAM（2
2）及びハーフ・トーンピクセル・プロセッサ（24）を
含んでおり、これらの要素は総てバス（26）に接続され
ている。ポート（16）は、入力する画像データをバス
（26）に出力する。ROM（20）及びRAM（22）からの命令
に従って動作し、RAM（22）を一時的なデータ記憶の為
に使用して、メイン・プロセッサ（18）は、入力する高
水準の画像データを、同じ画像をピクセルラインの集合
として設定するデータに変換する。画像を形成する各ラ
インのデータは、ページ上のラインの一端の座標（その
ラインの基点の座標）、その基点からのラインの方向、
そのラインの長さ（ラインのピクセル数）及びラインの
濃度を表している。

メイン・プロセッサ（18）は、バス（26）を介してハ
ーフ・トーンピクセル・プロセッサ（24）に各ラインの
データを送る。ピクセル・プロセッサ（24）は、そのデ
ータを処理して、ラインをプリントする為にページのど
のピクセルにインク付け（オン）するかを決定し、その
結果、RAM（22）の中のそのページのビット・マップを
更新する。ビット・マップは、アドレス可能な32ビット
のピクセル・データ・ワードの集合体である。各ピクセ
ル・データ・ワードの各ビットは、ページの特定のピク
セルに対応しており、そのページがプリントされる際
に、その対応しているピクセルがオンするか否かを示し
ている。ラインのピクセル・データを処理する際に、ピ
クセル・プロセッサ（24）は、ビット・マップをアドレ
スして一連のピクセル・データ・ワードを読み出す。各
ピクセル・データ・ワードは、ラインに沿ったピクセル
に対応する少なくとも１ビットの情報を含んでいる。こ
のような各ビットに対して、ピクセル・プロセッサ（2
4）は、所定のハーフ・トーン機構に従ってその対応ピ
クセルをオンするか否かを決定し、その結果に応じてそ
のピクセルの状態を設定する。ピクセル・データ・ワー
ドの関連するビットを処理及び変更した後、ピクセル・
プロセッサ（24）は、その変更済みのピクセル・データ
・ワードをRAM（22）の中のビット・マップに書込む。

本発明に係るハーフ・トーンピクセル・プロセッサ
（24）は、白黒又は多色のハーフ・トーン機構の何れか
で選択的に実現され、メイン・プロセッサ（18）からの
ラインのデータで決まる見掛け上のカラー濃度で各ライ
ンをプリントする。ピクセル・プロセッサ（24）で用い
られるハーフ・トーン・セルの大きさ（即ち、垂直方向
及び水平方向のピクセル数）及び濃度閾値レベルに関す
る調整は、プログラム可能である。更に、ピクセルプロ
セッサ（24）は、ページ上にハーフ・トーン・セルを割
り当てる（マッピングする）際に、プログラムされた垂
直又は水平方向のオフセットを加えても良い。第4A図
は、オフセットの無い９つのハーフ・トーン・セルのマ
トリクスの相対的位置を示している。第4B図は、例え
ば、＋２ピクセル分の水平方向のオフセットをハーフ・
トーン・マトリクスに与えたときの同じ９つのセルの配
列関係を示している。即ち、これらハーフ・トーン・セ
ルの各行は、上のセル行に対して＋Ｘ方向（第4B図の右
方向）に２ピクセル分だけオフセットされる。第4C図
は、ハーフ・トーン・セルに垂直方向の−１ピクセル分
（−Ｙ方向）のオフセットを与えたときの同じ９つのセ
ル配置を示している。この場合、ハーフ・トーン・セル
の各列は、前の列に対して−Ｙ方向に１ピクセル分だけ
オフセットされる。このような垂直又は水平方向のオフ
セットにより、低濃度のラインでピクセルのパターンが
顕著に現れるのを防ぐことが出来る。グラフィック・デ
ザイン・システム（10）は、メイン・プロセッサ（18）
に画像データを転送する前に、白黒又は多色（３又は４
色）の動作モード、セルのオフセットの量及び方向、ハ
ーフ・トーン・セルの大きさ、並びに濃度閾値レベルを
示すデータを含んだセットアップ命令を送る。これに応
じて、メイン・プロセッサ（18）は、ピクセル・プロセ
ッサ（24）の中のアドレス可能なレジスタ及びその他の
記憶装置に制御データを記憶させる。ピクセル・プロセ
ッサ（24）は、その後ライン・データをピクセル・デー
タに変換する際に、これらのデータを用いて所望のハー
フ・トーン機構を定める。

第２図のポート（30）は、プリンタ（12）を制御する
プリンタ・コントローラ（28）とバス（26）とを接続し
ている。バス（26）は、ポート（16）及び（30）、メイ
ン・プロセッサ（18）、及びピクセル・プロセッサ（2
4）によるバス（26）へのアクセスを調停する為の制御
線を含んでいる。ピクセル・プロセッサ（24）がRAM（2
2）のビット・マップの調整を完了すると、メイン・プ
ロセッサ（18）は、プリンタ・コントローラ（28）にRA
M（22）から順次ピクセル・データを読み出させると共
に、更にプリンタ（12）に制御データを供給させること
により、ビット・マップによって決まるグラフィック・
ページをプリンタ（12）にプリントさせる。

第５図は、第３図のピクセル・プロセッサ（24）の構
成を詳細に示すブロック図である。第２図のバス（26）
は、モトローラ社製68020型プロセッサ用の標準バスで
あり、32ビット・データ・バス（40）、24ビット・アド
レス・バス（42）、一組の調停線（44）、及び制御線
（46）を含んでいる。ピクセル挿入レジスタ（48）は、
データ・バス（40）を介してRAM（22）から読み出した
各ピクセル・データ・ワードを記憶する。ライン・デー
タを処理する際に、ピクセル・プロセッサ（24）は、ピ
クセル挿入レジスタ（48）内のピクセル・データ・ワー
ドの１ビット以上の状態を調整する。その後、ピクセル
・プロセッサ（24）は、トライステート・バッファ（5
0）を介して調整済みのピクセル・データ・ワードをデ
ータ・バス（40）に戻し、このデータ・ワードをビット
・マップに書込む。読み出し及び書込み動作中に、ビッ
ト・マップ・アドレス発生器（52）がトライステート・
バッファ（54）を介して適当なRAMアドレスをアドレス
・バス（42）に送る。システム・クロック信号（SYSTEM
CLOCK）によって駆動されるバス制御ステート・マシン
（56）が、適切な制御信号（CONT.）をバス制御線（4
6）上に送り、メモリの読み出し及び書込みサイクルを
制御する。

上述のように、ピクセル挿入レジスタ（48）に記憶さ
れた32ビットのピクセル・データ・ワードの各ビットの
状態により、ページ上の対応するピクセルをオンするか
又はオフするかが制御される。白黒プリンタでは、各32
ビットのピクセル・データ・ワードで32個の水平方向に
連続したピクセルを制御し得る。４色型プリンタでは、
各32ビットのピクセル・データ・ワードで４つの基本色
の各々の８ピクセルを制御し得る。ビット・マップをペ
ージに割り当てる方法は、第２図のプリンタ・コントロ
ーラ（28）及びこのコントローラが制御するプリンタの
型式によって決まる。ピクセル挿入レジスタ（48）の中
のピクセル・データ・ワードから選択された４つまでの
ビットの状態は、シアン、マゼンダ及びイエローのハー
フ・トーン・ブロック（60）、（61）及び（62）からの
入力データ・ビットに応じてカラー・マップRAM（58）
が出力したＢ（黒）、Ｃ（シアン）、Ｍ（マゼンタ）及
びＹ（イエロー）の各データ・ビットの状態に従って同
時に設定される。白黒プリンタに対しては、ピクセル・
データ・ワードの１ビットのみがRAM（58）の出力ビッ
トＣの状態に応じて調整される。３色型プリンタの場合
には、RAM（58）が出力したＣ、Ｍ及びＹのデータ・ビ
ットに応じて、ピクセル・プロセッサ（24）はピクセル
・データ・ワードの３つのビットを同時に設定する。４
色型プリンタの場合には、ピクセル・プロセッサは、RA
M（58）の４つの総ての出力ビットに従って、ピクセル
・データ・ワードの４つのビットを同時に設定する。

各ハーフ・トーン・ブロック（60）〜（62）は、対応
する基本色のハーフ・トーン・セルの濃度閾値レベルの
データを記憶すると共に、処理されるラインの濃度レベ
ルを示すデータも記憶する。ラインに沿ったシアンの各
ピクセルに対して、シアンのハーフ・トーン・ブロック
（60）は、そのブロック内におけるそのピクセルの位置
を求め、そのピクセルの閾値レベルとラインの所望の濃
度レベルとを比較し、そのピクセルの濃度閾値レベルが
所望のラインの濃度より低いか否かを示す出力ビット
Ｃ′を発生する。マゼンタ及びイエローのハーフ・トー
ン・ブロック（61）及び（62）もシアンのハーフ・トー
ン・ブロック（60）と同様であるが、これらマゼンタ及
びイエローのブロック（61）及び（62）は、夫々マゼン
タ及びイエローのハーフ・トーン・セルの濃度閾値デー
タを記憶する。シアンのハーフ・トーン・ブロック（6
0）がシアンのピクセルのオン又はオフ状態を決める出
力ビットＣ′を発生する際に、マゼンタ及びイエローの
ハーフ・トーン・ブロック（61）及び（62）も隣接して
いるマゼンタ及びイエローのピクセルのオン又はオフ状
態を示す出力ピットＭ′及びＹ′を発生する。これら
Ｃ′、Ｍ′及びＹ′のビット・データがカラー・マップ
RAM（58）をアドレスし、RAM（58）からアドレスされた
４ビットのデータ・ワードBCMYが読み出される。メイン
・プロセッサ（18）は、プリンタに用いられるカラー機
構の違いを調整するシステム・セットアップの動作中に
バス（40）を介してカラー・マップRAM（58）にデータ
をロードしても良い。このRAM（58）にデータをロード
する際に、データ・バス（40）の４本の線によりカラー
・マップRAM（58）のデータ入力端が制御され、データ
・バス（40）の３本の線により、カラー・マップRAM（5
8）のアドレス端が制御される。

システム・クロック信号で動作するモード制御ステー
ト・マシン（64）は、制御レジスタ群（66）に記憶され
ているデータに応答するが、このレジスタ群（66）のデ
ータは、ラインの方向（DIR）、ラインの長さ（ピクセ
ル数）、カラー・モード又は白黒モード（即ち、３色若
しくは４色型又は白黒型のモード）、並びにドロー（dr
aw）、スキップ（skip）、及びランレングス（run leng
th）の何れのかモード等を示している。これら３つのモ
ード（ドロー、スキップ、及びランレングス）の詳細に
関しては後述する。制御レジスタ群（66）の中の５ビッ
トのピクセル選択フィールドにより、ピクセル挿入レジ
スタ（48）の中のデータ・ワードのどのビット又はどの
ビット群を処理すべきかをモード制御ステート・マシン
（64）に伝える。モード制御ステート・マシン（64）
は、フィールド選択出力信号（FIELD SEL.）を発生し
て、カラー・マップRAM（58）の現在の出力に応じて設
定されたピクセル挿入レジスタ（48）内の32ビットのピ
クセル・データ・ワードから特定のビット又は特定のビ
ット群を選択する。

モード制御ステート・マシン（64）は、ピクセルプロ
セッサ（24）がビット・マップからピクセル・データ・
ワードを読み出してそのワードをピクセル挿入レジスタ
（48）に記憶すべき場合に、ビット・マップ・アドレス
発生器（52）に次のアドレス信号（NEXT ADDR）を転送
する。これに応じて、ビット・マップ・アドレス発生器
（52）は、バッファ（54）に出力する現在のアドレス出
力（AOUT）を変更し、ラインに沿った次のピクセルを含
むピクセル・データ・ワードを選択する。ステート・マ
シン（64）は、同じシステム・クロック信号で駆動され
るDMA（直接メモリ・アクセス）要求ステート・マシン
（68）の読み出し要求信号（READ）を送る。このステー
ト・マシン（68）は、調停線（44）を用いて周知の方法
により第２図のバス（26）を制御する。ステート・マシ
ン（68）は、バス（26）の制御をする際に、読み出し要
求信号をバス制御ステート・マシン（56）に送る。ステ
ート・マシン（56）は、バッファ（54）を制御して、ア
ドレス・バス（42）にアドレス（AOUT）を送ると共に、
制御線（46）に制御信号（CONT.）を出力してピクセル
挿入レジスタ（48）にピクセル・データ・ワードを記憶
させる。その後、バス制御ステート・マシン（56）は、
DMA要求ステート・マシン（68）に要求された読み出し
動作が完了したことを示す信号を返す。ステート・マシ
ン（68）は、これに応じて信号（DONE）をモード制御ス
テート・マシン（64）に転送する。

この時点で、モード制御ステート・マシン（64）は、
各ハーフ・トーン・ブロック（60）〜（62）及びピクセ
ル挿入レジスタ（48）に対して次のピクセル信号（NEXT
PIXEL）を順次転送する動作を開始する。次のピクセル
信号（NEXT PIXEL）が入力する毎に、ハーフ・トーン・
ブロック（60）〜（62）は、ラインに沿った次のピクセ
ルの濃度閾値レベルとそのラインの所望の濃度とを比較
し、自身の出力ビット・データＣ′、Ｍ′、及びＹ′を
適切な状態に設定する。次のピクセル信号（NEXT PIXE
L）が入力する毎に、ピクセル挿入レジスタ（48）は、
自身に記憶されているピクセル・データ・ワードの１ビ
ット以上のデータの代わりに、カラー・マップRAM（5
8）の現在の出力の１ビット以上のデータを記憶する。
フィールド選択信号（FIELD SEL.）により、置換された
ピクセル・データ・ワードのビット・データが選択され
る。モード制御ステート・マシン（64）は、次のピクセ
ル信号（NEXT PIXEL）と共にフィールド選択信号（FIEL
D SEL.）を設定することにより、カラー・マップRAM（5
8）の一連の出力ビット・データでピクセル・データ・
ワードの一連のビット・データを置換する。

ラインに沿った総てのビットが、ピクセル挿入レジス
タ（48）に記憶されたピクセル・データ・ワード内で適
正に調整されると、モード制御ステート・マシン（64）
に書込み信号（WRITE）をDMA要求ステート・マシン（6
8）に転送する。ステート・マシン（68）は、再びシス
テム・バスを制御して、バス制御ステート・マシン（5
6）に対しビット・マップRAMにピクセル・データを書込
むように要求する。バス制御ステート・マシン（56）
は、ピクセル挿入レジスタ（48）のピクセル・データを
データ・バス（40）に出力するようにバッファ（50）を
設定し、アドレス発生器（52）のアドレス出力（AOUT）
を再びアドレス・バス（42）に供給するようにバッファ
（54）を設定し、更に、制御バス（46）に制御信号を出
力して第２図のRAM（22）にデータ・バス（40）のピク
セル・データを書込む。その後、バス制御ステート・マ
シン（56）は、バッファ（50）及び（54）をオフ状態と
し、DMA要求ステート・マシン（68）に受領（アクノリ
ッジ）信号を返す。DMA要求ステート・マシン（68）
は、再びモード信号（MODE）をモード制御ステート・マ
シン（64）に転送し、ピクセル・データ・ワードがメモ
リに書き込まれたことを知らせる。ピクセルプロセッサ
（24）がラインのピクセルをまだ総て処理していなけれ
ば、モード制御ステート・マシン（64）は、次のアドレ
ス信号（NEXT ADDR）をビット・マップ・アドレス発生
器（52）へ送って、他のピクセル・データ・ワードの読
み出し、書込み、修正等のサイクルの実行を開始する。
このような過程は、ラインに沿ったピクセルの総てのピ
クセル・データ・ワードが読み出され、修正され、ビッ
ト・マップ・メモリに書き込まれるまで継続される。

上述のように、読み出し、修正、書込みの各サイクル
の最初に、ビット・マップ・アドレス発生器（52）は、
読み出し、修正、及び書込みの動作の為のピクセル・デ
ータ・ワードのアドレスを発生する。第２図のメイン・
プロセッサ（18）は、データ・バス（40）を介して新し
いアドレスを描画されるラインの基点部分として供給す
ることにより、アドレス発生器（52）の出力アドレスを
変更しても良い。このラインの基点ピクセルに対応する
ビットが、最後に描かれたラインの終点のビットと同じ
ピクセル・データ・ワードの中に入っていれば、メイン
・プロセッサ（18）は、アドレス発生器のアドレス出力
を変更する必要はない。

制御レジスタ群（66）の１つのレジスタ内の方向デー
タ・ビット（DIR）はアドレス発生器（52）にも入力さ
れる。アドレス発生器（52）は、最後のアドレス信号
（AOUT）を所定のステップ量だけ選択的にインクリメン
ト又はデクリメントして、次のアドレス（NEXT ADDR）
の各々に応じて新しいアドレス出力（AOUT）を発生する
演算論理ユニットを含んでいる。この方向データは、ア
ドレスをどれだけインクリメント又はデクリメントする
かを制御する。この方向データは、４つのビット、＋
Ｘ、−Ｘ、＋Ｙ及び−Ｙを含んでいる。例えば、＋Ｘビ
ットのみしかセットされていないと、ラインは、基点の
右側へ水平に延びる。もし、＋Ｘ及び＋Ｙのビットがセ
ットされていれば、水平に対し45度の角度で基点から右
へ延びる。従って、４つの方向ビットによりラインの８
方向が示されると便利である。もし、ラインが−Ｘ又は
＋Ｘの何れかの方向に延びていれば、アドレス発生器
（52）は、ピクセルのアドレスを１だけインクリメント
又はデクリメントする。ラインが−Ｙ又は＋Ｙの何れか
の方向に延びている場合、アドレス発生器（52）は、ア
ドレスをＭだけインクリメント又はデクリメントする。
ここで、Ｍは、ページの１本の水平ラインに沿ったピク
セルを制御するピクセル・データ・ワードの一定数であ
る。ラインが水平に対し＋45度又は−45度の角度で基点
から左又は右方向に延びている場合は、アドレス発生器
（52）は、そのラインの方向に応じて、アドレスをＭ＋
１又はＭ−１だけインクリメント又はデクリメントす
る。プリンタ・コントローラ（28）は、以上の機構に即
した方法でビット・マップのピクセル・データ・ワード
をページに割り付ける。

シアン、マゼンタ及び黄色のハーフ・トーン・ブロッ
ク（60）〜（62）は、メイン・プロセッサ（18）からデ
ータ・バス（40）を介して座標データを受ける記憶装置
を含んでいる。この座標データは、ラインの基点のピク
セルの夫々のハーフ・トーン・セル上での位置を示すデ
ータである。この座標データ及びハーフ・トーン・セル
の各ピクセルの濃度閾値を示す以前に記憶したデータに
より、ラインの基点のピクセルにどの濃度閾値を割り当
てれば良いかがハーフ・トーン・ブロックに伝わる。各
ハーフ・トーン・ブロックは、次のピクセル信号（NEXT
PIXEL）を受ける毎に、ピクセルの座標データを更新
し、記憶されたハーフ・トーン・セルのデータに従って
ラインの中の次のピクセルの新しい濃度値を指定する。
システムのセットアップ動作中に、メイン・プロセッサ
（18）は、ハーフ・トーン・セルにどのようなオフセッ
トを与えるかを示すオフセット・データ及びセルの大き
さを示すデータを各ハーフ・トーン・ブロックに供給す
る。レジスタ群（66）に記憶された方向ビット（DIR）
は、ハーフ・トーン・ブロック（60）〜（62）も制御す
る。この方向ビットは、記憶済みのオフセット及びセル
の大きさのデータと共に、各ピクセルの処理後、次の濃
度閾値を適正に指定する為にどのようにピクセル座標デ
ータを調整するかを各ハーフ・トーン・ブロックに伝え
る。

アドレス・デコーダ（70）は、制御線（46）上の信号
に応じてアドレス・バス（42）上のアドレスをデコード
する。メイン・プロセッサ（18）がデータ・バス（40）
を介して制御レジスタ群（66）、ハーフ・トーン・ブロ
ック（60）〜（62）、ビット・マップ・アドレス発生器
（52）、又はカラー・マップRAM（58）にデータを送る
と、メイン・プロセッサは、アドレス・バス（42）に適
切なアドレスを送ると共に制御線（46）に制御信号を供
給する。これらの信号に応じてアドレス・デコーダ（7
0）は、レジスタ又は他の装置がデータを受けるのを可
能にする書込みストローブ信号（WRITE STROBES）を出
力する。アドレス・バス（42）上の特定のアドレスに応
じて、アドレス・デコーダ（70）は、ゴー信号（GO）を
モード制御ステート・マシン（64）に転送する。このゴ
ー信号により、ステート・マシン（64）はラインの処理
を開始する。アドレス・デコーダ（70）のリセット出力
ビット（RESET）は、ステート・マシン（64）をリセッ
トしてシステムのスタートアップ又は再スタートの初期
状態に設定する。メイン・プロセッサ（18）は、アドレ
ス・バス（42）に特定のアドレスを供給してアドレス・
デコーダ（70）の出力信号（SUSPEND）を「真」に設定
することにより、ステート・マシン（64）の動作を一時
停止させることが出来る。メイン・プロセッサは、別の
アドレスをアドレス・バス（42）に供給してこの信号
（SUSPEND）を「偽」に設定することにより、ステート
・マシン（64）の動作を再開させることも出来る。

ピクセルプロセッサ（24）がラインのピクセル・デー
タを実際に処理している間、モード制御ステート・マシ
ン（64）は、ビジー信号（BUSY）を出力し続ける。メイ
ン・プロセッサ（18）は、ピクセルプロセッサ（24）に
データを送ろうとする際に、アドレス・デコーダ（70）
に出力信号（BUSY?）を出力させてピクセルプロセッサ
（24）がビジー状態であるか否かを周期的に判断する。
この信号（BUSY?）により、バッファ（72）がデータ・
バス（40）上の１本の線上にビジー・ビット信号を出力
する。このビジー・ビットの状態により、ピクセルプロ
セッサ（24）がラインのピクセル・データの処理を何時
完了したかをメイン・プロセッサ（18）は判断する。

既に述べたように、モード制御ステート・マシン（6
4）は、３つのモード、即ち、ドロー（draw）、スキッ
プ（skip）、及びランレングス（run length）の何れも
モードでも動作し得る。メイン・プロセッサ（18）は、
制御レジスタ群（66）にデータを記憶させて現在の動作
モードを選択する。第６図は、ピクセルプロセッサ（2
4）がドロー・モードで動作している時、モード制御ス
テート・マシン（64）が実行する処理の流れ図である。
第５図及び第６図において、モード制御ステート・マシ
ン（64）は、ゴー信号を受けるとビジー（BUSY）出力ビ
ットを「真」に設定し（ステップ80）、そしてDMA要求
ステート・マシン（68）に読み出し要求を送って第１ビ
ット・マップ・メモリを読み出しサイクルに設定する
（ステップ82）。その後、ピクセル挿入レジスタ（48）
は、ラインの基点に対応するビット又はビット群を含ん
だピクセル・データ・ワードを記憶する。次に、モード
制御ステート・マシン（64）は、信号（FIELD SELECT）
を制御して、制御レジスタ群（66）からの入力データ
（BIT SELECT）で示される基点ピクセルに対応するビッ
トのピクセル挿入レジスタ（48）内の記憶位置を選択
し、そして次のピクセル信号（NEXT PIXEL）を発生する
（ステップ84）。ステート・マシン（64）への入力信号
（COLOR/MONO）がカラー・モードの１つを指示している
と、このステート・マシン（64）は、ラインの基点の３
色又は４色のピクセルの記憶位置を選択するように、信
号（FIELD SELECT）を設定する。

次のピクセル信号（NEXT PIXEL）に応じて、ピクセル
挿入レジスタ（48）は、選択されたビット又はビット群
をカラー・マップRAM（58）の出力と置換し、ハーフ・
トーン・ブロック（60）〜（62）は、ラインの次のピク
セルをオンするか又はオフするかを判断する。ステート
・マシン（64）は、処理したピクセルの計数値を更新し
（ステップ84）、この計数値が制御レジスタ群（66）の
長さデータ（LENGTH）で決まるラインの長さに達する
と、ステート・マシン（64）はピクセルプロセッサ（2
4）がラインの処理を完了したことを知る。ステップ（8
4）ではステート・マシン（64）は、制御レジスタ群（6
6）の中のピクセル選択ビットを更新（即ち、＋Ｘ又は
−Ｘの方向ビットがセットされているか否かに応じてイ
ンクリメント又はデクリメント）し、これによりピクセ
ル・データ・ワードの次のビット又はビット群の位置が
表される。

ステップ（84）で次のピクセル信号（NEXT PIXEL）を
発生した後、モード制御ステート・マシン（64）は、ピ
クセル計数値からピクセルプロセッサ（24）がラインの
終点（EOL:End Of Line）のピクセル又はピクセル群を
処理したか否かを判断する（ステップ86）。ノーなら
ば、ステート・マシン（64）は、ピクセルプロセッサが
挿入レジスタの中のピクセル・データ・ワードの最後の
ビット（EOW:End bit Of Word）を処理したか否かをピ
クセル選択及び方向のフィールドから判断する（ステッ
プ88）。これがノーの場合、ステップ（90）でステート
・マシン（64）は、＋Ｙ及び−Ｙの方向入力ビットを検
査してラインが垂直成分を有するか否かを判断する。こ
れがノーであれば、ステート・マシン（64）は、処理す
るピクセル・データ・ワードのビットを追加しなければ
ならないと判断する。この場合、ステート・マシンの処
理はステップ（84）に戻り、フィールド選択信号（FIEL
D SELECT）を調整し、ピクセル・データ・ワードの次の
ビット又はビット群を選択し、別に信号（NEXT PIXEL）
を発生してピクセル挿入レジスタ（48）内の選択された
ビットの状態を設定する。

ステート・マシン（64）は、ラインに沿ったピクセル
に対応するピクセル挿入レジスタ（48）内のピクセル・
データ・ワードの総てのビットが適切に設定されるま
で、ステップ（84）、（86）、（88）及び（90）の処理
を繰り返し実行し続ける。ステップ（86）、（88）及び
（90）の何れかでイエスの結果が出ると、ステート・マ
シン（64）は、ピクセル・データの書込みサイクルを開
始し（ステップ92）、ここでピクセル・データ・ワード
はビット・マップに書き込まれる。その後、ステート・
マシン（64）は、一時停止入力ビットをチェックし、動
作を一時停止すべきか否かを判断する（ステップ94）。
ステート・マシン（64）は、一時停止ビットがリセット
（ノーと判断）されるまで、ステップ（94）を繰り返し
実行し続ける。ステップ（96）で、ピクセルプロセッサ
がラインの終点のピクセル又はピクセル群をまだ処理し
ていない（即ち、ノー）と判断されると、ステート・マ
シンは、ステップ（97）で次のアドレス信号を発生し、
これによりビット・マップ・アドレス発生器（52）が次
のピクセル・データ・ワードをアドレスする為の出力を
変更する。その後、ステート・マシン（64）は、ステッ
プ（82）に戻り、新しいメモリの読み出しサイクルを開
始し、ステップ（96）でピクセルプロセッサがラインの
総てのピクセルを処理したと判断されるまで、ステップ
（82）〜（97）を繰り返し実行し続ける。

ピクセル・データの処理を開始する前に、メイン・プ
ロセッサ（18）は、制御レジスタに４ビットで方向を表
すDIRフィールドに類似した４ビットのHOOKフィールド
を記憶する。このHOOKフィールドがゼロでなければ、そ
の内部データはメイン・プロセッサにより変更され、そ
のHOOKフィールドの表す方向で処理されたばかりのライ
ンの最後のピクセルから１ピクセル分だけオフセットさ
れた次に処理されるラインの基点のピクセルを表すデー
タになる。従って、次に描かれるラインの基点が直前に
描かれたラインの最後の点の隣にある場合には、メイン
・プロセッサ（18）は、次のラインの処理の前に次のラ
インの基点を表すピクセルプロセッサ（24）のデータを
変更する必要がなくなる。ステート・マシン（64）は、
ステップ（96）でピクセルプロセッサ（24）がラインの
処理を完了したと判断した後、ステップ（98）でフック
（HOOK）動作を実行する。このフック動作では、ステー
ト・マシン（64）は、制御レジスタの中のDIRフィール
ドをHOOKフィールドと置換し、ハーフ・トーン・ブロッ
ク（60）〜（62）に次のピクセルの位置を更新させる為
のNEXT PIXELパルスを発生する。方向（DIR）フィール
ド及びビット選択フィールドから次のピクセル・データ
が別のピクセル・データ・ワードの中にあると判断する
と、ステート・マシン（64）は、NEXT ADDRパルスをビ
ット・マップ・アドレス発生器（52）に送り出力アドレ
スを更新させる。その後、ステート・マシン（64）は、
ステップ（99）でBUSY信号を「偽」に設定し、動作を停
止する。

第７図は、ピクセルプロセッサ（24）のスキップ・モ
ードの動作を示す流れ図である。このスキップ・モード
では、上述のドロー・モードと同様に動作するが、新し
いラインを描く為にピクセル・データ・ワードを読み出
したり、変更したり、ビット・マップに書き込んだりす
ることはない。このスキップ・モードの動作は、ピクセ
ルプロセッサに記憶された、ラインの基点を示すデータ
を調整する方法である。スキップ・モードをセットアッ
プする為に、メイン・プロセッサ（18）は、ドロー（DR
AW）／スキップ（SKIP）／ランレングス（RL）のフィー
ルドをスキップ・モードに設定し、LENGTHフィールドを
調整して最後に描いたラインの終点と次に描くラインの
基点が何ピクセル分離れているかをピクセルプロセッサ
（24）に知らせ、更に、最後のラインの終点と次に描く
ラインの基点の間の方向を表すDIRフィールドを調整す
る。その後、メイン・プロセッサ（18）は、ステート・
マシン（64）に入力されるGO信号を発生する。

第７図において、モード制御ステート・マシン（64）
は、BUSYビットを「真」に設定し（ステップ100）、ス
テップ（102）で、NEXT PIXELパルスを発生してハーフ
・トーン・ブロック（60）〜（62）にハーフ・トーン・
セルのピクセル座標を更新させる。また、このステップ
（102）では、ステート・マシン（64）は、ラインのピ
クセルカウント及びピクセル選択（PIXEL SEL）フィー
ルドを更新する。その後、ステート・マシン（64）は、
ステップ（104）でラインの終点（EOL:End Of Line）の
ピクセルカウントをチェックする。更に、ステップ（10
6）でピクセル選択フィールド及び方向ビットをチェッ
クしてピクセルプロセッサがピクセル・データ・ワード
の処理を終了したか否か（即ち、EOW:End Of Wordを処
理したか否か）を判断する。ステップ（108）では、方
向ビットをチェックしてラインが垂直成分（＋Ｙ、−
Ｙ）を有するか否かを判断する。もし、ステップ（10
4）、（106）及び（108）のテストの結果が総てノーで
あれば、ステート・マシン（64）は、ステップ（102）
に戻り、NEXT PIXELパルスを再度出力する。ステート・
マシン（64）は、ステップ（104）、（106）及び（10
8）の何れかでイエスの結果がでるまで、ステップ（10
2）〜（108）の処理を繰返す。これらのステップの何れ
かでイエスになると、ステップ（110）で、必要ならばS
USPENDビットを「真」にしてステート・マシン（64）の
動作を中断する。その後、ステート・マシン（64）は、
ステップ（111）でピクセルプロセッサ（24）がライン
の終点（EOL:End Of Line）のピクセル処理を終了した
か否かを判断し、これがノーならば、ステップ（112）
でNEXT ADDRESSパルスを発生し、ステップ（111）でラ
インの総てのピクセルの処理をピクセルプロセッサ（2
4）が完了したと判断されるまで、ステップ（100）〜
（112）のループ処理が繰り返される。その後、ステッ
プ（116）でステート・マシン（64）は、BUSYビットを
「偽」に設定し、動作を終了する。

ランレングス（Run Length又はRL）モードは、破線状
ラインを高速に処理し得るモードであり、各破線の長さ
及び各破線間の間隔を調整可能とする。メイン・プロセ
ッサ（18）は、ドロー・モードをセットアップする場合
と殆ど同じデータをピクセルプロセッサ（24）に供給し
てピクセルプロセッサ（24）をランレングス・モードに
セットアップする。しかし、メイン・プロセッサ（18）
は、LENGTHデータを供給する代わりに、一連の破線の長
さ及び破線間の間隔を表す連続する４ビットのフィール
ドを含む32ビットのデータ・ワードをピクセルプロセッ
サに供給する。更に、メイン・プロセッサ（18）は、DR
AW/SKIP/RLのフィールドをドロー・モードからランレン
グス・モードに設定する。

第８図は、ランレングス・モードにおけるモード制御
ステート・マシン（64）の動作を表す流れ図である。GO
信号を受けると、ステート・マシン（64）は、BUSY信号
を「真」に設定し（ステップ120）、次のステップ（12
2）でカウンタＩを１に設定する。その後ステップ（12
4）で、ステート・マシン（64）は、LENGTHフィールド
をランレングス・データのＩ番目の４ビット・フィール
ドRL（Ｉ）の値に等しく設定する。第１番目のランレン
グス・フィールドDL（１）はスキップ動作の（即ち、処
理が飛ばされる）ピクセル数（０〜15）を表す。ステー
ト・マシン（64）は、ステップ（126）で第７図の処理
と同様のスキップ動作を実行し、DIRフィールド及びLEN
GTHフィールドで夫々表される方向及び長さの次に描か
れるラインの基点を動かす。ステート・マシン（64）
は、ステップ（128）でＩの値をインクリメントし、ス
テップ（130）でRLフィールドをRL（Ｉ）に等しく設定
する。２番目のランレングス・フィールドRL（２）は、
ラインの第１破線部分の範囲内のピクセル数（０〜15）
を表す。ステップ（132）で、ステート・マシン（64）
は、第６図で示した処理と同様のドロー・モード動作を
実行し、DIRフィールド及びLENGTHフィールドで夫々表
された方向及び長さのラインを描く。ステップ（134）
で、再びＩの値をインクリメントし、ステップ（136）
で、このＩの値が８（即ち、32ビットの中の４ビットの
フィールドの数）以下（ノー）であれば、ステート・マ
シン（64）の処理は、ステップ（124）へ戻る。ステッ
プ（136）でＩの値が８より大きい（イエス）と判断さ
れ、破線の処理が充分に行われるまで、ステート・マシ
ン（64）は、ステップ（124）〜（136）のループ処理を
繰り返し実行する。ステップ（138）でBUSY信号を
「偽」に設定し、動作を終了する。

第９図は、第５図のシアンのハーフ・トーン・ブロッ
ク（60）の詳しいブロック図である。他のハーフ・トー
ン・ブロック（61）及び（62）も同様の構成である。こ
のハーフ・トーン・ブロックは、Ｘアドレス発生器（14
0）、Ｙアドレス発生器（142）、加算器（144）、RAM
（146）、ラッチ（148）及び比較器（150）を含んでい
る。RAM（146）は、ハーフ・トーン・セルの異なるアド
レスの各ピクセルの濃度閾値データを記憶する。メイン
・プロセッサ（18）は、この濃度閾値データをデータ・
バス（40）を介してハーフ・トーン・ブロックに供給す
る。NEXT PIXELパルスが供給される毎に、Ｘ及びＹアド
レス発生器（140）及び（142）は、ハーフ・トーン・セ
ルのピクセルのＸ及びＹ座標を表すXADDR及びYADDR座標
データを発生する。加算器（144）は、これらXADDR及び
YADDRの両データをRAM（146）のアドレスに加算する。
メイン・プロセッサ（18）は、RAM（146）に記憶された
濃度閾値データを並べ換え、RAM（146）から適当な濃度
閾値データを読み出し、比較器（150）に入力する。ラ
ッチ（148）は、バス（40）から比較器（150）の他方の
入力端に供給されるラインの濃度データをラッチする。
比較器（150）は、ラッチ（148）からのライン濃度デー
タ値がRAM（146）のピクセル濃度閾値データに等しくな
るか、或いは超えると、このハーフ・トーン・ブロック
の出力信号としてＣ′を出力する。

ハーフ・トーン・セルは、Ｘ（横）方向のピクセルの
変数（XMOD）とＹ（縦）方向のピクセルの変数（YMOD）
とで構成されている。システムのセットアップ中に、メ
イン・プロセッサ（18）は、Ｘ及びＹのアドレス発生器
（140）及び（142）にXMOD及びYMODのデータを記憶する
と共に、ハーフ・トーン・セル配設のＸ及びＹのオフセ
ット値を表すデータ（XOFFSET及びYOFFSET）と、所定の
セルの大きさを設定する為にどれだけXADDR及びYADDRを
インクリメント又はデクリメントすれば良いかを示すデ
ータ（XSTEP及びYSTEP）も記憶する。第５図の制御レジ
スタ（66）に記憶された方向（DIR）データ（＋Ｘ、−
Ｘ、＋Ｙ、及び−Ｙ）もＸ及びＹのアドレス発生器（14
0）及び（142）に記憶される。これらのデータ入力によ
り、各NEXT PIXELパルスが入力される毎に、Ｘ及びＹア
ドレス発生器（140）及び（142）が如何に出力アドレス
値をインクリメント又はデクリメントすれば良いかが決
まる。セットアップ動作中に、メイン・プロセッサ（1
8）は、データ・バス（40）を介してＸ及びＹアドレス
発生器（140）及び（142）にXADDR及びYADDRアドレスの
初期値XSTART及びYSTARTを供給しても良い。

第10図は、第９図のＸアドレス発生器（140）の構成
を詳細に示すブロック図である。第10図において、Ｘア
ドレス発生器は、ハーフ・トーン・セルのパターンのＸ
オフセット・データ（XOFFSET）と、XADDR値をインクリ
メントするステップ値のデータ（XSTEP）と、ハーフ・
トーン・セルの横幅のピクセル数のデータ（XMOD）とを
夫々記憶するラッチ群（152）、（154）及び（156）を
有する。尚、通常動作では、XSTEPの値は、１に設定さ
れている。XOFFSETラッチ（152）の反転及び非反転出力
は、MUX（マルチプレクサ）（158）の選択入力端に夫々
供給される。MUX（158）の出力として＋XOFFSET又は−X
OFFSETの何れかが選択され、MUX（160）の第１入力とな
る。このMUX（160）の第２入力として値０のデータが入
力される。XSTEPラッチ（154）も反転及び非反転出力が
MUX（162）の選択入力端に供給され、MUX（162）の出力
として＋XSTEP又は−XSTEPの何れかが選択され、MUX（1
64）の第１入力となる。MUX（164）の第２入力として値
０のデータが供給される。算術論理演算ユニット（AL
U）（166）は、このＸアドレス発生器が出力する最後の
アドレス（XADDR）に対してMUX（164）の出力（＋XSTEP
又は−XSTEP）を加算或いは減算する演算を選択的に行
う。第２のALU（168）は、ALU（166）の出力に対して、
MUX（160）の出力を加算又は減算する演算を選択的に行
う。モジュラス・ブロック（170）は、ALU（168）の出
力値がラッチ（156）に記憶されたXMODの値以下のと
き、ALU（168）の出力を別のMUX（172）に供給する。AL
U（168）の出力値がXMODの値より大きいときには、モジ
ュラス・ブロック（170）はALU（168）の出力値とXMOD
の値の差をMUX（172）に供給する。通常の動作中に、MU
X（172）は、モジュラス・ブロック（170）の出力をNEX
T PIXEL信号をクロックとして受けるFF（フリップ・フ
ロップ）（174）に供給する。FF（174）の出力は、Ｘア
ドレス発生器（140）の現在のＸアドレス出力（XADDR）
である。モード制御ステート・マシン（64）がNEXT PIX
EL信号を出力すると、FF（174）は、入力信号を出力
し、XADDRデータを更新する。このXADDRデータは、デー
タ・バス（40）を介してMUX（172）の他方の入力端に供
給される。メイン・プロセッサ（18）は、システムのセ
ットアップ動作中にXADDRの値をXSTARTの値に設定し、
このXSTARTの値をバス（40）に出力し、更に、MUX（17
2）を制御してこの値をFF（174）に供給することによ
り、ハーフ・トーン・セルのＸ軸に沿って新しいライン
の基点を選択する。

−Ｘ方向のビットはMUX（162）を制御する。この−Ｘ
方向ビットがセットされると、MUX（162）は、−XSTEP
（即ち、−１）を出力として選択し、−Ｘ方向ビットが
セットされなければ、＋XSTEP（即ち、＋１）を出力と
して選択する。オア・ゲート（176）は、＋Ｘ及び−Ｘ
ビットの論理和（オア）出力によりMUX（164）を制御す
る。−Ｘビットは、ALU（166）が加算又は減算の何れの
演算をするかも制御する。従って、−Ｘ又は＋Ｘの何れ
かのビットがセットされれば、ラインは水平方向の成分
を持つことになり、ALU（166）は、ハーフ・トーン・セ
ル上で次に処理されるピクセルが最後に処理されたピク
セルの右にあるか左にあるかに応じて、アドレス出力
（XADDR）をインクリメント又はデクリメントする。

アンド・ゲート（178）は、Ｙアドレス発生器（142）
から出力された＋Ｙ方向ビットとYMAXデータの論理積
（アンド）出力を発生し、アンド・ゲート（180）は、
Ｙアドレス発生器（142）から出力された−Ｙ方向ビッ
トとYMINデータとの論理積を出力する。オア・ゲート
（182）は、アンド・ゲート（178）及び（180）の出力
の論理和をとる。アンド・ゲート（180）の出力は、MUX
（158）を制御し、オア・ゲート（182）の出力は、MUX
（160）を制御し、オア・ゲート（178）の出力は、ALU
（168）の加算又は減算の何れかの演算を選択する。XMA
X及びXMINのビットは、次に処理されるピクセルが、最
後に処理されたピクセルを含むハーフ・トーン・セルの
上又は下のハーフ・トーン・セルの中にいつ入るかを示
す。ラインが垂直成分を有すると、MUX（160）は、＋XO
FFSET又は−XOFFSETのデータをALU（168）に供給し、AL
U（168）は、このオフセット・データ値をALU（166）の
出力に対してラインの方向に従って加算又は減算する。
オフセットがない場合には、XOFFSETの値は０に設定さ
れる。しかし、ハーフ・トーン・セルがＸ方向の右又は
左へ１ピクセル以上のオフセットされると、そのオフセ
ット量に応じてXOFFSETの値は正又は負の値に設定され
る。従って、ALU（168）は、XADDRデータをXOFFSETの値
だけ更にインクリメント又はデクリメントすることによ
り、ハーフ・トーン・セルの境界のＸ方向のオフセット
を求めることが出来る。

比較器（COMP）（184）は、ALU（166）の出力と、ラ
ッチ（156）の非反転出力とを比較し、これらの入力が
等しく、現在のピクセルがハーフ・トーン・セルの右端
の境界にある場合にXMAX信号を出力する。フリップ・フ
ロップ（174）のＸアドレス出力（XADDR）は、デコーダ
（186）にも供給され、このXADDRの値が０のとき、デコ
ーダ（186）からXMINデータが出力される。このXMIN信
号は、現在のピクセルが、いつハーフ・トーン・セルの
最も左端にあるかを示している。これらXMAX及びXMINの
データは、Ｙアドレス発生器（142）に入力され、ハー
フ・トーン・セルが垂直方向にオフセットされるときに
用いられる。

Ｙアドレス発生器（142）は、Ｘアドレス発生器（14
0）の構成と同様であるが、入出力信号は異なる。Ｙア
ドレス発生器（142）では、ラッチ群（152）、（154）
及び（156）は、ハーフ・トーン・セル・パターンのＹ
方向のオフセット（YOFFSET）、Ｙアドレス出力（YADD
R）のインクリメント量（YSTEP）、及びハーフ・トーン
・セルの高さ（YMOD）のデータを夫々記憶する。MUX（1
72）は、バス（40）からのYADDRの開始アドレス値（YST
ART）を選択的にFF（174）に供給する。通常動作の場合
には、XSTEPの値は、Ｘアドレス発生器（140）の中で常
に１に設定されているが、YSTEPは、ハーフ・トーン・
セルの幅に等しく設定される。Ｙアドレス発生器（14
2）は、最後にアドレスされた濃度閾値データに対応す
るハーフ・トーン・セルのピクセルのすぐ上又は下のハ
ーフ・トーン・セルのピクセルに対応する濃度閾値をア
ドレスする為にハーフ・トーン・セル幅だけYADDRデー
タをインクリメント又はデクリメントしなければならな
い。このＹアドレス発生器（142）において、比較器（1
84）、デコーダ（186）、及びフリップ・フロップ（17
4）が夫々YMAXデータYMINデータ、及びYADDRデータを出
力する。＋Ｘ及びXMAXのデータは、アンド・ゲート（17
8）に入力され、−Ｘ及びXMINのデータはアンド・ゲー
ト（180）に入力される。−Ｙ及び＋Ｙのデータはオア
・ゲート（176）に供給される。

このように、上述の好適実施例のピクセル・プロセッ
サは、画像を構成している各ラインの基点、方向、長
さ、及び濃度を夫々表すデータを画像のハーフ・トーン
・ビット・マップに変換し得る。ピクセル・プロセッサ
は、オフセットが調整可能な多数の同様のハーフ・トー
ン・セルの配列で画像を構成する為に、ハーフ・トーン
・セルの大きさを示すデータ、オフセットの量と方向の
データ、及びハーフ・トーン・セルの各ピクセルの濃度
閾値レベルのデータを記憶する。各ラインの処理をする
際に、ピクセル・プロセッサは、ビット・マップからピ
クセル・データ・ワードを読み出すが、各ピクセル・デ
ータ・ワードには、ラインに沿ったピクセルに対応する
少なくとも１ビットのデータが含まれている。ピクセル
・データ・ワードの各ビットに対して、ピクセル・プロ
セッサは、対応するピクセルのハーフ・トーン・セルの
位置を求め、ハーフ・トーン・セルのその位置に割り当
てられている濃度閾値レベルがラインの濃度レベルより
低いか否かを判断し、その結果に応じて各ビットの状態
を設定する。各ピクセル・データ・ワードの関連するビ
ットを適正に変更した後、ピクセル・プロセッサは、そ
の変更されたピクセル・データ・ワードをビット・マッ
プ・メモリに書込む。

以上本発明の好適実施例について説明したが、本発明
はここに説明した実施例のみに限定されるものではな
く、本発明の要旨を逸脱することなく必要に応じて種々
の変形及び変更を実施し得ることは当業者には明らかで
ある。

［発明の効果］ 本発明のハーフ・トーン・ピクセル・プロセッサは、
画像を構成する全てのピクセルのうちのグラフィック・
オブジェクト（文字、線、円、矩形等）のみのピクセル
の濃度及び位置データを表すオブジェクト記述データを
生成する画像処理システムと共に使用し、画像グラフィ
ック・オブジェクトが存在する特定のピクセルについて
のみ、そのピクセルの濃度データとピクセル濃度閾値デ
ータを比較する。よって、ディザ法等の従来のハーフ・
トーン技法のように、画像を構成する総てのピクセルに
ついてそのピクセルの濃度データと対応するピクセル濃
度閾値データを比較する場合と比べて、本発明のハーフ
・トーン・ピクセル・プロセッサにより高速にビット・
マップを作成することができる。さらに、本発明のハー
フ・トーン・ピクセル・プロセッサは、ハーフ・トーン
・セルを画像に対して配列するときに、行又は列方向、
即ち、画像の垂直又は水平方向に互いにオフセット可能
である。このオフセットのため、低濃度ラインにおいて
も同じパターンが連続してしまうことはなく、ビット・
マップのパターンが顕著に目立つのを低減できる。

【図面の簡単な説明】

第1A図は、３つの隣接するハーフ・トーン・セルを示す
図、第1B図〜第1D図は、濃度レベルの異なるラインがど
のように描かれるかを示した図、第２図は、本発明に係
るハーフ・トーン・ピクセル・プロセッサを含む画像処
理システムの構成を示すブロック図、第３図は、第２図
のシステムの動作を説明する為のデータ流れ図、第4A図
は、オフセットがない場合のハーフ・トーン・セル配列
を示す図、第4B図は、水平方向のオフセットを与えたハ
ーフ・トーン・セル配列の例を示す図、第4C図は、垂直
方向のオフセットを与えたハーフ・トーン・セル配列の
例を示す図、第５図は、第３図のピクセル・プロセッサ
を更に詳細に示すブロック図、第６図〜第８図は、第５
図のモード制御ステート・マシンの夫々の動作モードの
処理を示す流れ図、第９図は、第５図のハーフ・トーン
・ブロックの代表的な構成を示すブロック図、第10図
は、第９図のＸアドレス発生器の更に詳細な構成を示す
ブロック図である。 （18）はメイン・プロセッサ、（24）はピクセル・プロ
セッサ、（22）はビット・マップ・メモリ、（148）は
ピクセル・データ記憶手段、（146）はアドレス可能メ
モリ手段、（140）、（142）、（144）はアドレス手
段、（150）は比較手段、（64）は制御手段である。

フロントページの続き (72)発明者 ピエール・アンドレ・ラドコンスキー アメリカ合衆国 オレゴン州 97085 レイク・オスウエゴ サウスウエスト・ インディアン・スプリングス・ロード 19189 (56)参考文献 特開 昭63−178055（ＪＰ，Ａ) 「日経エレクトロニクス、1984年５月 21日号」 （日経ＢＰ社発行） 第159 頁 「ＦＡＸ、ＯＡのための画像の信号処 理」 （昭和57年10月20日、日刊工業新 聞社発行） 第19頁

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】画像を構成する全てのピクセルのうちのグ
   ラフィック・オブジェクトのみのピクセルの濃度及び位
   置データを表すオブジェクト記述データを生成する画像
   処理システムとともに使用し、上記オブジェクト記述デ
   ータをビット・マップ・データに変換するハーフ・トー
   ン・ピクセル・プロセッサであって、 上記オブジェクト記述データを記憶する第１記憶手段
   と、 上記画像の各ピクセルに対応させるピクセル濃度閾値デ
   ータの配列であるハーフ・トーン・セルを記憶する第２
   記憶手段と、 上記位置データから上記グラフィック・オブジェクトの
   各ピクセルに対応する上記ピクセル濃度閾値データを指
   定するアドレス手段と、 該アドレス手段により指定された上記ピクセル濃度閾値
   データとこれに対応する上記濃度データとを比較する比
   較手段と、 該比較手段の出力に応じて、上記グラフィック・オブジ
   ェクトの各ピクセルに対応する上記ビット・マップ・デ
   ータを制御する制御手段とを具えるハーフ・トーン・ピ
   クセル・プロセッサ。
2. 【請求項２】上記ハーフ・トーン・セルを上記画像に対
   応させて配列するときに、行又は列方向に互いにオフセ
   ットすることを特徴とする請求項１記載のハーフ・トー
   ン・ピクセル・プロセッサ。