JP2000353073A - ラスター型プロッタ装置 - Google Patents

Abstract

(57)【要約】 【課題】 パターンROM３からプリンタヘッドへの階調
データ転送レートを高速に維持しつつ、パターンROM３
のメモリ容量と実装面積を低減する。また、階調濃度を
任意に設定し、副走査方向のグレースケール印字を可能
にすること。 【解決手段】 既存の２値用パターンROM３から任意の
階調パターンデータを生成するために、２値用プロッタ
エンジンの基本的な構成に、データ拡張回路４、ライン
数カウンタ７、カウンタ制御回路６、濃度カウンタ５、
演算回路８を付加した構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、階調印字可能なラ
スター型プロッタ装置に関する。

【０００２】

【従来技術】従来技術によるラスター型プロッタ装置の
一般的な階調印字ハードウェア構成例を図４に示す。以
下、図４を参照して従来技術について説明する。従来、
階調印字可能なラスター型プロッタ装置において、プロ
ッタエンジン単体で階調パターンを印字するためには、
１画素当たりｎビット（n=整数）で表現される階調パタ
ーンデータ１８を格納した大容量の階調パターンROM３
１をプロッタエンジン内部に実装することにより階調パ
ターンデータ１８の印字を実現していた。

【０００３】プリンタヘッド２２に転送する階調パター
ンデータ１８はラスター型プロッタ装置の内部に実装さ
れる不揮発性のパターンメモリに格納される。本パター
ンメモリは、具体的には、512ドットx512ドットx5ビッ
ト深さの階調パターン３２を複数パターン格納可能な階
調パターンROM３１に保持することで実現する。但し、
階調パターンROM３１に対する階調パターンデータ１８
の読み出しのアクセスタイムとプリンタヘッド２２に対
するデータ転送レートの都合から、従来例では、本階調
パターンROM３１を画素深さビット数分だけカスケード
に実装することにより、プリンタヘッド２２に対するデ
ータ転送レート（=4MB〜6MB/sec）を確保している。

【０００４】上記階調パターンROM３１から指定の階調
パターンデータ１８を読み出して、次段のラインメモリ
制御回路９にデータ転送を行う回路がパターンROM制御
回路２であり、パターンROM制御回路２は階調パターンR
OM３１に対して階調パターンのインデックス情報（ROM
に対する上位アドレス）とパターンバイトアドレス（RO
Mに対する下位アドレス）をパターンROM制御信号１２と
して出力する。

【０００５】一方、パターンROM制御回路２はプロッタ
エンジン本体のメイン制御を行うマイクロプロセッサ１
により、パターン読み出し開始タイミングやパターン読
み出し終了タイミング、および読み出しパターンのイン
デックス情報を通知される。これらマイクロプロセッサ
１からの各種制御情報はすべてマイクロプロセッサ１の
システムバス１１を介して行われる。

【０００６】次に、階調パターンROM３１から読み出さ
れた階調パターンデータ１８は、次段のラインメモリ制
御回路９を経由して、階調パターンデータを印字ライン
単位で一時的に格納するラインメモリ１０に書き込まれ
る。ラインメモリに書き込むラインメモリ書き込みデー
タ１９とラインメモリから読み出すラインメモリ読み出
しデータ２０は、ラインメモリ制御回路９により論理的
には別々に管理されるが、回路上は同一データバス上の
メモリデータである。

【０００７】なお、ラインメモリ１０は、ダブルバッフ
ァ構造になっており、階調パターンROM３１から読み出
された階調パターンデータ１８を１ライン分書き込みた
めのライトバッファ領域とプリンタヘッドに対してマイ
クロプロセッサ１からの指示に基づきライン単位毎に逐
次データ送出するためのリードバッファ領域により構成
される。印字動作中は、上記ライトバッファ領域とリー
ドバッファ領域の書き込みと読み出しが交互に繰り返さ
れることにより、プリンタヘッドに対するデータ送出を
間断なく実現している。但し、ライトバッファ領域とリ
ードバッファ領域は物理的に同一メモリ上に構成される
ものであり、個別のメモリデバイスで実現されるとは限
らないため、ラインメモリに対する書き込みと読み出し
は同時には発生しない。

【０００８】ラインメモリ制御回路９は、ラインメモリ
１０に対する階調パターンデータ１８の書き込みと読み
出しのアクセスタイミング制御とラインメモリ書き込み
データ１９とラインメモリ読み出しデータ２０のバス調
停、およびプリンタヘッド２２に対する階調印字データ
２１のデータ転送タイミングの生成を行う。ここで、階
調パターンデータ１８、ラインメモリ書き込みデータ１
９、ラインメモリ読み出しデータ２０、および階調印字
データ２１は１画素当たりnビットの情報を保有するデ
ータ構成からなる。

【０００９】具体的には、プリンタヘッド２２側の階調
表現能力に依存するが、本実施例では、１画素当たり５
ビット深さのプリンタヘッドを想定しているため、各デ
ータ１８，１９，２０、２１およびラインメモリ１０の
バス幅は５ビットｘ８＝４０ビット（５バイト）にな
る。これは、回路構成上階調パターンROM３１に対する
アドレス管理を画素単位で行うことと、プリンタヘッド
２２に対するデータ転送レート（４MB〜６MB／sec相
当）に追従するために、ラインメモリ１０にデータバッ
ファ機能をもたせるためである。

【００１０】このように、従来技術による階調パターン
の印字では、１画素当たり５ビット以上の階調データを
512ドットx512ドット単位の印字パターンとして16パタ
ーン以上保有するために、最低でもプロッタエンジン内
部に512ドットx512ドットx5ビットx16パターン分だけの
容量を保有する階調パターンROM３１を実装する必要が
あった。

【００１１】つまり、２値のパターンROM３に対して画
素深さ値を乗算した分だけのメモリ容量が必要であっ
た。具体的に、本従来例の場合は、２値エンジンの場合
のパターンROMのメモリ容量に対して５倍のメモリ容量
が必要であり、１画素当たり８ビットの深さをもつ場合
は８倍のメモリ容量が必要になる。一方、実際にプリン
タヘッド２２に対するデータ転送レート（4MB〜6MB／se
c）に追従して、間断なく階調パターンROM３１から階調
パターンデータ１８を高速に読み出すためには、実装す
るROMのバス幅が転送上のボトルネックになる。

【００１２】そのために、実回路においては、図４に示
すように、２値のパターンROM３を画素深さ方向に複数
個カスケードに実装することにより、転送時のボトルネ
ックを解消するように工夫していた。このため、パター
ンROMの実装個数も２値エンジン（２値のパターンROMを
使用したプロッタ装置）の場合に比較して画素深さ値を
乗算した分だけの実装個数が必要であった。

【００１３】従って、従来技術による階調印字を可能と
するラスター型プロッタ装置の場合、単独で印字できる
階調パターン３２の種類に制限を設けるか、複雑な階調
パターン３２を印字する際には、外部装置から印字デー
タを転送する等の考慮が必要であった。

【００１４】

【発明が解決しようとする課題】従来技術では、１画素
当たり５ビットで１つのパターンが512ドットx512ドッ
トで構成される階調パターンを１６個保有するためには
2.6MB以上の容量をもつパターンROMを実装する必要があ
り、２値のパターンROMに対して５倍以上のメモリ容量
が必要であった。

【００１５】一方、プリンタヘッドに対するデータ転送
レート（４MB〜6MB/sec）に追従して、間断なくパター
ンROMから階調データを高速に読み出すためには、パタ
ーンROMのバスバンド幅を大きくする必要がある。その
結果、実回路においては画素深さ毎に分解されたパター
ンROMを画素の深さ方向に複数個実装することで、パタ
ーンROMからの読み出しバンド幅を稼ぎ、データ転送時
のボトルネックを改善しなければならないという問題点
があった。

【００１６】また、パターンROMが占める実装面積も２
値のパターンROMに対して５倍以上の実装面積が必要と
いう問題点もあった。

【００１７】

【課題を解決するための手段】上記問題点をを解決する
ために、本発明では既存の２値パターンが格納されてい
るパターンROMと、２値パターンを符号拡張するデータ
拡張回路と、符号拡張されたパターンデータと階調濃度
を保持・可変する濃度カウンタとカウンタ制御回路、お
よびラインメモリに書き込む階調パターンデータを生成
するための演算回路と、階調データを一時的に格納する
中間バッファとして機能するラインメモリと、ラインメ
モリから読み出された階調データをプロッタエンジン部
のプリンタヘッドに対して間断なくデータ転送するため
のラインメモリ制御回路から成るハードウェア構成にす
る。この構成にすることにより、階調パターンの生成に
おいて、既存の２値エンジン用パターンROMを流用して
階調パターンの生成を外部の簡単な演算回路の機能によ
り実現することと、階調濃度を任意の値で可変する機構
を設けることにより、副走査方向のグレースケール印字
を可能にすること、およびパターンROM自体の使用個数
を１個に押さえることができる。

【００１８】

【発明の実施の形態】以下、本発明の実施例を図１に基
づいて説明する。図１において、パターンROM３は２値
で表現された印字パターンを格納したROMが実装され
る。このパターンROM３は、２値のプロッタエンジン用
の印字パターンとして既存のものであり、パターンの中
身は図２の２値のパターン４０のように、印字画素の
「ON」（=黒ドット）と「OFF」（=白ドット）が512ドッ
トx512ドット単位のパターンデータとして格納されてい
る。パターンROM３の中には、ROMのメモリ容量に応じて
上記のような512ドットx512ドットのパターンが複数パ
ターン格納されているが、本実施例の場合は、4Mビット
(512KBx8ビット)のEPROMで実現されているため、512x51
2の異なる２値のパターンを１６個格納することができ
る。512x512の異なる２値パターンの区別はインデック
ス番号として管理される。このインデックス番号は、パ
ターンROM制御回路２からの制御信号であり、具体的に
はパターンROM３の上位側アドレスの４ビットである。
なお、下位側アドレスは512x512のバイトアドレスを意
味する。

【００１９】このように、従来例では複数個の多値のパ
ターンROMをプロッタエンジン内部に実装していたが、
本実施例では２値のパターンROM3を１個のみ実装すれば
よいのが特徴である。次に、パターンROM制御回路２の
制御信号により、上記パターンROM３から指定された２
値のパターンデータ１３を読み出して、次段のデータ拡
張回路４に読み出した２値のパターンデータ１３を転送
する。この際、パターンROM制御回路２からは4Mビット
(512KBx8ビット)のパターンROM３に対してROMのインデ
ックス番号（ROMの上位側アドレス４ビット）とパター
ンバイトアドレス（ROMの下位側アドレス１５ビッ
ト）、およびROMに対するリード信号等のアクセスタイ
ミングを図る制御信号をパターンROM制御信号１２とし
て出力し、ROMのリード動作を制御する。

【００２０】なお、パターンROM制御回路２自体はプロ
ッタエンジン本体のメイン制御を行うマイクロプロセッ
サ１により、パターン読み出し開始タイミングやパター
ン読み出し終了タイミング、および読み出しパターンの
インデックス番号が印字に先だって通知される。これら
マイクロプロセッサ１からの各種制御情報はすべてマイ
クロプロセッサのシステムバス１１を介してパターンRO
M制御回路２に設定される。

【００２１】ここまでの動作は、従来例で説明したパタ
ーンROM読み出し動作と類似の部分であるが、以降の階
調データ生成動作は本発明特有の部分である。以下、階
調パターン生成動作について説明する。パターンROM３
から読み出された２値パターンデータ１３は、データ拡
張回路４において、データ「0」は「0x00」（=00000b）
に、データ「1」は「0x1F」（＝11111b）というように
５ビット単位のデータに拡張される。但し、実際にはパ
ターンROM３のバス幅は８ビットでありデータ拡張回路
に対する入力データも８ビット単位で扱われる。この８
ビットデータは、データ拡張回路４において２値の各ド
ットが５ビットに拡張されることにより、出力データと
しては５バイト（８画素×５ビット深さ＝４０ビット）
になる。

【００２２】このように、データ拡張回路４では２値パ
ターンROM３からの読み出しデータを単純にデータ拡張
（符号拡張）することになる。一方、マイクロプロセッ
サ１のシステムバス１１下に実装される濃度カウンタ５
とカウンタ制御回路６は、データ拡張された固定データ
（濃度「0」、または濃度「11111b」）に変換された拡
張データ１４に対して演算する所望の階調濃度を保持・
可変するための制御回路である。

【００２３】具体的に、階調パターンデータ１８の印字
濃度は濃度カウンタ５に保持される。本カウンタは任意
の印字ライン数毎に、任意値分だけインクリメントする
ことが可能なアップカウンタであり、本カウンタに対す
る初期濃度（N）と任意の印字ライン数（Ｘ）毎に加算
する濃度値（Y）と、任意印字ライン数（Ｘ）はマイク
ロプロセッサ１がパターン印字に先だって設定する。

【００２４】また、任意の印字ライン数（X）に到達し
たかどうかを計数するために、ライン数カウンタ７がマ
イクロプロセッサ１のシステムバス１１下に構成され
る。ライン数カウンタ７に対する任意の印字ライン数
（X）の設定も、マイクロプロセッサ１によりパターン
印字に先だって行われる。ライン数カウンタ７は、後段
のラインメモリ制御回路９から１ライン送出毎に出力さ
れるライン同期信号２３の立ち上がりに同期して、プリ
ンタヘッド２２に転送した階調印字データ２１のライン
数を計数するループカウンタであり、ライン計数の結
果、指定されたライン数（X）に一致する毎に、カウン
タ制御回路６に対して濃度加算タイミング信号１７を出
力するように動作する。この際、カウンタ制御回路６は
濃度加算タイミング信号１７の発生毎に濃度カウンタ５
に対して濃度値（Y）の加算タイミングを発生する。

【００２５】このように、階調パターンデータ１８の印
字濃度は、濃度カウンタ５により印字濃度が保持される
と同時に、マイクロプロセッサ１により指定された任意
のライン周期毎に任意の濃度値（Y）を加算するという
方法により可変することができる。次に、濃度カウンタ
５が保持する階調濃度値１５は、先に説明したデータ拡
張回路４から出力される拡張データ１４と論理演算され
ることにより、最終的な階調パターンデータ１８を生成
することになる。この論理演算は演算回路８で行われ、
演算後の階調パターンデータ１８はラインメモリ制御回
路９のメモリアクセスタイミング制御により、次段のラ
インメモリ１０に４０ビット単位で書き込まれることに
なる。

【００２６】ラインメモリ１０は、従来例で説明したの
と同様にダブルバッファ構造になっている。つまり、演
算回路８で加工された階調パターンデータ１８を１ライ
ン分書き込むためのライトバッファ領域とプリンタヘッ
ド２２に対してマイクロプロセッサ１の指示に基づいて
ライン毎に逐次データ送出するためのリードバッファ領
域から成る。印字動作中、ライトバッファ領域に対する
書き込みとリードバッファ領域に対する読み出しが交互
に繰り返されることにより、プリンタヘッド２２に対す
るデータ転送を間断なく行うことができる。

【００２７】ラインメモリ制御回路９は、上記ラインメ
モリ１０に対する階調パターンデータ１８の書き込みタ
イミングと読み出しタイミングを発生する他、書き込み
と読み出しの調停作業やプリンタヘッド２２に対する階
調印字データ２１のデータ転送を行う。具体的に、ライ
ンメモリ１０からの階調データの読み出しは４０ビット
単位（画素あたり５ビットのパターンデータ８画素分）
で行い、一度に読み出された８画素分の階調印字データ
をプロッタエンジンの最終段であるプリンタヘッド２２
に対して所望のタイミングで高速に転送することにな
る。

【００２８】図２は、512ドットx512ドットの２値のパ
ターン４０に対して任意の階調濃度値（Ｎ）４１を演算
した結果得られた階調パターン４４をA1幅の用紙に繰り
返し印字した場合の印字概念図である。この例では、印
字中、階調濃度値４１は固定であるため階調カウンタの
値は印字終了まで保持されることになる。従って、印字
結果も２値のパターンに対して濃度がついただけとな
る。

【００２９】図３は、図２と同じ２値のパターンが被加
工データであるが、512ライン毎に加算濃度値（Y）４３
を加算して濃度を可変させた場合の印字概念図である。
パターンROM上のパターンデータは同一であるが、階調
濃度値を計数する濃度カウンタの値と演算した結果を階
調パターン４４とすることにより、副走査方向に512ラ
イン毎に濃淡がついたグレースケール印字を実現するこ
とが可能となる。なお、実際には図２及び図３において
階調をもつドットを印字した場合は濃淡を有する白黒パ
ターンとなるが、実際の濃淡を表現することが難しいた
め概念的に図2と図3により表現した。

【００３０】このように、本発明による階調パターンの
印字では、２値で作成された既存の２値パターンデータ
１３に対して任意の階調濃度値１５を演算することによ
り階調パターンデータ１８を容易に生成することができ
る。また、階調濃度値１５を濃度カウンタに保持させる
ことにより、任意のライン数分印字経過毎に、演算する
階調濃度値１５を可変させ、副走査方向に対するグレー
スケール印字を可能とする。

【００３１】いずれの場合も、プロッタエンジン内部に
実装するパターンROMは２値のパターンを格納するパタ
ーンROMのみであり、従来例のように大容量の階調パタ
ーンROMを保有する必要はない。これにより、パターンR
OMのメモリ容量と実装面積を大幅に低減することができ
るようになる。本実施の形態では、データ拡張回路４、
濃度カウンタ５、カウンタ制御回路６、ライン数カウン
タ７をハードウェアで構成したが、その一部またはすべ
てをソフトウェア上で構成することも本発明に含まれ
る。

【００３２】

【発明の効果】以上説明したように、本発明によれば、
２値で作成されたパターンデータを任意の階調濃度に加
工してパターン印字することができる。また、階調濃度
値を濃度カウンタで保持することと、任意の印字ライン
数毎に濃度カウンタをインクリメントするタイミングを
ライン数カウンタで制御することにより、副走査方向に
一定周期のグレースケールパターンの印字を容易に実現
することができる。

【００３３】さらに、プロッタエンジン自体に実装する
パターンROMは、多値パターンではなく２値パターンで
あるため、パターンROMの実装容量と実装個数（＝実装
面積）を1/5以下に削減することができる。

【図面の簡単な説明】

【図１】本発明のプロッタ装置の実施例を示すハードウ
ェア構成ブロック図である。

【図２】パターンROMからの２値データと階調濃度を演
算してドット印字した場合の印字概念図である。

【図３】任意ライン数単位で任意値分だけインクリメン
トさせた階調濃度とパターンROMからの２値データを演
算してドット印字した場合の印字概念図である。

【図４】従来のプロッタ装置のハードウェア構成ブロッ
ク図である。

【符号の説明】

１ マイクロプロセッサ ２ パターンROM制御回路 ３ パターンROM ４ データ拡張回路 ５ 濃度カウンタ ６ カウンタ制御回路 ７ ライン数カウンタ ８ 演算回路 ９ ラインメモリ制御回路 １０ ラインメモリ １１ システムバス １２ パターンROM制御信号 １３ ２値パターンデータ １４ 拡張データ １５ 階調濃度値 １６ カウンタ制御信号 １７ 濃度加算タイミング信号 １８ 階調パターンデータ １９ ラインメモリ書き込みデータ ２０ ラインメモリ読み出しデータ ２１ 階調印字データ ２２ プリンタヘッド ３１ 階調パターンROM ３２ 階調パターン ４０ ２値のパターン ４１ 階調濃度値 ４３ 加算濃度値 ４４ 演算後の階調パターン

Claims (2)

【特許請求の範囲】
1. 【請求項１】 パターンROMに格納された印字パターン
   を印字する機能を備えた階調印字可能なプロッタ装置に
   おいて、２値でパターン化された印字パターンである２
   値パターンデータを格納するパターンROMと、該２値パ
   ターンデータを符号拡張し拡張データを出力するデータ
   拡張手段と、階調濃度値を保持・可変する濃度カウンタ
   手段と、前記濃度カウンタ手段を制御するカウンタ制御
   手段と、前記拡張データと前記階調濃度値とから階調パ
   ターンデータを生成する演算手段と、生成された前記階
   調パターンデータを一時的に格納する中間バッファとし
   て機能するラインメモリと、前記ラインメモリにバッフ
   ァリングされた前記階調パターンデータをプリンタヘッ
   ドに対してデータ転送するためのラインメモリ制御手段
   から構成されることを特徴とするラスター型プロッタ装
   置。
2. 【請求項２】 前記濃度カウンタ手段は、２値でパター
   ン化された印字パターンに対して階調濃度を演算する際
   に、プロッタ装置の制御を行うマイクロプロセッサから
   出力される印字ライン数設定値を記憶、保持し、前記演
   算回路は設定された印字ライン数ごとに前記濃度カウン
   タ手段から出力される階調濃度値と、前記拡張データと
   を演算することにより、印字副走査方向に対して一定周
   期のグレースケール印字を可能とする請求項１記載のラ
   スター型プロッタ装置。