JPH021308A - グレースケールアドーオン - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はグレースケール画像の印刷に関し、特に、プリ
ンタを駆動する既存の基本回路を大きく変更することな
くレーザープリンタの出力をグレースケール変調する手
段及び方法に関する。

［従来の技術及び発明が解決しようとする問題点］ 現在市販されている水平ラインーラスタープリンタの１
つに、ゼログラフィツク表面上の小さなスポットにレー
ザービームを集束する方式のレーザープリンタがある。

ビームは電気信号により変調、通常はオン／オフ変調さ
れ、その間にゼログラフィツク表面のマージンの間で第
１−のラインに沿って掃引される。

ビームは掃引ラインに対して垂直方向にわずかにすれな
がら元のマージン位置に戻り、そこから、第１のライン
と平行な第２のラインに沿って掃引され始める。「ハー
ドコピー」を形成するための公知の方法により、ゼログ
ラフィツク表面に形成された画像を紙等の別の面に転写
することができる。

別の種類に属するラインーラスタープリンタは、感光フ
ィルム上に印刷可能な画像を形成するために、光フアイ
バ陰極線管から発するレーザービーム、すなわち光を利
用する。

後に、従来の印刷機において書類を複写するのに使用す
る版面を製作するためにそのフィルムを使用することが
できる。

テキスト及びラインをレーザーで印刷する従来の方式で
は、レーザープリンタの内部又は外側に配設される処理
装置によりピッ１−マツプを形成する。最終出力が複雑
になると共に、ビットマツプから最終ラスクー画像を形
成するために長い時間を要するのは、処理装置が複雑で
あることと、伝送の帯域幅に起因するものである。しか
しながら、このような方式によりプリンタから得られる
ビットマツプ画像の質はプリンタの分解能によって決ま
り、ビットマツプ画像はプリンタ画素、すなわち、紙に
トナーが付着するか、しないかの差異により形成される
ドツトの形態をとる「１」と「０」の連続から構成され
る。従って、プリンタの分解能をＲ（単位：ドツト数／
インチ）とし、印刷すべきページの幅をＷインチとし、
そのページの長さをＬインチとし、メモリに記憶される
各バイトに含まれるビットの数をＢとすれば、典型的な
ビットマツプに関して、メモリの必要サイズを次のよう
に決定することができる。この場合、プリンタにより形
成される各ラインは、 ｍ＝Ｒ／ＢＸ　　Ｗ としたときのｍ個の語の連続体である。また、ｎ＝ＲＸ
　　Ｌ としたとき、そのページはｎ本のラインを有することに
なる。そこで、必要な総メモリサｍ　ｎ　／　Ｂ　、す
なわちＲ２ＬＷ／Ｂ２と表わされる。

オリジナルの連続トーン画像を複製すべき場合、その画
像を、それぞれが限定された領域の中のグレーレベル、
すなわち連続トーン画像内におけるグレートーン画素を
表わす複数のマルチビット数から成るアレイにデジタル
化することができる。通常、６ビツトの２進数を使用す
ると、６４のグレー値レベルのスペクトルでグレー１−
−ン画素を表わすことが可能になると考えられる。当該
技術分野では良く知られているように、連続トーン画像
を紙に印刷複製するときには、一般に、１インチ当たり
ドツト数（ｄｐｉ）が１００となるような規則的な間隔
で印刷されるドツト又はラインの形態をとるのが普通で
ある一群の小さな形状、すなわちハーフト−ンパターン
を利用する。ラインーラスタープリンタの場合、印刷す
べきページをそれぞれが一群の印イズは、 刷ドツト、すなわちプリンタ画素の配列を含む複数の小
さな、等サイズのセルに分割することによりハーフトー
ンパターンを複製することができる。そのような画素群
は、それぞれ、多数のプリンタ画素から形成されるオリ
ジナル画像中の１つの連続トーン画素に対応するので、
以下、これを「スーパー画素」と名付ける。グレースケ
ール効果を得るために。

それぞれのスーパー画素に含まれるドツトの数を連続グ
レートーン画素の対応する値と関係づける。これら全て
の方法の良否はプリンタの分解能によって左右されるの
で、結果として形成される画像の質もその分解能により
限定される。

グレーレベルの数は、１つのスーパー画素を形成してい
るプリンタドツトの最大数により決定される。たとえば
、３００ｄｐｉのプリンタの場合、それぞれがグレーレ
ベルを９つまで有する１００画素／インチのスーパー画
素を３×３形成するか、それぞれがグレーレベルを１６
まで有する２５画素／インチのスーパー画素を４×４形
成するか、あるいはそれぞれがグレーレベルを　２５ま
で有する６０画素／インチのスーパー画素を５×５形成
することができるであろう。これ以外の状況も同様に考
えていけば良い。問題となるのは、画質を向上させるた
めに、１インチ当たりのスーパー画素の数とグレーレベ
ルの数の双方を増加させなければならないという点であ
る。この従来の方法によれば、プリンタが形成する１イ
ンチ当たりのドツトの総数を増さない限り、画質向上を
達成することはできず、これは、さらに精密な技術を要
求することになり、ひいてはコスト高を招く。たとえば
、１インチ当たりのスーパー画素数が１００で６４のグ
レーレベルを得るためには８００ｄｐｉのプリンタが必
要になると考えられる。

さらに、レーザープリンタの分解能が高くなれば、処理
装置の能力アップが必要であり。

ビットマツプメモリも大型化しなければならない。３０
０〜４００ｄｐｉのプリンタはラインアート及びテキス
トの印刷で従来のビットマツプ方法により適度の画質を
提供することができるが、グレー画像出力に関しては不
十分な結果しか出せない。ラインアート及びテキストの
印刷については多数の非常に有効な方法が提案され、ま
た、広く採用されているが、現在、低コストでトーン複
製のための高品質のグレー値を提供する方法はないよう
に思われる。

［問題点を解決するための手段］ 本発明の第１の目的は、テキスト及びラインアート情報
に対して従来より行なわれてきたビットマツプ方式をそ
のまま引継ぐが、通常のビットマツプから得られるより
良質のグレー値を実現するために簡単にアドオンを実行
できるように既存のラインーラスタープリンタを適度な
コストで構成することである。

本発明の主な目的は、すでに設計されている回路をいず
れも大きく変更する必要なく。

従来のビットマツプメモリからレーザープリンタを駆動
する方法をグレー変調により要求される別の駆動方法と
有効に組合せることである。すなわち、Ａｐｐｌｅ　Ｃ
ｏｍｐｕｔｅｒ　Ｉ　ｎ　ｃ　。

（カリフォルニア州Ｃｕｐｅｒｔｉｎｏ）のｒＬａｓｅ
ｒ−ｗ　ｒｉｔｅｒ　Ｊ　プリンタや、　Ｈｅｗｌｅｔ
ｔ　ＰａｃｋａｒｄＣｏ、（カリフォルニア州　Ｓ　ｕ
　ｎ　ｎ　ｙ　ｖａｌｅ）のｒ　Ｌ　ａｓｅｒｊｅｔＪ
プリンタ（現在は３００ｄ　ｐ　ｉプリンタ）等の市販
のプリンタを使用して、その３００ｄｐｉのピッ１−マ
ツプを変更する必要なく、本発明の小さな回路を追加す
るだけで、６００〜８００ｄ　ｐ　ｉの分解能を有する
プリンタでしか実現できないような画質のグレー画像を
形成することができる。

上記の目的及びその他の目的を達成するために１本発明
は、一般に、複数のマルチピッ１〜バイトとして規定さ
れるグレースケール値を記憶するメモリと、標準回路の
ビットマツプメモリをグレースケールメモリと関係づけ
るアドレス発生器と、グレースケールメモリから駆動さ
れる論理スイッチと、デジタルグレースケール値をプリ
ンタを駆動するために使用されるべきパルス幅変調信号
に変換するグレースケール変調回路とを含む。メモリの
選択は、ホストソフトウェアにより識別され、グレース
ケールメモリに記憶されるフラグビットを介して実行さ
れ、それに従って、ハーフトーンピクチャ又はフルトー
ンピクチャと。

画素がページ上で印刷されるべき場所とがビットマツプ
情報の印刷と共に二者択一的に決定される。

本発明のその他の目的は自明であるものもあり、以下の
説明の中で明白になるものもある。従って、本発明は、
以下の詳細な説明により例示される構成、要素の組合せ
及び部品配置を含み、その適用範囲は特許請求の範囲に
指示される通りである。

［実施例］ 以下、添付の図面を参照して本発明の詳細な説明する。

尚、図面中、同じ図中符号は同様の部分を示す。

第１図は、本発明を適用すると特に有用である従来のラ
スターラインプリンタの回路全般を示すブロック線図で
ある。市販のレーザープリンタに通常使用されている従
来のラスタービットマツプシステム２ｏの回路は、入力
信号端子２２を有するホストインタフェース２１を含み
、ホストソフトウェアにより指示があったとき、この信
号入力端子にデジタルコンピュータ、すなわちホストか
ら信号が印加される。このようなインタフェース回路は
当該技術分野においては良く知られており、当然のこと
ながら特定の目的をもつ装置であって、プリントすべき
情報を送り出している装置（たとえばコンピュータ）と
、プリンタとを、いくつかの種類の異なるコンピュータ
の中のいずれか１台からの出力に応答してプリンタを動
作させることができるようなフォーマット、電圧レベル
及びタイミングで信号がプリンタに供給されるように互
いに電気的に接続する手段である。ホストインタフェー
ス２１の出力信号はテキスト（たとえばＡＳＣＩＩコー
ド）、ベクトル、画像、コード等に関して情報を具現化
したもので、通常は６ビツトバイト又は８ピツトバイト
の形態をとり、その情報が印刷ページのどの場所に配置
されるべきかを指定するために使用されるいくつかの既
知のページ記述言語の１つにより構成されるフォーマッ
トを有するのが普通である。その情報はラスターイメー
ジプロセッサ２４に送られ、プロセッサ２４は入力デー
タから画像を表わす線形コートを発生する。

通常、このプロセッサはＭｏｔｏｒａｌａ　Ｉ　ｎ　ｃ
　。

製造の６８０２０集積回路チップであり、内部読出し専
用記憶装置（ＲＯＭ）を含む。ラスターイメージプロセ
ッサ２４に結合される字体メモリ２６も通常はＲＯＭで
あり、通常は一連の英数字セットから成る書記素セット
に対して特定の形状及び／又は大きさの図形をせんたく
し、それを変化させる字体変換文字を記憶している。ラ
スターイメージプリンタ２４は、プリンタにより作成す
べきテキストの字形及び文字サイズを設定するためにそ
れらの文字を利用する。

第１図に示されるプリンタシステムは、通常、第１の入
力線３０に沿ったデータストリーム及び第２の入力線３
２に沿ったデータストリームとしてそれぞれ供給される
ラスターイメージプロセッサ２４の出力を線形記憶する
ように接続されるラスタービットマツプメモリ２８をさ
らに含む。このメモリ２８の出力端子は、各バイト（た
とえば８ビツトから成るバイト）が並列／直列変換器３
６の入力端子に一群の並列信号として供給され、変換器
により直列信号列に変換されて信号線３８へ出力される
ように、通常は一群の並列リード線から成る信号線３４
を介して並列／直列変換器３６に接続される。信号線３
８は、レーザープリンタ（図示せず）の入力端子４２に
結合されるプリンタビデオドライバ４０の入先端子に接
続される。第１図の従来例の動作は、レーザープリンタ
から端子４７を介して取出されて、タイミングインタフ
ェース４６及び信号線４５を介してラスタータイミング
制御回路４４に供給されるタイミング信号に従って制御
される。当該技術分野では良く知られているように、ラ
スタータイミング制御回路４４はレーザープリンタのペ
ージ開始信号、ライン開始信号及びビデオ同期信号に従
って第１図の回路における動作を同期させる働きをする
。

第１図に示すような従来の典型的なラスタービットマツ
プシステム２０の回路と共に使用すべき「アドオン」と
して構成される本発明の一実施例においては、別のホス
トインタフェース５２が設けられ、ｎビットバイトの形
態をとる信号の別のシーケンスを受信するように端子５
０に接続される。ただし、ｎは３より大きい整数であり
１通常は６又は８である。この信号シーケンスは、以下
にさらに詳細に説明するように、グレースケール情報と
、フラグビットとを含む。グレースケール情報のフォー
マットとフラグビット、すなわち制御ビットの発生が使
用されるページ記述言語、すなわち採用されるソフトウ
ェアに従ったものとなることは明白であろう。フラグビ
ットはホストコンピュータにより供給することができ、
また、あらかじめＲＯＭ等にフラグビットを記憶してお
いても良い。後述するように、フラグビットは、グレー
スケール情報を具現化したピクチャの最終印刷ページ上
における場所を決定するという目的をもって提供される
。このような情報はビデオスキャナ等の直接出力であっ
ても良く、また、グレースケール情報を端子５０へ送り
、テキストデータ、線図面データ等の他の情報を端子２
２へ送るソフトウェアを有するホストコンピュータの出
力であっても良い。ホストインタフェース５２の出力端
子は信号線５３を介して線形グレーイメージメモリ５４
の入力端子に結合される。このメモリ５４はグレースケ
ール情報を所定のアドレスに記憶する。線形グレーイメ
ージメモリ５４の内部編成については後に説明する。ア
ドレス発生器５６は信号線５７を介してグレーイメージ
メモリ５４の制御入力端子に接続されて、グレーイメー
ジメモリの内容をアドレッシングすると共に、レーザプ
リンタにおいて共通して発生されるタイミング信号を利
用してグレーイメージメモリ５４の内容をラスタービッ
トマツプシステム２０のラスタービットマツプメモリ２
８と関係づける。

アドレス発生器５６によるグレーイメージメモリ５４の
アドレッシングのタイミングはグレーメモリタイミング
制御回路５８により制御されるが、この制御回路５８は
信号線５９を介してアドレス発生器５６の入力端子に接
続される。グレーメモリタイミング制御回路５８の入力
端子は、プリンタからプリンタビデオタイミングインタ
フェース４６を介して取出されるページ開始信号、ライ
ン同期信号及びビデオクロック信号等の、ラスタービッ
トマツプシステム２０を制御するために使用されるのと
同じビデオタイミング信号によりタイミング制御回路５
８を同期駆動することができるように、信号線６０を介
してプリンタビデオタイミングインタフェース４６に接
続される。グレーイメージメモリ５４の出力端子は信号
線６２を介してデータレジスタ６３の入力端子に接続さ
れる。データレジスタ６３も信号線６５に沿った信号を
介してタイミング制御回路５８により制御される。

データ　レジスタ６３の出力は分割されて、第１の出力
線６６に供給される。この出力線６６に沿って、ビデオ
ゲート６８等の論理スイッチの切換え動作を制御するた
めのフラグ信号を送信することができる。

データレジスタ６３は、グレースケールデータを送信す
べき第２の出力線６９を有する。

この出力線６９は、デジタル入力をアナログ出力信号に
変換して端子７２から出力するデジタル／アナログ（Ｄ
／Ａ）変換器７０の入力端子に接続される。端子７２は
グレースケール発生器７４の入力端子に接続される。グ
レースケール発生器７４の動作のタイミングも、信号線
７５を介したグレーメモリタイミング制御回路５８への
適切な接続によって制御される。ビデオゲート６８の出
力端子は。

ラスタービットマツプシステム２０からの情報を信号線
３８を介して供給するか、又はグレースケール発生器７
４からのグレー情報を信号線７８を介して供給するかの
いずれかを選択的に実行するために、信号線７６を介し
てプリンタビデオドライバ４０の入力端子に接続される
。

グレースケール発生器７４は、ビデオ人力信号のパルス
幅変調信号へのマツピングを実行する装置であるのが好
ましい。この目的を達成するために、米国特許台３，９
１６，０９６号に開示される回路のようないくつかの公
知の回路の中のいずれかを使用すれば良い。この米国特
許による回路においては、ビデオ信号の振幅に従ってパ
ルス幅変調された信号を発生するために、アナログビデ
オ信号が繰返し三角波又は繰返しのこぎり波と比較器に
より比較される。

本発明の回路をレーザープリンタのラスタービットマツ
プシステムに直接内蔵すること又はそれを統合すること
が可能であり、その結果、インタフェース、タイミング
制御回路等のいくつかの素子を共用できるためにコスト
が低減される。

動作に関して説明する。入力端子５０から導入される信
号はｎビットバイトであり、各バイトに含まれるビット
のうち　１つはフラグピッ１−である。残るｎ−１個の
ビットは、２”−１のグレー値レベルの範囲にわたるグ
レースケール情報である。ｎの値は３以上とすべきであ
り、６又は８であるのが好ましい。

−例として、ここでは各信号が８ビット語、すなわち８
ビツトバイトの形態をとるものと考える。各バイトはオ
リジナル画像の１つの画素の特定のグレーレベルを表わ
す。８ビツトバイトは端子５０で受信され、通常、８ビ
ット並列の形で、すなわち−度に１バイトずつ８本の並
列信号線を介してホストインタフェース５２へ伝送され
る。信号はホストインタフェース５２を通過して、線形
バイトマツプとしてグレーイメージメモリ５４に記憶さ
れる。たとえば、オリジナルの情報がｇ　ｌ／２３１ｘ
　ｌ　ｌ　ＩＩサイズのページ上に１インチ当たり１．
００画素の分解能を有するものと仮定すると、そのペー
ジに関して記憶される情報は全体で９３５キロバイトと
なる。

グレーイメージメモリ５４のサイズはラスタービットマ
ツプメモリ２８のサイズよりはるかに小さいのが普通で
ある。ラスターピッ！−マツプメモリ２８は、少なくと
も、作成すべきページのサイズＸ必要なグレースーパー
画素の数の大きさを有する。１インチ当たりれら２つの
メモリが共にそのアドレスクロックをレーザープリンタ
のクロックから取出していることに注意すべきである。

従って、２つのメモリはページの開始時から終了時まで
の順次読出しを必要とし、また、相対数も整数値により
関係づけられる。従って、同期動作を実行させることは
困難ではない。

プリンタによりタイミングインタフェース４６を介して
供給される一連のタイミングパルスは、形成すべきグレ
ースーパー画素の１インチ当たりの数及びプリンタのｄ
ｐｉの関数である。第３図（Ａ）に例示されているタイ
ミングパルス列はグレー画素１００個／インチの能力を
有する４００ｄｐｉプリンタに基づくものである。この
例では、８Ｘ１０”サイズのページについて次の数値が
適用される。

ビットマツプ グレーピクセル ラスタービットマツプシステム２０のビットマツプメモ
リ２８は、ラスタータイミング制御回路４４により供給
される、第３図（Ｂ）に示すような一連の読出し信号に
従ったｄｐｉ速度（たとえば、１ペ一ジ３００語で、垂
直方向にはライン３３００本の速度）で読出されなけれ
ばならないが、グレーイメージメモリ５４におけるバイ
トマツプメモリ又はグレーイメージメモリはグレーメモ
リタイミング制御回路５８により供給される、第３図（
Ｃ）に示すような読出し信号に従って異なる速度（たと
えば、１ペ一ジ８００語で、垂直方向にはわずかライン
１１００本の速度）で読出される。

ビデオクロックから取出され、第３図（Ｃ）に示すよう
なメモリ読出しパルス列に対して、低価格のマイクロプ
ロセッサと、インモジューロカウンタとによりグレーメ
モリタイミング制御回路５８においてグレーイメージメ
モリ５４を読出すためのアルゴリズムを実現することが
できる。グレーイメージメモリ５４が読出すべきカウン
トは、各ラインに含まれる画素の数と、プリンタにより
形成されるべきドツトの数の双方により決定される。こ
のように、特定の１本の水平方向ラインのメモリアドレ
スは要求されるグレー変調に従って適切な回数だけ繰返
されることになる。たとえば、第１表から例をとると、
１インチ当たりのグレー画素数が１００個の４００ｄｐ
ｉプリンタの場合、メモリは第３図（Ｃ）に示されるよ
うに４つ目のビデオクロックパルスごとに読出されなけ
ればならないので、水平方向ラインは４回繰返される。

従って、グレーイメージメモリではライン１本について
ビットマツプメモリの２倍の数のアドレスサイクルが発
生されなければならず、さらに、第３図（Ｆ）に示すよ
うに、４本のラインに対して同じアドレスは同一でなけ
ればならない。

グレーメモリシーケンス信号はグレーメモリタイミング
制御回路５８により発生される。

グレーイメージメモリ５４から読出された情報は信号線
６２を介して、この場合も１バイト当たり８つの並列ビ
ットの形態でデータレジスタ６３へ転送される。グレー
情報の各バイトの中の１つのビット（たとえば最上位ビ
ット）は、フラグビットを構成するものとしてホストソ
フトウェアにより事前に指定されており、各バイトの残
る７つのビットはグレー情報を含む。この７つのビット
は最大で１２８のグレーレベルを指定しても良い。フラ
グビットは、後述するように、レーザープリンタにより
どの情報を印刷すべきかを制御するために利用される。

データレジスタ６３は、このレジスタが読出されるとき
に、最上位ビット（又は場合によっては最下位ビット）
が現われるラインが所望のフラグビットを提供するとい
う意味で、グレー情報を各バイトのフラグビットから分
離するように動作する。

７つの並列ビットを含む語、すなわちバイトの形態をと
るグレースケール情報はＤ／Ａ変換器７２に送られ、フ
ラグビットはビデオゲート６８の制御端子へ送られるが
、これらのビット供給は全てグレーメモリタイミング制
御回路５８からの信号の制御の下で実行される。グレー
情報の並列ビットはＤ／Ａ変換器７２においてアナログ
信号に変換される。このアナログ信号の振幅は変換され
たバイトの値により決定される。

その後、Ｄ／Ａ変換器７２の出力信号の振幅はグレース
ケール発生器７４によりパルス幅変調信号にマツピング
され、信号線７８を介してビデオゲート６８の一方のデ
ータ入力端子に印加される。ビデオゲート６８の他方の
データ入力端子はラスタービットマツプシステム２０の
データ出力端子に接続されている。ビデオゲート６８は
、その時点でゲートの制御端子に供給されるフラグビッ
トの性質に従ってゲートの一方又は他方のデータ入力端
子をプリンタビデオドライバ４０の入力端子に接続する
ことにより、ラインごとにゲートの出力をビットマツプ
駆動からグレースケール駆動に切換える。たとえば、フ
ラグビットが各バイトの最上位ビットであると仮定する
と、ビデオゲート６８の制御端子に１のシーケンスが現
われている間は、ビデオゲート６８はグレー変調器、す
なわちグレースケール発生器７４からプリンタビデオド
ライバ４０ヘゲレースケール情報を伝送するのみである
。フラグビットが０に変化すると、直ちにビデオゲート
６８はラスタービットマツプシステム２０のラスタービ
ットマツプをプリンタビデオドライバ４０へ伝送し始め
る。

フラグビットの動作については、例としてテキストと画
像を組合せた８１／２インチＸｌ１インチの大きさのペ
ージをグレー画素又はグレース−パー画素を１インチ当
たり１００個含む１００ｄｐｉプリンタで印刷する場合
を想定して説明することができるので好都合である。そ
のページにおけるピクチャ、すなわち画像の場所がペー
ジの上端から１インチ下方、左マージンから１インチの
位置の２′×３′の光領域にあると仮定する。２つのメ
モリは線形メモリであるので、そのページについて、左
上すみを１，１；右上ずみを８５０゜１；左下すみを　
１，１１００；　　右下すみを８５０．１１００として
デカルト座標を割当てることができる。従って、印刷動
作のライン１（画素１から画素８５０）は全体としてビ
ットマツプメモリ２８から取出されたテキスト材料であ
り、フラグビットはＯであるので、ビデオゲート６８を
介してドライバへ送られる。同様に、画素８５１から画
素１７００（ライン２上）等々を画素８５０，１００を
通って発生するために使用される情報は全てビットマツ
プメモリから取出される。しかしながら、この時点で、
印刷動作は光の境界線の左側の点に達しており、フラグ
ビットは１に変化するので、画素８５０，１００から画
素８５０．３０００はデータレジスタ６３を介してグレ
ーイメージメモリ５４から供給される情報を具現化する
スーパー画素となる。これは、所望のピクチャの最初の
ラインが、光の第１のラインとして印刷されることを保
証する。光の右側マージンである画素８５０゜３０１に
おいて、フラグビットは再び０に変化し、プリンタは、
再び光の左側コージンに達したときにフラグビットが再
び変化するまで、ビットマツプメモリに基づく印刷動作
を再開する。フラグビットの切換えは、画像光の右下ず
みを表わす最終画素に達するまで続く。その後、グレー
イメージメモリ５４内のバイトはいずれも１のフラグビ
ットを含まなくなるので、そのページに印刷される他の
全ての材料はビットマツプメモリのみから取出されるこ
とになる。

このシステムの利点は数多くある。まず第１に、このシ
ステムでは、制御信号、すなわちフラグ信号の全てがグ
レーイメージメモリ５４に記憶されているグレーバイト
の一部としてあらかじめ与えられるので、印刷動作中に
リアルタイム演算などのデータ操作を実行する必要がな
い。データレジスタ６３からのデータストリームに含ま
れるフラグビットは、所望のピクチャのそれぞれのコー
ジンのｘ　−ｙ座標位置を確定するプリイオリである。

もう１つの重大な利点は、このシステムが要求するメモ
リの量がごく少なく、既存のビットマツプメモリに並設
できることである。本発明のビットマツプの代わりにグ
レー値に対して分解能のより高いビットマツプを並設す
ることにより同じ成果を上げようとした場合、３００ｄ
　ｐ　ｉプリンタ使用時で、少なくとも９倍のメモリが
必要となるであろう。

高分解能のビットマツプを並設して同じような画質のグ
レーイメージを得るためには、必要とされるグレー画素
分解能と、グレー値レベルの数とに応じて、ビットマツ
プ語を第２表に示されるような８ビツトからより大きな
ビット数に拡張しなければならないと考えられる。たと
えば、グレーレベル数が６４のとき、１インチ当たりの
画素数が１００のシステムでは、４００ｄｐｉで少なく
とも２４ビツトが必要であろう。この場合、要求される
ビットマツプメモリのサイズは１２倍に増す。４００ｄ
ｐｉのプリンタではこれは３．８Ｍバイトに当たるが、
これに対し、本発明はわずか８００にバイトを必要とす
るにすぎない。

最も大きな利点は、ハードウェア及びソフトウェアの変
更を最小限にとどめた上で、現在ビットマツプに基づい
て駆動されている既存のレーザープリンタにグレースケ
ール能力を組込むことができることと、画質の調整をプ
リンタの分解能とは無関係に、ユーザーの好みに従って
行なえることである。

プリンタがポストスクリプトインタプリタプロセッサを
有している場合、オペレータはイメージアレイメモリに
おいて必要なフラグビットを設定することによりグレー
スケール発生器７４を直接駆動することができる。フラ
グビットとして最上位（又は最下位）ビットが要求され
るのであれば、グレーイメージメモリの深さは任意に選
択されて良い。カラーに補外するときには、採用される
カラー実現アルゴリズムに従って各カラー平面は別個の
コードをもつフラグビットを有するか、異なる深さを有
するか、又はフラグビットを共有することができると考
えられる。たとえば、フラグビットではなく、フラグバ
イトを規定することも可能であろう。２ビツトのフラグ
バイト（たとえば、８ビツトのバイトの最上位ビットと
、次に上位のビット）を使用すると、少なくとも１のビ
ットを１つ含むそれらの２ビツトバイトにより、各８ビ
ツトバイトの残る６つのビットにより指定される６４の
レベルを有するグレースケールにわたって、３種類の色
（たとえば３原色）を指定することができるであろう。

そのような場合、データストリームのグレー情報のみな
らず、提供されている情報に関連する特定の色を制御し
なければならないので、ビデオゲートは幾分複雑になる
ものと考えられる。

上述の装置及び方法について本発明の範囲から逸脱しな
い変更を行なっても差しつかえないので、以上の説明に
含まれる又は添付の図面に示される全ての事項は単なる
図解を目的としており、限定的な意味をもたないと解釈
されるべきものとする。

【図面の簡単な説明】

第１図は、従来の代表的なラスタービットマツププリン
タシステムを示すブロック線図、第２図は、第１図に示
されるようなビットマツプシステムと組合せると特に有
用である、本発明の原理を具現化したシステムの主要部
分を示すブロック線図、及び 第３図は、第２図のシステムにおけるパルスタイミング
を示すタイミング図である。 ［主要部分の符号の説明］ ２０・・・・・・・・ラスタービットマツプシステム２
１・・・・・・・・・・・・・・・・ホストインタフェ
ース２４・・・・・・・・・・ラスターイメージプロセ
ッサ２６　　・・・・・・・・・・・　・・・・・・・
字体メモリ２８・・・・・・・・・・ラスタービットマ
ツプメモリ３６・・・・・・　　・・・・　並列／直列
変換器４０・・・・・・・・・・・・・・プリンタビデ
オドライバ４４・・・・・・・・・・ラスタータイミン
グ制御回路４６・・・・・・・・・・・・プリンタビデ
オタイミングインタフェース

Claims (1)

1. 【特許請求の範囲】 １、プリンタビデオタイミング信号の供 給源と、プリンタビデオドライブ回路及び前記プリンタ
   ビデオタイミング信号に従って読出し可能であるラスタ
   ービットマップを記憶するメモリと、フラグ信号の供給
   源と、前記フラグ信号に応答して前記プリンタビデオド
   ライブ回路にグレースケール変調信号を供給するシステ
   ムとを有するレーザープリンタと共に使用するためのも
   ので、前記システムは、それぞれが対応するグレースケ
   ール値をコ ード化している複数のマルチビットバイトを記憶するメ
   モリ手段と； 前記システムの動作のタイミングを前記ラ スタービットマップメモリの動作のタイミングと関係づ
   けるアドレス発生器と； 前記グレースケール値をパルス幅変調信号 のストリームに変換する変調手段と； 前記フラグ信号のそれぞれに応答して、前 記パルス幅変調信号のストリーム又は前記ラスタービッ
   トマップのいずれかを前記プリンタビデオドライブ回路
   へ選択的に送る論理スイッチ手段と； を組合せて具備するシステム。 ２、請求項１記載のシステムにおいて、 それぞれの前記マルチビットバイトのビットの１つが前
   記フラグ信号を表わし、それぞれの前記マルチビットバ
   イトの残りのビットは前記対応するグレースケール値を
   コード化する。 ３、請求項２記載のシステムにおいて、 前記フラグビットは前記マルチビットバイトのそれぞれ
   の最上位数字である。 ４、請求項２記載のシステムにおいて、 前記フラグビットは前記マルチビットバイトのそれぞれ
   の最下位数字である。