JP2733485B2 - キー入力装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、複数個のキーが同時に
押されても、新規に入力されたキーを検出するキー入力
装置に関する。 【０００２】 【従来の技術】現在、キー入力装置は、パーソナル・コ
ンピューター、キャッシュ・レジスター、身近なところ
では電卓、タイプライター等多種多様に用いられてい
る。これらのキー入力装置は、それを用いる製品の種類
によつて多重押し機能の必要性が生じてくる。ここで多
重押し機能とは、２つ以上のキーが押されても新しく押
されたキーを検出する機能であり、例えば電卓などは、
その多重押し機能の必要はないが、タイプライター等で
は印字のスピードアップを図り、使い易さを向上させる
ために多重押し機能が必要とされる。なぜなら、多重押
し禁止のキー入力装置ならば、キーを押すとそのキーを
離すまで次にキーが入力されないので、パンチャーは一
度キーから指を放し次のキーを押さなければならない。
このため、入力スピードは落ちるし、また非常に扱い難
い。ところが、多重押し機能付きのキー入力装置なら
ば、わざわざ指をキーから離さなくとも次のキーが入力
されるため、入力スピードも扱い易さも向上する。その
多重押し機能を実現させるためには、前回（先）のキー
入力と今回（後）のキー入力との区別をせねばならな
い。 【０００３】従来、機械式のものでは歯車、カム等を組
合せ、前回キー入力の印字が終えた時点でそのキーが押
されていることを無視し、次のキーを受け入れる準備を
する様に構成されていた。しかし、この機械式の方法に
よれば、製品の小型・軽量・簡略化が難しい。 【０００４】電子式のキー入力装置としては特開昭４７
−６５５４号公報に開示の「全ロールキーボード回路」
が知られている。これには、他のキーが押されている間
に任意の新しく押下されたキーのキーコードを検出する
ようにしたキーボード回路が記載されており、複数のキ
ーＫ₁ 〜Ｋ₁₆を備えるキーボードと、各キーに対応する
セルＢ₁ 〜Ｂ₁₆を有し、キーボードからのキー情報を並
列に入力する第１のシフトレジスタと、セルＣ₁ 〜Ｃ₁₆
を有し、第１のシフトレジスタからのビットを直列入力
とする第２のシフトレジスタと、第１のシフトレジスタ
のセルＢ₁₆からのビットと第２のシフトレジスタのセル
Ｃ₁₆からの反転ビットとを入力とするアンドゲートと、
コードカウントを発生する多重カウンタと、その多重カ
ウンタから押下されたキーに対応するコードカウントが
送られるキーコードコレクタと、アンドゲートの出力が
論理「１」のとき上記多重カウンタの内容を上記コード
コレクタに送ることを可能にするコード転送回路と、上
記キーコードコレクタに接続され、キーコードコレクタ
からコンピュータにキーコードを挿入するための出力線
回路とから成る。そして、このキーボード回路において
は、キーＫ₁ を押下位置に保持しつつ、キーＫ₃ をクロ
ック時４９の第４ストローブパルスの前に押下すると、
キーＫ₁ 及びＫ₃ の状態が再びクロック時４９の第４ス
トローブパルスの間に第１のシフトレジスタへ転送され
る。第１のシフトレジスタの内容は第４ストローブパル
スの後で直列にシフトされ、第２のシフトレジスタの内
容と比較される。第６３番目のクロック時に、セルＢ₃
に発生した１ビットがセルＢ₁₆からシフトされ、クロッ
ク時４９の第４ストローブパルスにおいてセルＣ₃ にあ
った０ビットと比較される。第６３番目の時間において
生成したセルＢ₁₆からの論理１ビットと生成したセルＣ
₁₆からの論理０はキーＫ₃ の新しい押下を表す。 【０００５】すなわち、このキーボード回路では、第２
のシフトレジスタから出力される先（前回）のキー情報
（Ｓ₁ ）をビット反転させ、この反転ビット情報（NOT
Ｓ₁ ）と第１のシフトレジスタから出力される後（今
回）のキー情報（Ｓ₂ ）との論理積（（NOT Ｓ₁ ）・Ｓ
₂ ）をとることにより、新規に押下されたキーが検出で
きるようになっている。 【０００６】 【発明が解決しようとする課題】しかしながら、特開昭
４７−６５５４号公報に開示のキーボード回路にあって
は次のような問題点がある。 【０００７】即ち、先のキー情報（Ｓ₁ ）を反転させて
得た反転ビット情報（NOT Ｓ₁ ）と後のキー情報
（Ｓ₂ ）との論理積（（NOT Ｓ₁ ）・Ｓ₂ ）を作ること
により直接的に新規に押下されたキーの検出が可能とな
っているが、キー走査の繰り返しの度に第２のシフトレ
ジスタの内容である先のキー情報（Ｓ₁ ）を第１のシフ
トレジスタへ新たな後のキー情報（Ｓ₂ ）として移し替
え（ロード）する必要がある。 【０００８】ところで、走査速度を高速化してキー入力
の不感期間を無くすようにすればする程、それに伴い必
然的に単位時間当り先後のキー情報のシフトレジスタ間
での移し替え回数が増加するが、却って走査速度が高速
化するに従い、先後のキー情報が相等しくなる頻度（確
率）は高くなる。別言すれば、新たに押下されたキーの
検出頻度は低くなる。それにも拘らず、単位時間当り先
後のキー情報の移し替え回数が増加することは、同一の
キー情報の移し替えにシフトレジスタを動作させて電力
消費の無駄を招き、また高速化により移し替え速度が追
従できない場合やＣＰＵの処理負担が大きくなる場合が
ある。 【０００９】そこで上記問題点に鑑み、本発明の課題
は、多重押し機能を持つキー入力装置において、新規に
押下されたキーの検出が可能であり、しかも先後のキー
情報の記憶手段間の移し替え動作を省略することを可能
とし、低消費電力でキー走査速度の高速化を図り得るキ
ー入力装置を提供することにある。 【００１０】 【課題を解決するための手段】上記課題を解決するため
に、本発明は、複数個のキーを走査してキー情報を入力
するキー入力装置において、先のキー走査により入力さ
れた第１のキー情報を記憶する第１のキー情報記憶手段
と、後のキー走査により入力された第２のキー情報を記
憶する第２のキー情報記憶手段と、第１のキー情報記憶
手段から出力される第１のキー情報と第２のキー情報記
憶手段から出力される第２のキー情報との一致・不一致
を判定する先後キー情報異同判定手段と、その先後キー
情報異同判定手段からの情報を基に第２のキー情報記憶
手段から出力される第２のキー情報に新規に押下された
キーが含まれるか否かを判定する新規キー入力判定手段
とを有して成ることを特徴とする。 【００１１】 【作用】このように、本発明では、新規キー入力判定手
段で新規に押下されたキーを検出する以前に、先後キー
情報異同判定手段によって第１（先）のキー情報と第２
（後）のキー情報との一致・不一致を判定するようにし
ている。一致・不一致（異同）の態様としては、新たな
キーが押下された場合、先に押下されたキーが戻された
場合、両者が組み合わされた場合である。これらのう
ち、新規に押下されたキーを検出するのは新規キー入力
判定手段である。先後キー情報異同判定手段を設ける
と、第２のキー情報記憶手段に記憶された第２のキー情
報を第１のキー情報へ移し替えして新たな第１のキー情
報とするための記憶手段に対する読み出し・書込み動作
を省略ないし間引くことができる。つまり、先のキー情
報と後のキー情報とに相違がなければ、キー情報の移し
替え動作は不要であり、省略することが可能となる。ま
た、かかる場合は新規キー入力判定手段の動作を開始す
る迄のもない。他方、先後のキー情報が不一致相違であ
った場合、相違ビットに対応する第１のキー情報記憶手
段の番地内容をビット反転させるだけで、見かけ上、第
２のキー情報を第１のキー情報として記憶部間の移し替
え処理を実行したのと等価になり、総ビットの書換え処
理をせずに済む。 【００１２】 【実施例】図１は、本発明の実施例に係るキー入力装置
の全体構成を示すブロック図である。マイクロ・プロセ
ッサー１、プログラムを内蔵した読み出し専用メモリー
（ＲＯＭ）２、データの書き込み読み出し可能な読み書
きメモリー（ＲＡＭ）３、デコーダ回路４を中心にし
て、ＤＡＴＡ（データ）バス、ＡＤＤＲＥＳＳ（アドレ
ス）バス、ＣＯＮＴＯＲＯＬ（制御）バスに出入力ポー
ト５，６，７，９が結合されており、これらの出入力ポ
ート５，６，７，９には４行×１６列のマトリックス配
列方式のキーボード（キーボードスイッチ）８が繋がれ
ている。出力ポート５は、キーボード８の４行（ＣＯＭ
１〜ＣＯＭ４）を走査駆動するものであり、キーの入力
制御を行なう。入力ポート６，７はそれぞれ列のキー検
出を８ビットづつ行なう。キーの入力制御は、ＣＯＭ１
からＣＯＭ４に順次信号を循環的に出力することで行な
い、その度に１６列のキー検出が行なわれる。このと
き、信号が流れていない行（電圧高レベルが印加されな
い行）及びキーが押下されていない列が確実に低レベル
となるように、各線は抵抗（プルダウン抵抗）を通して
アースに落としてある。また、同じ列の２以上のキーが
同時押下されたとき出力ポート５に、信号を出力してい
る行（出入力ポート５により高レベルが印加された行）
以外の行（非選択行）を通して信号（高レベル）が出入
力ポート５へ逆流しないように、各行にダイオードが挿
入されている。 【００１３】更に、シフトキー、リピートキーが付いて
いる列は、該キーだけが押下されたときに新しいキー入
力があったと判断されないように、入力ポート６、７を
通さず直接マイクロ・プロセッサー１に入力し該マイク
ロ・プロセッサーで判断を行なう。このようにしてキー
検出を行なった結果は、３のＲＡＭに順次格納される。
出力ポート９はマイクロ・プロセッサー１でコード変換
されたキー入力を外部に出力するためにある。また、２
のＲＯＭにはキー入力を検出し新しいキー入力を見分け
るためのプログラムとその他必要なプログラムを組んで
格納してあるが、プログラムを換えるだけで種々の操作
も同時に処理可能なため、この方法は非常に有効であ
る。 【００１４】図２は、検出されたキー入力のＲＡＭへの
格納法を示す。まず、ＣＯＭ１に信号を出力し入力ポー
ト６で検出した８ビット・セグメント信号を第１列に、
次に入力ポート７で検出した８ビット・セグメント信号
を第２列に格納する。この操作をＣＯＭ１からＣＯＭ４
について順次行い、図２のようなメモリー内容を得る。 【００１５】図３は、本実施例の全体的なフローチャー
トである。該例では、３重押し以上は許容しないことに
している。これは、キーボードの構造上の問題であり、
図４に例をあげて説明を加える。 【００１６】さて、図３においてまず回路に電源が投入
されると、ステップ３１において、出力ポート、レジス
タ、その他のカウンタの初期設定が行なわれる。 【００１７】次に、ステップ３２において出力ポート５
（図１）を通してキーボード８の行の駆動（走査）が繰
り返し実行され、それに伴って入力ポート６，７を通し
てキーボードの１６列のキー情報の検出が行なわれ、ス
テップ３３において、その結果がＲＡＭ３に記憶され
る。 【００１８】次に、ステップ３４においてステップ３２
で検出したキー入力データ（キー情報）をＲＡＭ３から
呼び出し、入力されたキー数が３個以上かどうかを判断
する。その結果、入力が３個以上でなければ、ステップ
３５において新しいキーが押下されたか否かが判断され
る訳であるが、この方法を図６に具体例を上げ、別に説
明を加える。 【００１９】ステップ３５において新しいキーが押下さ
れたと判断されると、次に出力のためステップ３６でコ
ード変換が施されて、ステップ３７でそのコードが出力
される。また、ＲＡＭ３には前回（先）のキー入力を格
納しておく場所が用意されており、ステップ３８におい
て現在（今回又は後）のキー入力と前回（先）のキー入
力（キー情報）とする記憶部間の移し替え（ロード）を
行う。その格納様式は、図２と同じであり、コード変換
が施される以前のデータで新旧の移し替えを行なう。ス
テップ３９のタイマーは、走査時間のタイミングをとる
ために設けている。 【００２０】図４は、マトリクス方式のキーボードの一
部分を示す。黒丸は、キーが押下されていることを表わ
す。図３の実施例において、３重押し以上を許容しなか
った理由を以下に説明する。例えば、（ａ）のように３
個のキーを押下してＣＯＭ１に電流（信号）を流したと
する。このときの該信号の経路をたどってみると、まず
１Ａのキーが押されているためＡで信号が検出され、続
いて１Ｃのキーが押されているためＣでも信号が検出さ
れる。また３Ｃが押下されているので信号はＣＯＭ３に
流れ込もうとするが、図１に示したようにダイオードを
挿入してあるので信号はここでストップする。従って、
ＣＯＭ１に信号を出したときにはＡ，Ｃで信号が検出さ
れ、実際に押下されているキーだけが検出されることに
なるので問題はない。 【００２１】ところが、ＣＯＭ３から信号が入ってきた
場合には、３Ｃ，１Ｃ，１Ａのキーが押下されているの
で、信号は、ＣＯＭ３→３Ｃ→Ｃ→１Ｃ→ＣＯＭ１→１
Ａ→Ａの経路をたどって流れ、やはりＡ，Ｃで信号が検
出される。このため、あたかも３Ａのキーが押下されて
いるように見えてしまうのである。従って、このような
形式のキーボードでは、３重押し以上は禁止しなければ
ならない。ただし、図４（ｂ）に示したように、各列間
にダイオードを挿入するなどキーボード自体にある程度
の細工を施せば、この問題は解決し３重以上の多重押し
が可能となる。 【００２２】図５は図３のステップ３６のコード変換の
実例を示す。第１ビット、第２ビットには、それぞれマ
イクロ・プロセッサー自体で検出したリピート、シフト
コードを入れ、第３，第４ビットは４本あるＣＯＭの変
換コード用に用いる。そして、残り４ビットは４をキー
のセグメント入力データの変換コードとして使う。この
ようにコード変換を行なえば、８ビットですべてのキー
入力がカバーできるため非常に便利であり、効率も良く
なる。 【００２３】図６は、図３のステップ３５の詳細図で本
発明の具体例である。まずステップ６１において、メモ
リー（第１の情報記憶部）に記憶されている前回（先又
は旧）のキー入力データ（第１のキー情報）と、メモリ
ー（第２の情報記憶部）に記憶されている現在（今回、
後、新）のキー入力データの対応するバイトをそれぞれ
読み出し、ステップ６２において両者の排他的論理和を
とる。該排他的論理和の結果をステップ６３において判
断する訳けであるが、その値がオール０であれば現在の
キー入力と前回のキー入力においてその８ビットは変化
がない。つまりその８ビット内においては、押し下げキ
ーに変化がないことを意味する。即ち、新たなキーが押
されず、押下されていたどのキーも離されていないこと
を意味する。次にステップ６４ですべてのバイト、この
場合は８バイトの処理が終えたか判断する。ここで、該
判断がＹＥＳなら言うまでもなく現在のキー入力は、前
回のそれと同一のものである。該判断がＮＯなら、次の
バイトの検査に移るためにステップ６５で新旧キーデー
タの入ったアドレスを示すカウンタをそれぞれ１つ進ま
せてステップ６１に戻り前述の操作を繰り返す。 【００２４】また、ステップ６３においてＮＯと判断さ
れたとすると、それはその８ビット内において前回のキ
ー情報と異なっていることを意味し、具体的には、新た
なキーが押下された場合（新規キーの押下と）、先に押
下されていたキーが離された場合（キーの戻し動作）
と、両者が組み合わされた場合とを意味する。 【００２５】このように前回キー情報と今回キー情報と
の排他的論理和を演算するステップ６２と、その論理出
力結果がオール０ら否かを判定するステップ６３は、先
後キー情報の相違（一致・不一致）を判定する先後キー
情報異同判定手段を構成している。先後のキー情報が互
いに等しいとき（ステップ６３でＹＥＳのとき）は、先
後のキー情報の記憶部間の移し替え処理（ロード）は不
要で、ステップ３８を省略することができる。ここで、
走査速度を高速化（ステップ３９のタイマーを短時間に
設定し、コンティニュー周期を高速化）してキー入力の
不感期間を無くすようにすればする程、それに伴い必然
的に単位時間当り先後のキー情報のシフトレジスタ間で
の移し替え回数が増加するが、却って走査速度が高速化
するに従い、先後のキー情報が相等しくなる頻度（確
率）は高くなると共に、新たに押下されたキーの検出頻
度は低くなる。特に、電源が投入されているキーボード
でも指操作しない期間は大部分であるから、先後のキー
情報の移し替え動作は無視できない。本例では、新たな
キーが押下されたことを検出する前に、先後のキー情報
の異同を判定するようにしている。このため、バッテリ
駆動の可搬型のキーボード装置等に適用するには消費電
力の削減の効果が発揮されると共に、移し替え処理のＣ
ＰＵの無駄な制御が解消できるので、データ処理の高速
化を図れる。 【００２６】他方、先後のキー情報が不一致のときは、
相異なるビットに対応する前回キー情報のビットを反転
させるだけで、見かけ上、今回のキー情報を前回のキー
情報として記憶部間の移し替え処理を実行したのと等価
になり、総ビットの書換え処理をせずに済む。この点か
らも、上記の消費電力の削減とＣＰＵの制御負担の軽減
を図ることができる。キーボードスイッチではすべての
キーが相先後で異なることは希有であり、高々数個のキ
ーが相先後（走査毎）で異なって押下されたり、戻され
たりするものである。ワードプロセッサの日本語のロー
マ字入力では、先頭字（Ａ，Ｋ，Ｓ，Ｔ，Ｎ，Ｈ，Ｍ，
Ｙ，Ｒ，Ｗ）の１０キーに、どの母音字（Ａ，Ｉ，Ｕ，
Ｅ，Ｏ）が続くかで、１音が入力可能となっているの
で、キー操作上、先頭字のキーを押したまま、押下して
いる母音字キーを戻し、しかる後、別の母音字キーを押
下する場合が多い。その別の母音字キーは新規に押下し
たキーとして後述するように検出されるが、それ以前に
押下している母音字キーを戻した際、先後キー情報異同
判定手段で先後のキー情報が不一致であることが検出さ
れる。この際には、前回のキー情報の中で戻されたキー
に対応するビットのみのビット反転を行なうように制御
すれば良い。 【００２７】ステップ６３がＮＯのときは、ステップ６
６に移行し、ステップ６２の結果と現在（今回）のキー
入力（キー情報）との論理積を演算し、その論理積のビ
ットのうち「１」になっているビットが新規に押下され
たキーであることを意味し、その次のステップで新しい
キー入力（ビット）の検出を行なう。これら論理積を演
算するステップ６６と、その次に「１」になったビット
を検出するステップは新規キー入力判定手段を構成して
いる。なお、２重押しされていたキーの一方を離すこと
によって、前回のキー入力は異なってくるが、論理積を
とることよって相殺され、該現在キー入力が新しいキー
入力と判断されずに済む。 【００２８】 【発明の効果】以上説明したように、本発明に係るキー
入力装置は、新規キー入力判定手段で新規に押下された
キーを検出する以前に、第１（先）のキー情報と第２
（後）のキー情報との一致・不一致を判定する先後キー
情報異同判定手段を設けた点を特徴としている。従っ
て、次の効果を奏する。 【００２９】 多重押し機能付きのキー入力装置にお
いて、新たに押下されたキーを検出できるようになって
いるが、先のキー情報と後のキー情報とに相違がなけれ
ば（同じであれば）、キー情報の移し替え動作は不要で
あり、省略することが可能となる。また、かかる場合は
新規キー入力判定手段の動作を開始せずに済む。ここ
で、走査速度を高速化してキー入力の不感期間を無くす
ようにすればする程、それに伴い必然的に単位時間当り
先後のキー情報の移し替え回数が増加するが、却って走
査速度が高速化するに従い、先後のキー情報が相等しく
なる頻度（確率）は高くなると共に、新たに押下された
キーの検出頻度は低くなる。特に、電源が投入されてい
るキーボードでも指操作しない期間は大部分であるか
ら、先後のキー情報の移し替え動作は無視できない。本
発明では、新たなキーが押下されたことを検出する前
に、先後のキー情報の異同を判定するようにしているた
め、同一の場合、先後のキー情報の移し替え動作を間引
くことができる。特に、バッテリ駆動の可搬型のキーボ
ード装置等に適用するには有意義である。また、移し替
え処理のＣＰＵの無駄な制御が解消できるので、データ
処理の高速化を図れる。 【００３０】 他方、先後のキー情報が不一致であっ
た場合、相違ビットに対応する第１のキー情報記憶手段
の番地内容をビット反転させるだけで、見かけ上、第２
のキー情報を第１のキー情報として記憶部間の移し替え
処理を実行したのと等価になり、総ビットの書換え処理
をせずに済む。この点からも、上記の消費電力の削減と
ＣＰＵの制御負担の軽減を図ることができる。

【図面の簡単な説明】 【図１】本発明の実施例に係るキー入力装置の全体構成
を示すブロック図である。 【図２】本発明の実施例におけるキー入力のメモリーへ
の格納法を示す模式図である。 【図３】本発明の実施例の動作を説明するための全体的
なフローチャート図である。 【図４】（ａ），（ｂ）は本発明の実施例においてマト
リクス配列方式のキーボードの一部をそれぞれ示す模式
図である。 【図５】図３のステップ３６のコード変換の実例を示す
模式図である。 【図６】図３のステップ３５の詳細を説明するフローチ
ャート図である。 【符号の説明】 １…マイクロ・プロセッサー ２…読み出し専用メモリー（ＲＯＭ） ３…読み出し可能なメモリー（ＲＡＭ） ４…デコーダ回路 ５，９…出力ポート ６，７…入力ポート ８…４行×１６列マトリクス配列方式キーボード。

Claims (1)

1. (57)【特許請求の範囲】 １．複数個のキーを走査してキー情報を入力するキー入
   力装置において、先のキー走査により入力された第１の
   キー情報を記憶する第１のキー情報記憶手段と、後のキ
   ー走査により入力された第２のキー情報を記憶する第２
   のキー情報記憶手段と、前記第１のキー情報記憶手段か
   ら出力される前記第１のキー情報と前記第２のキー情報
   記憶手段から出力される前記第２のキー情報との一致・
   不一致を判定する先後キー情報異同判定手段と、その先
   後キー情報異同判定手段からの情報を基に前記第２のキ
   ー情報記憶手段から出力される前記第２のキー情報に新
   規に押下されたキーが含まれるか否かを判定する新規キ
   ー入力判定手段とを有して成ることを特徴とするキー入
   力装置。