JPS591236Y2 - 電子式卓上計算機 - Google Patents

Description

【考案の詳細な説明】 本考案は電子式卓上計算機に関し、特に四則演算教育用
の電子式卓上計算機（以下教育電卓という）に関するも
のである。

一般に、この種の電卓は演算数、被演算数および演算結
果を自動発生させ、そのうちの２つを表示することによ
って問題提示を行い、残りの１つを正観として表示せず
操作者からの解答と比較し、その正誤判定を行う形式で
゛構成される。

第１図は従来の教育電卓の構成を示すブロック線図であ
る。

１は四則演算の種類を決定するファンクションキ一群、
２は１個または複数個のフリップフロップを含むファン
クションキー用エンコーダおよび記憶回路、３は前記記
憶回路２の内容に従った四則問題を作威し、それを記憶
する問題作成回路、４は例えば螢光表示管等を含む表示
装置、５は解答入力用の数値キ一群、６は１個または複
数個のフリップフロップを含む数値キー用エンコーダお
よび記憶回路、７は前記数値キー５を操作するたびに解
答桁のディジット信号を発生する、複数個のフリップフ
ロップを含むパルス発生回路、８は前記記憶回路６の出
力と前記パルス発生回路７の出力との論理積を作るアン
ドゲート、９は前記問題作成回路３の出力と前記パルス
発生回路７の出力との論理積を作るアンドゲート、１０
は前記問題作成回路３に予め用意されている正解と、前
記数値キー５より入力された内容とを比較する比較回路
、１１は比較結果が一致しなかった、即ち誤解答であっ
た場合に誤解答があったことを記憶するフリップフロッ
プ、１２は前記フリップフロップ１１の出力の相反を作
るインバータ、１３は前記比較回路１０の出力と前記イ
ンバータ１２の出力との論理積を作るアンドゲートであ
る。

上記回路構成において、まずファンクションキ一群１に
より所望の四則指定を行う。

例えば÷のキーが指定されると、これが記憶回路２に記
憶され、次に問題作成回路３により記憶回路２の内容に
沿った問題が作られる。

今の場合、除算が指定されているから、例えば８÷４−
２という演算を行うものとして、このうちの例えば８＋
４＝が表示装置４に表示され、操作者に問題を提供し、
操作者がらの解答を待つ。

ところでパルス発生回路７は数値キー５より解答の１桁
目（最大位桁）を入力すると第２図ａのようにディジッ
トタイム信号Ｔ１だけが繰り返し発生し、２桁目、３桁
目・・・・・・を操作すると、それぞれ１）、ｃ、・・
・・・・のようなパルスが繰り返し発生する。

一方問題作戊回路３に記憶されている正解は最大位桁か
ら順にタイミングＴ１．Ｔ２．Ｔ３・・・・・・でアン
ドゲート９に出力される。

また数値キー５より入力された内容は、入力された順に
タイミングＴｌ。

Ｔ２．Ｔ３・・・・・・で゛アンドゲート８に出力され
る。

そこで操作者が■キーの操作により２を入力すると、タ
イミングＴ１だけアンドゲート８および９が導通し、正
解の内容のうちタイミングＴ１でアンドゲート９に出力
される内容だけが、比較回路１１に送られ、数値キー５
より入力された内容と比較される。

この場合、正解であるので２が表示装置４に表示される
。

上記の例では、正解は１桁であるが、正解が２桁以上の
場合は、さらに数値キー５より解答を入力すると、パル
ス発生回路７により、入力された桁だけが比較回路１１
に送られ、１桁人力するたびに、その内容の正誤判定が
行われる。

また誤解答があった場合は、フリップフロップ１１がセ
ットされて、エラーの表示がなされ、パルス発生回路７
はリセットされて、操作者から１桁目の入力を待つ状態
に戻る。

以下同様の繰り返しにより計算練習が実行される。

ところで従来の教育電卓では、除算は割り切れる（小数
点を含まずに割り切れる）問題に限定されていた。

しかし割り切れない問題は正解を商（余りを除く整数部
分、以下同様）と余りに分けて両方を解答として要求す
るようにして出題する方が計算練習にもより効果的であ
る。

しかも除算の問題を割り切れる問題に限定すると、問題
数が極端に制限されるが、割り切れない問題も含めると
、その制限がなく問題数も豊富になる。

本考案の目的は上記の点に鑑みて除算の正解に余りがあ
る場合には、操作者が商を入力する前か或いは操作者が
商の入力を完了した後に、ある適当な記号を自動的に表
示することにより、操作者に余りを入力することを指示
し、入力された余りに関しても正誤判定を行う教育電卓
を提供することにある。

以下図面を参照しながら本考案の実施例について詳細に
説明する。

第３図は本考案の一実施例を示すブロック線図である。

同図において１から１３までは、第２図示のものと同一
番号は同等部分である。

１４は除算の演算で余りがある場合に商の正解の最下位
桁および余りコードを記憶するレジスタ、１５は前記パ
ルス発生回路７の出力と前記レジスタ１４の出力との論
理積を作るアンドゲート、１６および１７は４ビツト（
１デイジツトを構成）のレジスタ、１８は例えばＲＳフ
リップフロップ、１９は前記レジスタ１６の出力と前記
レジスタ１７の出との論理和を作るオアゲート、２０は
前記フリップフロップ１８の出力の相反を作るインバー
タ、２１は前記フリップフロップ１８の出力と前記オア
ゲ゛−ト１９の出力との論理積を作るアンドゲート、２
２は前記アントゲ−１へ１３の出力と前記インバータ２
０の出力との論理積を作るアンドゲートである。

上記回路構成において、まずファンクションキー１の田
キー操作により問題作成回路３で例えば５１÷４−１２
余り３の問題が作成されたとすると例えば第５図ａのよ
うに表示装置４に表示され、操作者に問題を提供する。

（ここでは表示装置４の解答表示桁は４桁あって、解答
はタイミングＴ１からＴ４で表示装置４に入力され、タ
イミングＴ２からＴ３で表示されるものとする）一方正
解の１２余り３は問題作成回路３に記憶されておりタイ
ミングＴ１．Ｔ２．Ｔ３で、それぞれ１，２．３をアン
ドゲート９に出力している。

またレジスタ１４には、商の正解の最下位桁がアンドゲ
ート９に出力されるタイミングで２進化信号１１１１（
以後Ｆコードと呼ぶ）が、他のタイミングでは０が、そ
れぞれアンドゲート１５に出力されるような内容が記・
１意されるものとする。

上記の例では、レジスタ１４はタイミングＴ２でＦが、
他のタイミングでＯが、それぞれアンドゲート１５に出
力される。

フリップフロップはレジスタ１４に記憶されているＦコ
ード、即ち１１１１の第１ビツトか゛入力するまではリ
セットされているので、アントゲ−Ｉ・２１は非導通の
状態である。

一方、アンドゲート２２はインバータ２０を介してフリ
ップフロップ１８に接続されているので導通の状態であ
る。

そこでまず操作者が■キーの操作により１を入力すると
、これはタイミングＴ１で゛アントゲ゛−１８を通り比
較回路１０に送られ、同タイミングで比較回路１０に送
られる正解と比較される。

この場合、正解であるのでこの内容はアンドゲート１３
および２２を通り表示装置４に送られ第５図すのように
表示される。

次に操作者が■キー操作により２を入力すると、この内
容はタイミングＴ２で比較回路１０に送られて正解と比
較され、この場合、正解であるので表示装置４に表示さ
れる。

また操作者が２桁目の解答を置数すると、パルス発生回
路７は第２図すのようなパルスを発生しているので、レ
ジスタ１４に記憶されているＦコードはタイミングＴ２
でアンドゲート１５を通りレジスタ１６を通ることによ
り４ビツト遅れて、即ちタイミングＴ３の第１ビツトで
フリップフロップ１８をセットする。

よってアンドゲート２２と２１の導通、非導通が逆転し
、アンドゲート２１が導通に、アントゲ−１２２が非導
通になる。

だからタイミングＴ３ではＦコードがオアゲート１９お
よびアンドゲート２１を通って表示装置４に送られる。

表示装置４はＦコードが入力するとテ゛コーダにより例
えば口と表示するものとすると、操供者が図キーを操作
すると表示装置４は第５図Ｃのように表示する。

次に操作者が■キー操作により３を入力すると、この内
容はタイミングＴ３で比較回路１０に送られて正解と比
較される。

この場合正解であるので表示装置４に表示されるのであ
るが、タイミングＴ３では、アンドゲート２２は非導通
であるので、同タイミングでレジスタ１７に記憶され、
タイミングＴ４でオアゲート１９およびアンドゲート２
１を通って表示装置４に送られ第５図ｄのよみに表示さ
れる。

なおフリップフロップ１８は１ワード中の最後のテ゛イ
ジツトタイミングにリセットされるものとする。

第４図は第３図のブロック図においてアンドゲート１５
とレジスタ１６を取り除いて、レジスタ１４の出力をフ
リップフロップ １９に接続した例である。

このようにするとレジスタ４に記憶されるＦコードはパ
ルス発生回路７の出力に無関係に表示装置４に出力され
るので、問題が表示装置４に表示された時点で余りがあ
る場合は表示装置４に口が表示される。

田キーの操作により前記と同じ問題が発生したとすると
、キー操作と表示装置４の表示が第６図のようになるこ
とは明白であろう。

なおこの場合レジスタ１４に記憶されるＦコードは、余
りの正解の最大位桁がアントゲ−１９に出力されるタイ
ミングで゛フロップ。

フロップ１８に出力されるようにに記・１意されている
のはもちろんである。

以上説明したように本考案教育電卓によれば、除算の演
算で余りがある場合には、操作者が解答を入力する前か
或は商の入力を完了した後に、余りがあることを示す符
号を自動的に表示し、余りも解答として要求し、入力さ
れた余りに関しても正誤判定を行うことができるので、
計算練習の教育効果をより一層あげることが可能となる
。

【図面の簡単な説明】

第１図は従来の教育電卓のブロック線図、第２図はパル
ス発生回路７の出力波形図、第３図は本考案の一実施例
を示すブロック線図、第４図は本考案の他の実施例を示
すブロック線図、第５図は第３図実施例におけるキー操
作と表示例、第６図は第４図実施例におけるキー操作と
表示例である。 １・・・・・・ファンクションキ一群、２・・・・・・
ファンクションキー用記憶回路、３・・・・・・問題作
成回路、４・・・・・・表示装置、５・・・・・・数値
キ一群、６・・・・・・数値キー用記憶回路、７・・・
・・・パルス発生回路、８，９．１３，１５，２１ 、
２２・・・・・・アンドゲート、１０・・・・・・比較
回路、１１・・・・・・エラー検出フッツブフロップ、
１２．２０・・・・・・インバータ、１４・・・・・・
余りコード記憶レジスタ、１６．１７・・・・・・４ビ
ツトレジスタ、１８・・・・・・フリップフロップ、１
９・・・・・・オアゲート。

Claims (1)

【実用新案登録請求の範囲】
1. 四則演算の演算数、被演算数、および演算結果を自動発
   生させそのうちいずれか２つを表示し、他の１つを答と
   してキーボードからの入力を待つようにした四則演算教
   育用の電子式卓上計算機において、除算の正解に余りが
   ある場合に、正解としての余りを記憶する手段と余りが
   あることを記憶する手段とを有し、操作者が商予想値を
   入力する前か、或いは操作者が商予想値の入力を完了し
   た後のいずれかに、前記記憶手段の内容により余りがあ
   る場合には、余りがあることを示す文字或いは記号等を
   自動的に表示する手段を含むことを特徴とする電子式卓
   上計算機。