JPS5876932A - キ−ボ−ド走査およびインタフエ−スの方法と回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の背景 本発明はキーボード通信に関するものであり。

詳しくいえば、それはキーボードの出方を走査してそれ
をデータ処理装置へのデータ入力に通信するのに用いる
イスタフエースの方法と回路に関するものである。

手動のキーボードがデータ処理装置に情報を入れるのに
広く用いられている。例えば１周辺装置りをするのに用
いる種々の手段の中でも、手動で操作されるタイプライ
タ形のキーボードは、人間のオペレータが計算機システ
ムを制御したり、それと活発にやりとりをするのに用い
ることのできた最初の手段の一つであった。

計算機システムの開発期間中のごく初期において、計算
機システムとの調和のとれたやりとりを容易にするため
には、特殊な命令をキーボード周辺装置上で特別に打け
んさせることが必要になった。その種の命令は、普通は
、特定の計算機システムまたは情報をその入力または出
方においである書式に作り上げる手段に対して独有のも
のであった。

非常に多くの場合、計算機制御卓は、計算機のオペレー
タが特殊な命令を計算機システムにキーボードに頼らな
いで伝えることができるようにセットまたはリセットで
きる多数のトグルスイッチを備えていた。そのようなト
グルスイッチと計算機制御卓は、一般に中央処理装置を
介して直接にアドレス指定できる手操作セット式レジス
タとして構成されている。のちに、いろいろなシステム
が開発されるにつれて、トグルスイッチの代りにキーボ
ード上の制御キーを専用にするのが都合よくなった。、
しかし、各々の場合に、キーボード上の専用キーは、ト
グルスイッチと回様に、そのキーボードを用いている計
算機で動作するシステムによってそれに割当てることの
できる意味を一つしかもっていなかった。例えば、ワー
ドプロセッサの場合に、普通のタイピング機能及び特定
のワード処理修正機能または書式化機能に関係する制御
キーがキーポー上°に設けられている。これらの制御キ
ーは、どの一つの制御キーの作動もオペレータによって
変えることができないで、オペレーティングシステムに
よって固定されていること及びここでは「コーディング
（ｃｈｏｒｄｉｎｇ）　Ｊということにする文字キーま
たは制御キーの多重作動がオペレーティングシステムに
分かり易い意味をもっていないということ、という限界
と制限を受ける。

次に必要なことは、キ　ボード人力がデータ処理装置と
効率的に通・信できるようにする方法と装置であり、そ
れらにおいてデータ処理装置のオペレータが任意の与え
られたキーの作動に属する意味を選択的に変えること及
び多数のキーをコーティングすることによってキーの作
動に属する意味を拡張することの選択権または能力をも
っている。

（２）　　発明の概要 本発明は、作動されたキーを検出するためにキーボード
を走査する諸ステップを含み、データ処理装置に打けん
された入力情報を符号化して通信する方法である。キー
ボード全体を一度走査する間に検出されたすべての作動
キーを記憶する。次に、記憶した作動キーをそのキーボ
ードの走査中に検出した作動キーの数によって決ま、る
任意のビット長の単一２進語としてデータ処理装置に伝
える。各ステップの組合わせによって、複数のキーを任
意の長さの２進語を発生するように同時に作動できる。

ここで用いられるように、「語」という用語は、単一の
認識される意味、すなわち１文字、制御機能、命令など
の表示、を有する一群のビットを意味する。前記２進語
には、キーボードの走査中に同時に作動していると検出
された複数のキーの中の一つ一つに計算機システムによ
って関連づけられた意味とは関係のない意味を計算機シ
ステムの中で関連づけることができる。

本発明はまた。一つのキーボードの複数のキーに接続さ
れ、かつ情報がそのキーボードから伝えられるデータ処
理装置に接続されたキーボード・インタフェース回路を
含んでいる。このインタフェース回路は、複数のキーを
アドレス指定して。

各キーの作動状態を検出する走査機構を含んでいる。そ
のキーボードのすべてのキーをアドレス指定するたびに
その間に検出した作動キーの表示を記憶する記憶装置が
走査機構に接続されている。

キーボードのすべてのキーのアドレス指定の間に作動し
たと検出されたキーの数によって決まる任意のビット長
の２進語として前記記憶した表示をデータ処理装置へ選
択的にインタフェースして転送する通信機構が記憶装置
に接続されている。各要素のこの組合せによって、同時
に作動した複数のキーを複数のキーの中の一つ一つの作
動に関連した意味に関係のない意味をデータ処理装置に
おいて関連づけることのできる単一の２進語によって表
わす。

本発明とその種々の目的及び実施例は１例として述べる
好ましい実施例の詳細な説明に照らして以下の図を見る
とエリ良く理解できるであろう。

（３）好ましい実施例の説明 本発明の主な目的は１選択的意味を任意の与えられたキ
ーの作動に関連させることのできるように、キーボード
入力装置全走査できる装置と方法を提供することである
。さらに１本発明の目的は、キーボードの複数のキーを
同時に作動して語のすべての成分部分の意味に必ずしも
関連しない任意の意味整関連させた任意のビット長の多
重成分２進語として表すことのできるようにすることで
ある。本発明の好ましい実施例において、多重成分語は
、各成分部分の最上位ビットを二つの許される２進値の
うちの選択された同じ値にセットすることによって認識
される構成要素としてその種々の成分部分から区別され
るが、多重成分語の最後の成分部分の最上位ビットだけ
は、前記二つの許される２進僅の他方にセットされる。

各成分部分の最上位ビットは、検査されて、その最上位
ビットが二つの許される２進僅の他方にセットされてい
なければ、その部分は多重成分語の成分部分として解釈
されることになる。本発明の好ましい実施例において、
この解釈は、キーボードと関連して動作する専用の処理
装置とキーボードが入力装置になっているデータ処理装
置の処理装置とによって行われる。本発明のこれら及び
その他の目的ならびに利点は、まず第１図の回路を詳細
に考慮することによって最もよく理解される。

第１図は、キーの作動を行うためにキーが押し下げられ
る手動操作キーボード１０、キーボード制御装置１１及
び関連して動作するデータ処理装置１２を示している。

データ処理装置１２は、本発明と同じ譲渡式に譲渡され
た同時出願の米国特許願第３１Ｌ６０５号リチャードＷ
、ローベンタール（Ｒｉｃｈａｒｄ　Ｗ、　Ｌｏｗｅｎ
ｔｈａｌ）の［多重計算装置とそれに用いる通信パス構
造Ｊにもつと完全に記載されている。

キーボード１０は、そのキーが１６行（ＸＯ〜ｘ１５）
と８列（ＹＯ〜Ｙ７）のスイッチング・プレイに組織さ
れているものとして示されている。

キーボード１０は、普通の原理に従って構成されている
が、そのキーに付けられた番号または意味が他のキーボ
ードと異っているだけであって、キーの構成または物理
的組織が特別になっているのではない。従って、あるキ
ーを走査される行においてオペレータが手操作で押下げ
ると、ある信号がその作動全示す対応する列出力ＹＯ〜
Ｙ７に生ずる。キーが走査された行のある列の場所で押
し下げられないと、その列出力は、不活動状態のままで
ある。行Ｘ０−ｘ１５は、以下に説明するように逐次に
アドレス指定されるので、どの与えられた時間の間でも
、アドレス指定された行にある作動したキーの各、Ｊｄ
、活用力信号を関連の列出力ＹＯ〜Ｙ７に作る。

中央制御卓に物理的に収容できるキーボード１゜は、専
用処理装置３６に２１１回線パスを通して接続される。

ケーブルは、行ｘ　Ｏ＃Ｘ　ｌ　５　’ｚマルチプレク
サ１６に接続するバス１４と列出力端子ＹＯ〜Ｙ７を専
用処理装置３６に接続する８回線バス１８とを備えてい
る。

マルチプレクサ１６は、４回線バス２４によって専用処
理装置３６のカウンタ２２の出力に接続されている。カ
ウンタ２２は、その出力にｏｏｏ。

で始まって１１１１で終る一連の１６の４ビツト語を与
える。その一連の４ビツト語は１行ＸＯ〜Ｘ１５のアド
レスに対応する。カウンタ２２ｒｌ′ｉ。

専用処理装置３６に含まれるＣＰＵ２６が出す指令に応
じて、行アドレスの各々を介して逐次に進められて、前
記一連の４ビツト語を一度に一つマルチプレクサ１６に
与える。一連の１６行アドレスを一度ひとまわりしたの
ち、カウンタ２２は、１６行のアドレスシーケンスを繰
返す。マルチプレクサ１６は、カウンタ２２が発生する
４ビツトアドレスを復号して行ＸＯ〜Ｘ１５の各々を次
々ウンタ２２から受けた計数に従って電圧を１６回線Ｘ
Ｑ−Ｘ１５の−っに加えて、アドレス指定された打金作
動する。例えば、カウンタ２２が発生したマルチプレク
サ１６に接続される２進語ｏｏｏ。

は、行作動電圧を行ＸＯと関連した線に加えて。

その行を作動、すなわち選択する。マルチプレクサは、
その他の行アドレスＸ１〜Ｘ１５に関連した他のすべて
の線を接地電位に保つ、すなわち不活動のままにする。

２進語０００１は１行ＸＩを作動させ、以下同様に進み
、マルチプレクサ１６に２進語１１１１が一つの行走査
シーケンスの終りに行Ｘ１５の作動を生じさせるまで続
く。ある行がアドレス指定されるときに一つのキーが押
し下けられれば、マルチプレクサ１６によって選択され
た行に加わる電圧は、そのキーを押すことによって閉じ
られるスイッチを弁して対応する列出力に接続される。

従って、各列がアドレス指定されるにつれて、アドレス
指定された行内の各押し下げられたキーに対応する打出
力線が起動される。

押されなかったキーすなわちアンプキーの各位置に対応
する列出力線は電圧を受けない。このようにして８本の
列出力線ＹＯ〜Ｙ７は、各アドレス指定された行にある
八つのキーのキー押し下は状態を表す８．ビットの２送
信号を与える。この８ビツトの列出力信号は１、バス１
８によって専用処理装置３６のＣＰＵ２６に接続される
。ＣＰＵ２６は、また、８ビツトの列出力信号を発生さ
せるマルチプレクサ１６に送られた４ビツトの行アドレ
ス出力上水す入力を行アドレスカウンタ２２から回線２
３を経て受取る。従って、ＣＰＵ２６は、それがアドレ
ス指定された行にある各キーのキー押し下げ状態を検出
できる対の数を与えられ、その対の数は、カウンタ２２
が出した行アドレスとバス１８を通して受けた列出力信
号を含んでいる。

第２図ないし第４図を参照して以下にさらに詳細に説明
するように、ＣＰＵ２Ｇは、各列出力信号に応答して、
その信号が表わす各キーのキー押下げ状態を、同じ行が
直前のキーボード走査サイクル中にアドレス指定された
ときに存在したのと同じキーのキー押下げ状態と比較す
る。そのキーが前回のキーボード走査サイクルの間にア
ドレス指定されたのちにその行にキー押下げ状態の変化
があった場合、すなわち前回押されなかったキーが押さ
れるかまたは前回押されたキーが復旧された場合、キー
押下げ状態の違いが検出される。その場合、ＣＰＵ２６
は、新しいキー押下げ状態を将来比較するために記憶し
て、専用処理装置３６が新しいキー押下げ状態を適当な
ときにデータ処理装置１２に送るように条件づけられる
。データ処理装置１２は、新しいキー押下げ状態の前述
の比較、記憶及び送信を実行するときにＣＰＵ２６と協
動する１対の記憶装置、すなわちマツプ記憶装置２ｇ及
びリング・バッファ記憶装置５０を備えている。

カウンタ２２は１回線２３によるタイミングの同期化と
通信を行うために、専用ＣＰＵ２６に接続されて、それ
によって制御される。ＣＰＵ２６の方は、普通の制御線
３２とデータ・アドレス・バス３４を介してマツプ記憶
装置２８及びリング・バッファ記憶装置３０に接続され
ている。要素２２〜５４の各々は、第１図に示した実施
例では別々に説明されたが、好ましい実施例においては
、これらの各要素は、点線３６で囲まれた単一の集積面
路チップ・に組込まれている。好ましい実施例において
は、専用処理装置３６として普通のフオームウェアでプ
ログラムされた８０４８マイクロコンピユータ・チップ
を用いている。処理装置３６の構成部品は、第１図にお
いて本発明の方法の理解を明瞭にするため及び例示のた
めだけに別々に書かかれて説明されたのである。第１図
に示した構成要素の記載は５本発明の範囲の制限として
とってはならない。例えば、マルチプレクサ１６及びカ
ウンタ２２は、別々の要素として示されているが、それ
らは実際にはファームウェアによってプログラムされた
記憶装置とレジスタの組合わせによるなど、この技術に
おいて周知の任意の手段によって形成される８０４８チ
ツプ内の汎用マイクロコンピュータ回路のそう名付けら
れた部分であってもよい。同様に、マツプ記憶装置２８
とリング・バッファ記憶装置５０は、実際にそれらが８
０１＋８マイクロプロセツサの中にあるのと同様に、同
じ集積回路チップ上でＣＰ　Ｕ　２６と結合されてもよ
い単一物理的記憶装置の別々に名付けられた部分であっ
てもよいときは、別々の記憶装置として示す。なお、Ｃ
ＰＵ２６は他のプログラム記憶及び他の一般用途のため
に別々には示されていない追加の記憶装置を含んでいる
。

専用処理装置３６のＣＰＵ　２６は、゛直列データ出力
線５ｇ及び直列データ入力線１１Ｏを備えている。ＣＰ
Ｕ２６のクロック速度は普通の結晶４２によって制御さ
れ、それによって専用処理装置３６は、データ処理装置
１２に対して独立にかつ非同期的に作動する。専用処理
装置３６及びデータ処理装置１２は、データ出力線う８
とデータ入力線１１Ｏを経て通信する。この通信は、Ｃ
’ＰＵ２６によって実行される普通・の割込みタイミン
グ・スキームによって調整される。

データ入力線４０は、シュミット・トリガ・インバータ
を含むバッファ回路１１２に接続されておす、シュミッ
ト・トリガ・インバータのヒステリシスは、雑音裕度を
向上させる。データ出力線う８は、同様にプルアップ抵
抗と組合わせて、オープンコレクタＴＴＬゲートを備え
たバッファ４稀に接続され１．データ処理装置１２に電
圧コンパチブル信号を与える。

第１図の回路によって具体化されるような本発明の方法
は、第２図及び第５図に関連して例示し説明する回路の
動作を考えることによってよりよく理解できる。第２図
は、計算機で動作する装置の種類のデータ処理装置１２
に同期しないで独立して動作する間に第１図の回路によ
って実施される走査方法を示す。

第１図の回路がステップ４６でスイッチを入れられると
、ＣＰＵ２６が直ちにすべての回路をステップ１１８で
リーセットする。キーボード１０のキーの押下げ状態の
表示を記憶するマツプ記憶装置２８がステップ５０です
べてのキーに対してキーアンプ状態表示を含むように初
期設定される。専用処理装置３６によって計算機で動作
する装置１２へ送られる各キー押下げ状態の送信キー符
号表示を記憶するリング・バッファ記憶装置５０がステ
ップ５２で空にされる。処理装置５６内の割込みタイマ
、実際にはＣＰＵ２６によって制御されるレジスタまた
は記憶場所、が初期設定されて起動される。割込みタイ
マは、データ転送状態を周期的に検査するためにプログ
ラム可能な方法で決定される時間間隔の間じゆう循環的
に逆読みをする。

第４図に関連してさらに非常に詳しく説明するように１
割込みタイマは、ＣＰＵ２６によって実行されるキーボ
ード走査動作を周期的に中断して、ＣＰＵ２６にデータ
転送割込み動作を実行させる。

処理装置５６は、キーボード走査動作の各ステップの実
行を決定する状態を有する二つのセラ）　’Ｉ＝Ｔ能な
標識またはビットのレジスタをもっている。

第１の標識は、アウトプット標識であって、ステップ５
６においてクリアされ、第２の標識は差標識であり、ス
テップ５８でクリアされる。これらの標識の各々の意味
と機能は、あとでさらに詳細に説明する。

前に説明したように、カウンタ２２は、行アドレスを全
部計数し、バス１８の上の列出力信号は、任意の与えら
れた行のアドレッシングの間各列におけるキー押下は状
態を表す。ステップ６０において、カウンタ２２は、Ｃ
ＰＵ２６に指令されて、キー押下げ状態を間合わせられ
る次の行のアドレスを出す。好ましい実施例において、
新しい、すなわち「次の」、行が約０５ミリ秒ごとにア
ドレス指定される。ステップ６０を実施した結果として
、ＣＰＵは、カウンタ２２によってアドレス指定された
特定の行とそのアドレッシングのときにその行にあるキ
ーの押下は状態を一緒になって示す特有な１対の数を一
つけカウンタ２２から、そして一つはバス１ｇから受取
る。各キーは、それに関連した特有の行と列の番号対を
もっている。

マツプ記憶装置２８は、キーボード１０の中の各キーの
概念的鈍像を形成する。マツプ記憶装置２ｇは、キーボ
ード１０の各キーとの１対１の写像をもっている行と列
のアレイの中に記憶場所をもっている。マツプ記憶装置
２８の中の各記憶場アップ状態の条件に対応する２進値
（好ましい実施例では１）がステップ５０で各セルにロ
ードされる。マツプ記憶装置２８の中の記憶場所とキー
ボード１０の各行は、キーボード１０が走査されるとき
、ＣＰＵ２６によって同期的にアドレス指定される。ス
テップ６２において、マツプ記憶装置２８の中のセルの
各アドレス指定された行の内容は、キーボードｌＯのキ
ーの対応する行のアドレッシングに応じて、バス１ｇを
通して受けた列出力信号に対して比較される。ステップ
６１ｉにおいて、その比較は、違いを検査される。列出
力信号を形成する８ピントの中のどれか一つ以上がマツ
プ記憶装置２Ｂの中の対応する記憶場所から得た比較内
容によって表わされたものと異なるキー押下は状態を表
す場合、差標縁がステップ６６においてセットされて、
マツプ記憶装置２８は、比較された列出力信号に対応す
る新しい２進僅の組をマツプ記憶装置にロードすること
によってステップ６８において更新される。その新゛し
い２進値の組は、検出された異なるキー押下げ状態を含
むキーボード１０の中のアドレス指定された列に対応す
るアドレス指定された記憶装置の記憶場所にロードされ
る。差標縁をセットすることは、キーボード１０．の連
続する走査の間のキー押下げ状態に変化の生じたことを
意味し、あとで第５図を参照してさらに詳細に説明する
ように、専用処理装置３６の装備をその変化から生ずる
キーボードの新しいキー押下げ状態を出力するように条
件づけるように行う。実際には、差標縁は、キーボード
１０の各走査ごとに１回しかセットされない。しかし、
キーボードの二つ以上の行にキー押下げ状態の変化があ
ることがあり、その各々がマツプ記憶装置２８の更新を
必要とするであろう。従って、ステップ６１１における
差の検査は、キーボード１０のアドレス指定された行ご
とに実行されて、マツプ記憶装置２８は、差標縁が前に
セットされていたかどうかに関係なく、差が検出される
ときは常に、ステップ６８で更新される。

差試験及びマツプ記憶装置２８の何らかの更新に続いて
、出力標識がセットされているかどうかを決める検査が
ステップ６つで行われる。第５図に関してあとでさらに
詳細に説明するように、出力標識は、少なくとも一つの
キー押下げ状態をキーボード１０全体の走査の間に検出
するときは常に、ステップ６６における差標縁のセツチ
ングによって表わされでいるように、キーボード１０全
体の各走査の終りにセットされる。従って、出力標識が
ステップ６つでセントされていると分かれば、それは、
キー押下げ状態の変化が、専用処理装置３６によって実
行されている現在のキーボード走査サイクルの直前の連
続するキーボード走査問で、起ったことを意味する。出
力標識は、第４図に示した割込みタイマとデータ転送割
込みル−チンによって決定される時点で、専用処理装置
５６そのものを新しいキー押下げ状態を出力するように
条件づける。

出力標識は、次の二つの事情のどちらかが発生すること
によってクリアされる。すなわち、ステップ５６におけ
る出力標識のクリア（前述のようにキーボード走査動作
の初期設定部分の実行の聞に起る）及びステップ９１１
における出力標識のクリア（第５図参照、さらにあとで
説明するようにキーボード１０のキー押下げ状態がキー
ボードの連続する走査の間に変化しなかった場合に起る
）のときである。ステップ１ｏで検査されたときに出力
標識がセットされていなければ、キーボード走査動作は
、ステップ７６に進む。あとでさらに詳細に説明するよ
うに、入力が処理のために専用処理装置３６によって受
取られたがどうかを決める検査がステップ７６で行われ
、受取られていれば、その入力は、キーボード走査動作
が貴開される前にステップ７８で処理される。

出力標識がステップ６９で検査されたときにセットされ
ていれば、列ループ・ステップ７０〜７−１１は、専用
処理装置３６によって実行されている現在のキーボード
走査サイクルの直前の連続する二つのキーボード走査の
間に検出された変化したキー押下げ状態を表す出力を計
算機で動作する装置１２に送る用意をするために実行さ
れる。好ましる。送信出力は、８ビット列出力信号から
列ビットごとのベースで用意される。ステップ７ｏにお
いて変化したキー押下げ状態を示す８ビット列出力信号
の列ビットがステップ７１で標本化されて、それがキー
・ダウンすなわち押下げられたキーを表すかどうかを決
定するために検査される。好ましい実施例においては、
０の２進値が押下げられれたキ〜を表す。ステップ７１
における検査が。

検査した列ビットが２進１であることを示すと。

押し下げられたキーに関連する特有の８ビット符号、例
えばＡＳＣＩＩコード、任意の他の普通のキー・コーデ
ィングまた林ユーザによって工夫された任意に割当てら
れたキー符号などが、ステップ７２において、第１図に
別々に示されていない専用処理装置う６の中の記憶装置
の中にある関連のルック・アップ・テーブルから読み出
される。

送信キー符号と呼ぶこのキー符号は、ステップ７３にお
いてその最上位ビットを２進Ｏにセットされて、リング
・バッファ記憶装置３０にロードされる。従って、マツ
プ記憶装置２８はキーボード１０の中のキーの押下けら
れた状態の物理的マツプとして役立つけれども、リング
・バッファ記憶装置３０は、押下けられたキーが検出さ
れた対応するシーケンスを古い順に並べた送信キー符号
の記憶表である。走査速度は、可能なキー押下は速度よ
シずつと速いのでそのシーケンスは、キー押下げの検出
順序で決まり、走査の順序では決まらない。

ステップ７１の検査が、検査した列ビット、がキーアッ
プ状態であること、すなわちビットが２進０であること
を示せば、キーボード走査プログラムは、ステップ７４
に進む。ステップ７１１には、ステップ７５の実行のあ
とにも入る。いずれにしても、変化したキー押下げ状態
を含むように関連したすべての列ピットが調べられたか
どうかを決める検査がステップ７１１で行われる。もし
調べられていないものがあれば、ステップ７０〜７４が
繰返され１列ビットのすべてを調べ終って、押下げられ
たキーを示すビットを送信キーコードに変換してリング
・バッファにロードし終るまで繰返しが続く。

その行の列ビットを調べたのちに、未処理のまま残って
いる入力を専用処理装置３６が受取って終り可能性があ
る。従って、受取った入力のどれかが未処理のままであ
るかどうかを決定する検査がステップ７６で行われる。

未処理の入力があれば、キーボード走査動作を中断して
、その入力をステップ７８で処理してキーボード走査動
作をその処理が終ったときに再開する。

いずれにしても、キーボード１０のすべての行が現在の
キーボード走査サイクル中にアドレス指定されたかどう
かに関する決定が行われるステップ８０まで（第５図）
動作が続くウアドレスされていない行があれば、行ルー
プのステップ６０〜８０がすべての行のアドレス指定さ
れるまで繰返される。最終的には、現在のキーボード走
査サイクルの間のすべての行のアドレッシングは終りに
なって、リング・バッファ記憶装置５０に直前のキーボ
ード走査サイクルの間に検出された変化したキー押下は
状態を表す情報のローディングがすベて完了する。これ
を達成すると、出力標識をステップ８２で調べる。

出力標識が前述のように、例えば、ステップ５６または
ステップ９１Ｉのいずれかの実行の結果としてクリアさ
゛れていれば、ステップ８４に入って、差標縁の状態の
検査を行う。キー押下げ状態の変化をステップ６１Ｉで
検出した場合、差標縁をセットして、出力標識をステッ
プ８６でセントし、ステップ８６ののちにステップ５日
で始まる生ループを繰返す。ステップ、６　ｉｔでキー
押下げ状態の変化を検出しなかった場合は、差標縁をス
テップ６６でセットしないでステップ８４からステップ
９１ｉに入る。ステップ９１ｉにおいて、出力標識をク
リアして、そののちステップ５ｓで始まる主ループを繰
返す。

前述のことから、キー押下げ状態の変化がキーボード１
０の連続する二つΩ：走査の間に起るときにのみ差標縁
をステップ６６でセットすることが分かるであろう。さ
らに、そのような状態の変化をキーボード１０の直前の
走査中に検出したときとして示され、その出力標識はそ
の直前のキーボード走査サイクルの終結時にセットされ
る。

ステップ８２に戻ると、キーボード１０の走査を完了し
た時点で出力標識がセットされていれば、（すなわちキ
ー押下げ状態の変化は現在のキーボード走査サイクルの
直前のキーボード１０の連続する二つの走査の間に起っ
ていた場合）、ステップ８８に入る。ステップ８８に入
るときには、どれかのキーが現在のキーボード走査サイ
クル中に押下けられた状態になっていたかどうかの決定
を行う。変化が一つ以上のキーが押下けられている状態
からすべてのキーが上がっている状態へ移るものである
ときは常に、そのような状態の変化が検出される時点で
は押下げられた状態にあるキーはないことになる。その
ような場合に、キー押下げ状態の変化が直前のキーボー
ド走査サイクル中層 に検出されたとしても、現在のキーボード走査サイクル
において列ループステップ７０〜７１４を早期に実行し
たことによって送信キー符号がリングバッファ記憶装置
３０に入れられない。前に論じタヨウに、リング・バッ
ファ記憶装置５０には、キーの押下げられた状態の情報
しかロードされない。そのようなキー押下げ状態の変化
を表すために、押下けられた状態にあるキーはなかった
ことを意味する特殊な送信キー符号がステップ９０でリ
ング・バッファ記憶装置５０にロードされる。

あるキーがキー押下げ状態の変化の検出時に押下げられ
た状態にあったかどうかに関係なく、リング・バッファ
記憶装置３０に入った最後の送信キー符号の最上位ビッ
ト（ＭＳＢ）を二つの許される２進僅の選択された一つ
（好ましい実施例においては２進１である）にステップ
９２においてセットする。前述のように、キーボードｌ
Ｏの走査の間にステップ７５でリング・バッファ記憶装
置３０に入ったすべての送信キー符号は、それらの最上
位ビットを許される２進値の他方すなわちＯにセットさ
れた。このようにして、キー押下げ状態の変化が連続す
る二つのキーボード走査の間で起った場合、キーボード
１０の各走査中に検出されたキーボードのキー押下げ状
態を表す単一２進語が各走査の間にリング・バッファ記
憶装置５０に入れられる。その単一２進語は、キーボー
ドの新しいキー押下げ状態に従って任意の数のビットを
含んでいる。好ましい実施例においてはその２進語は、
ｎをリング・バッファ記憶装置５０の容量を超えない任
意の整数とするとき、ｎ×８ビツトまたはｎバイトの数
すべてを含んでいる。さらに大きな容量の記憶装置の場
合には、ｎはキーボード１０に含まれるキーの数までの
任意の整数にすることができる。

ステップ５＋４の実行に関して前に説明したように、Ｃ
ＰＵ２６に含まれる割込みタイマは、所定の時間間隔を
通じて循環的に計数し、その時間間隔の終りに専用処理
装置５６は、キーボード走査動作を中断して、データ転
送状態を検査し、結果がデータを転送する時間であれば
、データ転送をデータ入力ＩＮ＋４０またはデータ出力
線３８のいずれかを通して実行する。好ましい実施例に
おいて。

所定の時間間隔が計数される度に、そのような時間が生
ずるキーボード走査サイクル内の点に関係なく、キーボ
ード走査動作を中断し、かつデータ転送の検査と実行の
動作の遂行したあとの中断の時点においてキーボード走
査動作を再開するようにする普通の割込みタイミング・
スキームが実施される。入力及び出力データ転送のスケ
ジュールは、入力データ転送時間と出力データ転送時間
をかち合わないようにインタリープして選択された数の
所定の時間間隔によって分離された時間に転送できるよ
うに作る。入力及び出力データ転送時間は、１対のカウ
ンタによって決められ、一つは入力データ転送時間を定
め、そしてもう一つは、出力データ転送時間を定める。

各カウンタは、所定の時間間隔が数えられる度ごとに計
数を行なう。

そのカウンタが選択された数の時間を数え終ると。

データ転送の許可された状態に達する。

割込みタイマとカウンタは、ステップ５１＋でセットさ
れて起動される。好ましい実施例ｔ′こおいて、所定の
計数は１６０マイクロ秒で、所定の時間間隔の選択され
た数はうで、減数連続みカウンタ力を用いられる。結果
としてキーボード走査動作の中断が１６０マイクロ秒ご
とに起るが、許された入力データ転送時間と許された出
力データ転送時間は、８００マイクロ秒だけ離される。

なお許された入力データ転送時間を定めるカウンタは、
入力データ転送と出力データ転送のかち合せが起らない
ように各転送された入力データ語に先行するスタートビ
ットによって設定できる。従来のやり方では、専用処理
装置３６Ｆｉ、テータ入力＃１１１０を通して受けたス
タートビットを受けると、計算機で動作する装置１２か
ら受ける次の入力データを予定した許された出力データ
転送時間とかち合せしない時間に受入れるように入力時
間カウンタをセットする。

専用処理装置３６と計算機で動作する装置」２との間の
入出力データ転送動作が第４図に例示されている。前述
の割込みタイマが１６０マイクロの時間間隔を数えると
、ステップ９５に人って、キーボード走査動作が中断さ
れる、同時に、割込みタイマがリセットされる。その中
断点でキーボード走査動作を再開できるようにするため
に、中断が起ったキーボード走査プログラム内の場所を
識別する専用処理装置５６内の累算器の内容を内部記憶
装置（図示なし）内に保管する。保管された累算器の内
容は、処理装置がデータ転送ルーチンを処理できるよう
にして、その回路の走査方法を中断した場所を見失わず
に専用処理装置３６のすべての要素を利用する。データ
転送動作の終了に続いて、保管した累算器の内容を内部
記憶装置から再現して、キーボード走査動作を再現した
累算器の内容によって示された点で再開する。同様の累
算器の保管がステップ７８で実行されるサービス中断の
中に含まれている。

ステップ９５の次に、ステップ９６で人力データ転送計
数を検査する。計数を一度減数して０の計数について検
査する。減らされた計数がＯであれば、データ転送動作
は、ステップ９゛８に進み。

計算機で動作する装置１２から入力線ｑｏ４通してスタ
ートビットをあらかじめ受けていた専用処理装置３６に
よって示される入力が進行中であるかどうかを決定する
検査が行われる。スタート・ピッｉあらかじめ受けてい
れば、入力データ線ＩＩＯカｊステップ１００で標本化
され、そのとき入力データ線に計算機で動作する装置１
２によって置かれたビットを入力する。入力データ線４
０の標本化に続いて、最後のスタート・ビットを受けて
以来全バイトを受取ったかどうかを決めるために、ステ
ップ１０２で逐次に受取ったビットの数を検査する。完
全な１バイ）ｋ受取っていれば。

それをステップ１０４で専用処理装置に記憶して。

キーボード走査動作のステップ７６〜７８で処理する（
第２図）。

入力データ転送動作が終ったのちに、全ステップ９５〜
１０ＩＩの実行によるか、またはステップ９６．９８ま
たは１０２のどれかにおいて否定的決定に達することに
よるかいすかで、出力データ転送動作ルーチンを専用処
理装置５６によって行−う。まず、専用処理装置５６は
、ステップ１０６で出力データ転送計数を検査する。計
数を１回減数して０の計数について検査する。減った計
数が０であれば、データ転送動作はステップ１０８に進
む。瀘った計数がＯでなければ、データ転送動作は、「
中断終結」ステップ１０７で終って、専用処理装置５６
は、前述のようにキーボード走査動作を再開、する。

ステップ１０８において、進行中の出力データ動作があ
るかどうかを決めるために専用処理装置３６の動作を検
査する。進行中であることはあらかじめ出力されたが、
ストップビットの伴わないスタート・ビットによって表
わされる。普通には、各バイトを、スタート・ビットが
前にいってストップビットがあとに続くように好ましい
実施例の装置内で書式化する。出力が進行中であれば、
動作は、データの完全な１語が送信されたかどうかを決
めるために検査するステップ１０９に進む。

データの完全な１バイトが送信されてしまっていれば、
ステップ１１１を実行して、ストップ・ビットをリング
・バッファ記憶装置３０から送信する。データの完全な
１バイトを送信していなければ、１バイトの次のデータ
・ビットがステップ１１０でリング・バッファ記憶装置
ｉｔ　３０から送信される。データ・ビットがステップ
１１０の実行によって送信されようと、ストップ・ビッ
トがステップ１１１の実行によって送信されようとも。

データ転送動作は、続く「中断終結」ステップ１０７に
おいて、２ビツトのどちらかを送信したあとで終了にな
る。前述のように、「中断終結Ｐテップ１０７の実行は
、専用処理装置３６をキーボード走査動作に戻す。

ステップ１０ｇに戻ると、そのときに専用処理装置３６
によって行われた検査が出力が進行中でないことを示す
場合、データ転送動作は、ステップ１１２に進む。ステ
ップ１１２を実行するときに、専用処理装置う６は、リ
ング・バッファ記憶装置５０に記憶されたそれ以上のバ
イトがあるかどうかを決定するために検査する。追加の
バイトがそのように記憶されていれば、リング・バッフ
ァ記憶装置３０に記憶された次のバイトに先行するスタ
ート・ビットがステップ１１３で送信される。スタート
・ビットの送信ののちまたは追加のビットがリング・バ
ッファ記憶装置３０に記憶されていないことというステ
ップ１１２における決定ののちに、データ転送動作が「
中断終結」ステップ１０７を実行することによって終シ
にされ。

そのステップが専用処理装置５．６をキーボード走査動
作に戻す。

データ転送動作の前述の説明から分かるように。

データが計算機で動作する装置１２と専用処理装置５６
との間にビットごとのやり方で転送され。

データ転送動作が起ると予定されている時点で中断が生
ずるときに単一ピラトラキーボード走査動作の中断の間
に転送する。出力デー、夕転送に関しては、リング・バ
ッファ記憶装置３０に記憶したデータを先入れ先出し方
式でビットごとに転送する。なお、そのような転送は、
情報を装置１２と３６との間でビットごとに転送して、
キーボード走査動作がビット転送の間に継続するように
キー・ボード走査動作よりずっと速度が遅い。しかし、
入出力データ転送サイクルは、どんな人間のオペレータ
がキー押下げを変えることのできる速さよりずっと速く
完了される。好ましい実施例において、データ転送サイ
クルが約８００マイクロ秒ごとに開始される。普通は、
入力データ転送または出力データ転送で１バイトをアセ
ンブルするのに８ミリ秒必要である。

従って、第１図の回路によってキーボードを走査する方
法が開示されたが、それではキーボード１０の中で押下
けられたキーの状態のどんな変化をもそのような差が生
じたときにマツプ記憶装置２８で示すようになっている
。マツプ記憶装置２８の内容は、送信キー符号に変換さ
れてリング・バッファ記憶装置５０に転送され、出力時
間が生じると、リング・バッファ記憶装置３０から普通
の装置で読出すことができる。

前述のキーボード走査動作のおかげで、多数のキーの同
時押下げの目的が可能にされ、従ってオペレータがいく
つものキー押下げを一度に行うことができる。下の第１
表は、四つのそのような場合を示している。第１の場合
では、送信キー符号は、以前に押されたすべてのキーの
解放を意味するキー押下げ状態の変化を表し、その符号
は、結果としてキーボード走査動作のステップ９０にお
いてリング・バッファ記憶装置３０にロードされている
特殊なｒＡＬｒ、　ＫＥＹＳ　ＵＰＪ送信キー符号にな
る。第２の場合は、一つのキーだけが押下けられたまま
残っているキー押下げ状態の変化全表し。

対応するバイトの最上位ビットがリングバッファ記憶装
置３０にロードされた送信キー符号にセントされていた
ことを示す。第ンの場合は、二つのキーが押下げられた
１＼になっているキー押下げ状態の変化とそれらのキー
の送信キ　符号を表している。キーボード１００走査中
に検出される最後に押下げられたキーは、その最上位ビ
ットが２進ｌにセットされる。第４の場合は、三つのキ
ーが押下けられたま＼になっているキー押下げ状態の変
化とそれらのキーの送信キー符号を示している。再び、
キーボード１０の走査中に検出された最後に押下げられ
たキーの最上位ビットが２進１にセットされる。第５と
第４に例示したケースには、最後に検出された押下けら
れたキー以外のキーを識別する各送信キル符号は、最上
位ビットを２進０に払われている。ケースの数は、任意
の数のキー押下げとのコーディング（ｃｈｏｒｄｉｎｇ
）を示すようにふやすことができるであろう。例示した
表において、時間は右から左に経過し、各送信キー符号
は、低論理レベルのスタート・ビットが先行し、高論理
レベルのストップ・ビットがあとに続く。

、′・〕 第　　　　１　　　　表 ０ ０ ０７０ ′″ＴＯ 専用処理装置３６は、どんな人間のオペレータがキーを
操作できるよりもずっと速くキーボード１０を走査する
。従って、処理装置３６が同じ瞬間にその起動を認識す
るという意味で、同時に二つ以上のキーを実際に起動す
るというのは、非′；Ｆに起りそうにないこである。例
えば、起るとすればどの二つのキーの起動も７〜９ミリ
秒の時間間隔の範囲内で起らなければならないであろう
。この速度では、「同時」キー押下げは、おそらく起ら
ない。しかし、専用処理装置５６の動作は、オペレータ
が多数のキーを同時に下に保持することができるように
する。

認識的意味は、データ処理装置１２によって決められ、
第１図に詳細に示したキーボード走査手段によっては決
められない。第１図の回路は、任意のピット長の語を形
成できるように検出され押下げられたキーを表す送信キ
ー符号の最上位ビットを選択的にセットすることによっ
てコーディング（ｃｈｏｒｄｉｒｇ）を可能にしている
。従って、ユーザは、キーボードに関連した制限をもっ
たコード（ｃｈｏｒｄ）に任意の意味を帰属させるのは
自由である。第１図のキーボード走査回路は、データ処
理装置１２が押下げられたキーの順列との関連を広範囲
に選択できるようにする走査回路である。例えば、ボー
、ルド体印字、イタリック体印字、大文字及び小文字盤
のセツチング、下線引きなどの普通の植字機能のほかに
、キーボードのコーディング（ｃｈｏｒｄｉｎｇ）キー
を介して入れた特殊な命令によっているいろな書体また
はアルファベント活字を変更できる。例えば、本発明の
キーボード走査回路に接続したデータ処理装置がローマ
字、アラビア文字または種々の日本文字や漢字または書
き方を交互にタイプするのに用いることができるであろ
う。同様に、多重打けん命令を用いて特殊化した図式ま
たは計算のルーチンを入れることができる。

データ処理装置によってキーボード走査回路の出力に関
連させた意味を無制限に変えられる。−１のような変更
は上に例示したようなキーの作動でなされる関連づけだ
けでなく、キーボード走査回路がオペレータによって認
識される方法をも含んでいる。例えば、データ処理装置
がキーボード走査回路からの変動する出力書式を調整で
きるということは完全にありそうなことである。従って
、いろいろな調整を区別できる順列を区別できない組合
わせによって読出すために行うことができる、すなわち
キーｒＡＪ’ｉ押下けて次にｒＢＪと押下げることは、
キーｒＢＪの押下げをして１次にキー「Ａ」の押下げを
することと区別できないものとしてデータ処理装置によ
って読まれる巧能性がある。データ処理装置はまた、オ
ペレータが隣りのキーを手でかするときのように無意識
であるかもしれない擬似起動を避けるために、キーを所
定の時間の間起動された状態に保つということを強いる
ことができるであろう。

従って、本発明のキーボード走査回路は、極めて融通性
があって、事実上制御なしにユーザが変更できるもので
ある。上述の変更のほかに、専用処理装置３６で行う内
部送信キーコーディング（ｃｈｏｒｄｉｎｇ）は、プロ
グラム可能なやυ方で変えることかでき、ＣＰＵ２６の
内部のルック・アンプ・テーブルからリング・バッファ
記憶装置う０の中に記憶された送信キー・コーディング
がユーザの選択の自由によってプログラム可能なやり方
で変更でき、るようになっている。従って、英数字情報
をＡＳＣＩＩ符号に関連しているとして示したが、任意
の池のタイプの送信キ〜・コーディングも任意選択的に
ユーザの自由に処理装置５６にプログラムできる。

ここに例示した実施例は１本発明の好ましい実現を例示
する目的のためだけに説明したものであって本発明の範
囲を制限するものと考えてはならない。多くの変更や代
替のものが本発明の精神と範囲からそれることなく当業
者によって例示の実施例の中において行われ得る。

【図面の簡単な説明】

第１図は本発明によって組繊されたキーボード・インタ
フェースの種々の作動要素間の関係を示すブロック図。 第２図及び第５図は、第１図に示した回路によって実施
される本発明のキーボード走査法を例示する流れ線図、 第４図は１本回路の専用処理装置とデータ処理装置との
間でデータを転送するために第１図に示した回路によっ
て実施される本発明のデータ転送方法をそれが発生する
ままに例示した流れ線図である。 １０−−キーボード、１２−一データ処理装置、１６−
−マルチプレクサ、２２−一カウンタ％　２６−−ＣＰ
Ｕ。 ２８−−マツプ記憶装置、３０−−リング・バッファ記
憶装置、５６−−専用処理装置、４２，１ｉｌ−バッフ
ァ。

Claims (1)

1. 【特許請求の範囲】 Ｌ　作動キーを検出するためにキーボードを走査する段
   階と、 前記作動キーを記憶する段階と、 前記記憶したキーを前記キーボードの１回の走査の間に
   検出した作動キーの数によって決まる任意のビット長の
   ２進語として通信する段階と、 を含む、打けん入力情報を通信する方法。 ２、　前記記憶する段階が各作動キーに対応する前記語
   の各部分の選択した１ビツトを前記キーボードの前記１
   回の走査の間に検出した最後の作動キー以外は、二つの
   許される２進僅の一方にセットする段階と、前記最後の
   作動キーに対応する前記語の部分の選択した１ビツトを
   二つの許される２進値の他方にセットする段階を含むこ
   とを特徴とする特許請求の範囲第１項に記載の方法。 う　各選択した１ビツトが最上位ビットであることを特
   徴とする特許請求の範囲第２項に記載の方法。 ４、　前記記憶する段階が 前記作動キーの表示をマツプ記憶装置に記憶する段階と
   、 前記記憶した表示’ｋ　ＩＪング・バッファ記憶装置に
   記憶する段階と。 を含むことを特徴とする特許請求の範囲第１項、″また
   は第２項または第５項に記載の方法。 ５　前記通信する段階が、 前記作動キーの状態の変化が生じていたことを示す段階
   と、 前記状態の変化か生じると前記記憶した符号を前記リン
   グ・バッファ記憶装置から読出す段階と、 を含むことを特徴とする特許請求の範囲第４項に記載の
   方法。 ６、打けん入力情報をキーボードからデータ処理装置へ
   通信する方法で、 前記キーボードを形成する複数の行のキーの各行を循環
   的に走査する段階と、 各作動キーに対して一つの記憶アドレスを発生する段階
   と、 第１の記憶装置を前記記憶アドレスでアドレス指定する
   段階と、 各作動キーの表示音それに対して発生された前記アドレ
   スに記憶する段階と、 を含む方法。 Ｌ　打けん入力情報をキーボードからデータ処理装置へ
   通信する方法で。 前記キーボードを形成する複数の行のキー各行を循環的
   に走査する段階と、 各作動キーに対して一つの記憶アドレスを発生する段階
   と。 第１の記憶装置を前記記憶アドレスでアドレス指定する
   段階と。 各作動キーの表示をそれに対して発生された前記アドレ
   スに記憶する段階と、 前記第１の記憶装置に記憶した各表示を特有の符号とし
   て第２の記憶装置に変換して入れる段階と。 を含む方法。 ８、　前記第２の記憶装置に記憶した前記特有の符号が
   一連の２進ビツトであり、前ｇ１第２の記憶装置に記憶
   した各一連の２進ピントの選択した１ビツトを、前記キ
   ーボードの１回の走査中に前ｇピ第２の記憶装置に最後
   に記憶した一連の２進ピント以外は、二つの許される２
   進僅の一方にセットする段階と、前記最後に記憶した一
   連の２進ビツトの選択した１ビツトを二つの許される２
   進値の他方にセットする段階とをさらに含み、それによ
   って前記一連の２進ビツトの各々が一つの符号を表す多
   成分語の１成分として識別されることを特徴とする特許
   請求の範囲第１項に記載の方法。 ９　各選択した１ビツトが一連のビットの最上位ピット
   である特許請求の範囲第８項に記載の方法。 １０、　　キーボードの複数のキーに接続されたキーボ
   ード通信回路において、 前記複数のキーをアドレス指定して、各キーの作動状態
   を検出する走査機構と、 前記走査機構に接続されて、前記複数のキーのアドレス
   指定中に検出した各作動キーの第１の表示を記憶する記
   憶装置と、 前記記憶装置に接続されて、前記第１の表示を前記複数
   のキーの１回のアドレス指定中に検出したすべての作動
   キーの異なった別の表示として選択的に転送する通信装
   置と。 を含むキーボード通信回路。 ＩＬ　　前記第１の表示が２進語であり、前記記憶装置
   が各作動キーに対応する６語の選択した１ビツトを前記
   複数のキーの１回のアドレス指定中に検出した最後の作
   動キー以外は、二つの許される２進値の一方にセントす
   る装置と、前記最後の作動キーに対応する語の選択した
   １ビツトを二つの許される２進値の他方にセットする装
   置とを含むことを特徴とする特許請求の範囲第１０項に
   記載の回路。 １２、各選択した１ビツトが前記語の最上位ビットであ
   ることを特徴とする特許請求の範囲第１１項に記載の回
   路。 巳　前記記憶装置が前記検出した作動キーに対応する第
   １の表示を記憶するマツプ記憶装置と、 前記マツプ記憶装置に記憶した６第１の表示に対応する
   符号を記憶するリング・バッファ記憶装置を含み。 前記通信装置が前記別の表示を前記記憶した符号から形
   成すること。 を特徴とする特許請求の範囲第１０項または第１２項に
   記載の回路。 １４、　　前記通信装置が前記作動キーの状態の変化の
   生じたことを示す装置と、前記状態の変化が示されると
   、前記リング・バッファ記憶装置内の前記記憶した符号
   を読出す装置とを含むことを特徴とする特許請求の範囲
   第１３項に記載の回路。 １５．　　キーボードの各キーに問合せをして作動キー
   を検出する走査機構と。 前記走査機構に接続されて、検出した作動キーに関連し
   た符号を記憶する記憶装置と。 キーボード全体の１回の問合せの間に検出した作動キー
   の数によって決まる任意の数の記憶した符号をデータ処
   理装置に通信する通信装置と。 を含む打けん入力データをデータ処理装置へ通信する装
   置。