JPH0222406B2 - - Google Patents

Info

Publication number
JPH0222406B2
JPH0222406B2 JP57179166A JP17916682A JPH0222406B2 JP H0222406 B2 JPH0222406 B2 JP H0222406B2 JP 57179166 A JP57179166 A JP 57179166A JP 17916682 A JP17916682 A JP 17916682A JP H0222406 B2 JPH0222406 B2 JP H0222406B2
Authority
JP
Japan
Prior art keywords
key
keyboard
keys
storage device
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57179166A
Other languages
English (en)
Other versions
JPS5876932A (ja
Inventor
Daburyu Roensaru Richaado
Shii Seiku Sutebun
Bui Warushu Guregorii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KONBAAJENTO TEKUNOROJIIZU Inc
Original Assignee
KONBAAJENTO TEKUNOROJIIZU Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KONBAAJENTO TEKUNOROJIIZU Inc filed Critical KONBAAJENTO TEKUNOROJIIZU Inc
Publication of JPS5876932A publication Critical patent/JPS5876932A/ja
Publication of JPH0222406B2 publication Critical patent/JPH0222406B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/003Phantom keys detection and prevention

Description

【発明の詳細な説明】
(1) 発明の背景 本発明はキーボード通信に関するものであり、
詳しくいえば、それはキーボードの出力を走査し
てそれをデータ処理装置へのデータ入力に通信す
るのに用いるイスタフエースの方法と回路に関す
るものである。 手動のキーボードがデータ処理装置に情報を入
れるのに広く用いられている。例えば、周辺装置
が計算機システムと通信したりいろいろのやりと
りをするのに用いる種々の手段の中でも、手動で
操作されるタイプライタ形のキーボードは、人間
のオペレータが計算機システムを制御したり、そ
れと活発にやりとりをするのに用いることのでき
た最初の手段の一つであつた。 計算機システムの開発期間中のごく初期におい
て、計算機システムとの調和のとれたやりとりを
容易にするためには、特殊な命令をキーボード周
辺装置上で特別に打けんさせることが必要になつ
た。その種の命令は、普通は、特定の計算機シス
テムまたは情報をその入力または出力においてあ
る書式に作り上げる手段に対して独有のものであ
つた。 非常に多くの場合、計算機制御卓は、計算機の
オペレータが特殊な命令を計算機システムにキー
ボードに頼らないで伝えることができるようにセ
ツトまたはリセツトできる多数のトグルスイツチ
を備えていた。そのようなトグルスイツチと計算
機制御卓は、一般に中央処理装置を介して直接に
アドレス指定できる手操作セツト式レジスタとし
て構成されている。のちに、いろいろなシステム
が開発されるにつれて、トグルスイツチの代りに
キーボード上の制御キーを専用にするのが都合よ
くなつた。しかし、各々の場合に、キーボード上
の専用キーは、トグルスイツチと同様に、そのキ
ーボードを用いている計算機で動作するシステム
によつてそれに割当てることのできる意味を一つ
しかもつていなかつた。例えば、ロードプロセツ
サの場合に、普通のタイピング機能及び特定のワ
ード処理修正機能または書式化機能に関係する制
御キーがキーボードに設けられている。これらの
制御キーは、どの一つの制御キーの作動もオペレ
ータによつて変えることができないので、オペレ
ーテイングシステムによつて固定されていること
及びここでは「コーデイング(chording)」とい
うことに文字キーまたは制御キーの多重作動がオ
ペレーテイングシステムに分かり易い意味をもつ
ていないということ、という限界と制限と受け
る。 次に必要なことは、キーボード入力がデータ処
理装置と効率的に通信できるようにする方法と装
置であり、それらにおいてデータ処理装置のオペ
レータが任意の与えられたキーの作動に属する意
味を選択的に変えること及び多数のキーをコーテ
イングすることによつてキーの作動に属する意味
を拡張することの選択権または能力をもつてい
る。 (2) 発明の概要 本発明は、作動されたキーを検出するためにキ
ーボードを走査する諸ステツプを含み、データ処
理装置に打けんされた入力情報を符号化して通信
する方法である。キーボード全体を一度走査する
間に検出されたすべての作動キーを記憶する。次
に、記憶した作動キーをそのキーボードの走査中
に検出した作動キーの数によつて決まる任意のビ
ツト長の単一2進語としてデータ処理装置に伝え
る。各ステツプの組合わせによつて、複数のキー
を任意の長さの2進語を発生するように同時に作
動できる。ここで用いられるように、「語」とい
う用語は、単一の認識される意味、すなわち、文
字、制御機能、命令などの表示、を有する一群の
ビツトを意味する。前記2進語には、キーボード
の走査中に同時に作動していると検出された複数
のキーの中の一つ一つに計算機システムによつて
関連づけられた意味とは関係のない意味を計算機
システムの中で関連づけることができる。 本発明はまた、一つのキーボードの複数のキー
に接続され、かつ情報がそのキーボードから伝え
られるデータ処理装置に接続されたキーボード・
インタフエース回路を含んでいる。このインタフ
エース回路は、複数のキーをアドレス指定して、
各キーの作動状態を検出する走査機構を含んでい
る。そのキーボードのすべてのキーをアドレス指
定するたびにその間に検出した作動キーの表示を
記憶する記憶装置が走査機構に接続されている。
キーボードのすべてのキーのアドレス指定の間に
作動したと検出されたキーの数によつて決まる任
意のビツト長の2進語として前記記憶した表示を
データ処理装置へ選択的にインタフエースして転
送する通信機構が記憶装置に接続されている。各
要素のこの組合せによつて、同時に作動した複数
のキーを複数のキーの中の一つ一つの作動に関連
した意味に関係のない意味をデータ処理装置にお
いて関連づけることのできる単一の2進語によつ
て表わす。 本発明とその種々の目的及び実施例は、例とし
て述べる好ましい実施例の詳細な説明に照らして
以下の図を見るとより良く理解できるであろう。 (3) 好ましい実施例の説明 本発明の主な目的は、選択的意味を任意の与え
られたキーの作動に関連させることのできるよう
に、キーボード入力装置を走査できる装置と方法
を提供することである。さらに、本発明の目的
は、キーボードの複数のキーを同時に作動して語
のすべての成分部分の意味に必ずしも関連しない
任意の意味を関連させた任意のビツト長の多重成
分2進語として表すことのできるようにすること
である。本発明の好ましい実施例において、多重
成分語は、各成分部分の最上位ビツトを二つの許
される2進値のうちの選択された同じ値にセツト
することによつて認識される構成要素としてその
種々の成分部分から区別されるが、多重成分語の
最後の成分部分の最上位ビツトだけは、前記二つ
の許される2進値の他方にセツトされる。各成分
部分の最上位ビツトは、検査されて、その最上位
ビツトが二つの許される2進値の他方にセツトさ
れていなければ、その部分は多重成分語の成分部
分として解釈されることになる。本発明の好まし
い実施例において、この解釈は、キーボードと関
連して動作する専用の処理装置とキーボードが入
力装置になつているデータ処理装置の処理装置と
によつて行われる。本発明のこれら及びその他の
目的ならびに利点は、まず第1図の回路を詳細に
考慮することによつて最もよく理解される。 第1図は、キーの作動を行うためにキーが押し
下げられる手動操作キーボード10、キーボード
制御装置11及び関連して動作するデータ処理装
置12を示している。データ処理装置12は、本
発明と同じ譲渡人に譲渡された同時出願の米国特
許願第311605号リチヤードW.ローベンタール
(Richard W.Lowenthal)の「多重計算装置とそ
れに用いる通信バス構造」にもつと完全に記載さ
れている。 キーボード10は、そのキーが16行(X0〜X
15)と8列(Y0〜Y7)のスイツチング、ア
レイに組織されているものとして示されている。
キーボード10は、普通の原理に従つて構成され
ているが、そのキーに付けられた番号または意味
が他のキーボードと異つているだけであつて、キ
ーの構成または物理的組織が特別になつているの
ではない。従つて、あるキーを走査される行にお
いてオペレータが手操作で押下げると、ある信号
がその作動を示す対応する列出力Y0〜Y7に生
ずる。キーが走査された行のある列の場所で押し
下げられないと、その列出力は、不活動状態のま
まである。行X0〜X15は、以下に説明するよ
うに逐次にアドレス指定されるので、どの与えら
れた時間の間でも、アドレス指定された行にある
作動したキーの各々は、活出力信号を関連の列出
力Y0〜Y7に作る。 中央制御卓に物理的に収容できるキーボード1
0は、専用処理装置36に24回線バスを通して接
続される。ケーブルは、行X0〜X15をマルチ
プレクサ16に接続するバス14と列出力端子Y
0〜Y7を専用処理装置36に接続する8回線バ
ス18とを備えている。 マルチプレクサ16は、4回線バス24によつ
て専用処理装置36のカウンタ22の出力に接続
されている。カウンタ22は、その出力に0000で
始まつて1111で終る一連の16の4ビツト語を与え
る。その一連の4ビツト語は、行X0〜X15の
アドレスに対応する。カウンタ22は、専用処理
装置36に含まれるCPU26が出す指令に応じ
て、行アドレスの各々を介して逐次に進められ
て、前記一連の4ビツト語を一度に一つマルチプ
レクサ16に与える。一連の16行アドレスを一度
ひとまわりしたのち、カウンタ22は、16行のア
ドレスシーケンスを繰返す。マルチプレクサ16
は、カウンタ22が発生する4ビツト・アドレス
を復号して行X0〜X15の各々を次々に選択的
に作動する。マルチプレクサ16は、カウンタ2
2から受けた計数に従つて電圧を16回線X0〜X
15の一つに加えて、アドレス指定された行を作
動する。例えば、カウンタ22が発生したマルチ
プレクサ16に接続される2進語0000は、行作動
電圧を行X0と関連した線に加えて、その行を作
動、すなわち選択する。マルチプレクサは、その
他の行アドレスX1〜X15に関連した他のすべ
ての線を接地電位に保つ、すなわち不活動のまま
にする。2進語0001は、行X1を作動させ、以下
同様に進み、マルチプレクサ16に2進語1111が
一つの行走査シーケンスの終りに行X15の作動
を生じさせるまで続く。ある行がアドレス指定さ
れるときに一つのキーが押し下げられれば、マル
チプレクサ16によつて選択された行に加わる電
圧は、そのキーを押すことによつて閉じられるス
イツチを介して対応する列出力に接続される。従
つて、各列がアドレス指定されるにつれて、アド
レス指定された行内の各押し下げられたキーに対
応する行出力線が起動される。押されなかつたキ
ーすなわちアツプキーの各位置に対応する列出力
線は電圧を受けない。このようにして8本の列出
力線Y0〜Y7は、各アドレス指定された行にあ
る八つのキーのキー押し下げ状態を表す8ビツト
の2進信号を与える。この8ビツトの列出力信号
は、バス18によつて専用処理装置36のCPU
26に接続される。CPU26は、また、8ビツ
トの列出力信号を発生させるマルチプレクサ16
に送られた4ビツトの行アドレス出力を示す入力
を行アドレスカウンタ22から回線23を経て受
取る。従つて、CPU26は、それがアドレス指
定された行にある各キーのキー押し下げ状態を検
出できる対の数を与えられ、その対の数は、カウ
ンタ22が出した行アドレスとバス18を通して
受けた列出力信号を含んでいる。第2図ないし第
4図を参照して以下にさらに詳細に説明するよう
に、CPU26は、各列出力信号に応答して、そ
の信号が表わす各キーのキー押下げ状態を、同じ
行が直前のキーボード走査サイクル中にアドレス
指定されたときに存在したのと同じキーのキー押
下げ状態と比較する。そのキーが前回のキーボー
ド走査サイクルの間にアドレス指定されたのちに
その行にキー押下げ状態の変化があつた場合、す
なわち前回押されなかつたキーが押されるかまた
は前回押されたキーが復旧された場合、キー押下
げ状態の違いが検出される。その場合、CPU2
6は、新しいキー押下げ状態を将来比較するため
に記憶して、専用処理装置36が新しいキー押下
げ状態を適当なときにデータ処理装置12に送る
ように条件づけられる。データ処理装置12は、
新しいキー押下げ状態の前述の比較、記憶及び送
信を実行するときにCPU26と協動する1対の
記憶装置、すなわちマツプ信憶装置28及びリン
グ・バツフア記憶装置30を備えている。 カウンタ22は、回線23によるタイミングの
同期化と通信を行うために、専用CPU26に接
続されて、それによつて制御される。CPU26
の方は、普通の制御線32とデータ・アドレス・
バス34を介してマツプ記憶装置28及びリン
グ・バツフア記憶装置30に接続されている。要
素22〜34の各々は、第1図に示した実施例で
は別々に説明されたが、好ましい実施例において
は、これらの各要素は、点線36で囲まれた単一
の集積回路チツプに組込まれている。好ましい実
施例においては、専用処理装置36として普通の
フオームウエアでプログラムされた8048マイクロ
コンピユータ・チツプを用いている。処理装置3
6の構成部品は、第1図において本発明の方法の
理解を明瞭にするため及び例示のためだけに別々
に書かかれて説明されたのである。第1図に示し
た構成要素の記載は、本発明の範囲の制限として
とつてはならない。例えば、マルチプレクサ16
及びカウンタ22は、別々の要素として示されて
いるが、それらは実際にはフアームウエアによつ
てプログラムされた記憶装置とレジスタの組合わ
せによるなど、この技術において周知の任意の手
段によつて形成される8048チツプ内の汎用マイク
ロコンピユータ回路のそう名付けられた部分であ
つてもよい。同様に、マツプ記憶装置28とリン
グ・バツフア記憶装置30は、実際にそれらが
8048マイクロプロセツサの中のあるのと同様に、
同じ集積回路チツプ上でCPU26と結合されて
もよい単一物理的記憶装置の別々に名付けられた
部分であつてもよいときは、別々の記憶装置とし
て示す。なお、CPU26は他のプログラム記憶
及び他の一般用途のために別々には示されていな
い追加の記憶装置を含んでいる。 専用処理装置36のCPU26は、直列データ
出力線38及び直列データ入力線40を備えてい
る。CPU26のクロツク速度は普通の結晶42
によつて制御され、それによつて専用処理装置3
6は、データ処理装置12に対して独立にかつ非
同期的に作動する。専用処理装置36及びデータ
処理装置12は、データ出力線38とデータ入力
線40を経て通信する。この通信は、CPU26
によつて実行される普通の割込みタイミング・ス
キームによつて調整される。 データ入力線40は、シユミツト・トリガ・イ
ンバータを含むバツフア回路42に接続されてお
り、シユミツト・トリガ・インバータのヒステリ
シスは、雑音裕度を向上させる。データ出力線3
8は、同様にプルアツプ抵抗と組合わせて、オー
プンコレクタTTLゲートを備えたバツフア44
に接続され、データ処理装置12に電圧コンパチ
ブル信号を与える。 第1図の回路によつて具体化されるような本発
明の方法は、第2図及び第3図に関連して例示し
説明する回路の動作を考えることによつてよりよ
く理解できる。第2図は、計算機で動作する装置
の種類のデータ処理装置12に同期しないで独立
して動作する間に第1図の回路によつて実施され
る走査方法を示す。 第1図の回路がステツプ46でスイツチを入れ
られると、CPU26が直ちにすべての回路をス
テツプ48でリセツトする。キーボード10のキ
ーの押下げ状態の表示を記憶するマツプ記憶装置
28がステツプ50がすべてのキーに対してキー
アツプ状態表示を含むように初期設定される。専
用処理装置36によつて計算機で動作する装置1
2へ送られる各キー押下げ状態の送信キー符号表
示を記憶するリング・バツフア記憶装置30がス
テツプ52で空にされる。処理装置36内の割込
みタイマ、実際にはCPU26によつて制御され
るレジスタまたは記憶場所、が初期設定されて起
動される。割込みタイマは、データ転送状態を周
期的に検査するためにプログラム可能な方法で決
定される時間間隔の間じゆう循環的に逆読みをす
る。第4図に関連してさらに非常に詳しく説明す
るように、割込みタイマは、CPU26によつて
実行されるキーボード走査動作を周期的に中断し
て、CPU26にデータ転送割込み動作を実行さ
せる。処理装置36は、キーボード走査動作の各
ステツプの実行を決定する状態を有する二つのセ
ツト可能な標識またはビツトのレジスタをもつて
いる。第1の標識は、アウトプツト標識であつ
て、ステツプ56においてクリアされ、第2の標
識は差標識であり、ステツプ58でクリアされ
る。これらの標識の各々の意味と機能は、あとで
さらに詳細に説明する。 前に説明したように、カウンタ22は、行アド
レスを全部計数し、バス18の上の列出力信号
は、任意の与えられた行のアドレツシングの間各
列におけるキー押下げ状態を表す。ステツプ60
において、カウンタ22は、CPU26に指令さ
れて、キー押下げ状態を問合わせられる次の行の
アドレスを出す。好ましい実施例において、新し
い、すなわち「次の」、行が約0.5ミリ秒ごとにア
ドレス指定される。ステツプ60を実施した結果
として、CPUは、カウンタ22によつてアドレ
ス指定された特定の行とそのアドレツシングのと
きにその行にあるキーの押下げ状態を一緒になつ
て示す特有な1対の数を一つはカウンタ22か
ら、そして一つはバス18から受取る。各キー
は、それに関連した特有の行と列の番号対をもつ
ている。 マツプ記憶装置28は、キーボード10の中の
各キーの概念的鏡像を形成する。マツプ記憶装置
28は、キーボード10の各キーとの1対1の写
像をもつている行と列のアレイの中に記憶場所を
もつている。マツプ記憶装置28の中の各記憶場
所は、1ビツトセルである。最初に、あるキー・
アツプ状態の条件に対応する2進値(好ましい実
施例では1)がステツプ50で各セルにロードさ
れる。マツプ記憶装置28の中の記憶場所とキー
ボード10の各行は、キーボード10が走査され
るとき、CPU26によつて同期的にアドレス指
定される。ステツプ62において、マツプ記憶装
置28の中のセルの各アドレス指定された行の内
容は、キーボード10のキーの対応する行のアド
レツシングに応じて、バス18を通して受けた列
出力信号に対して比較される。ステツプ64にお
いて、その比較は、違いを検査される。列出力信
号を形成する8ビツトの中のどれか一つ以上がマ
ツプ記憶装置28の中の対応する記憶場所から得
た比較内容によつて表わされたものと異なるキー
押下げ状態を表す場合、差標識がステツプ66に
おいてセツトされて、マツプ記憶装置28は、比
較された列出力信号に対応する新しい2進値の組
をマツプ記憶装置にロードすることによつてステ
ツプ68において更新される。その新しい2進値
の組は、検出された異なるキー押下げ状態を含む
キーボード10の中のアドレス指定された列に対
応するアドレス指定された記憶装置の記憶場所に
ロードされる。差標識をセツトすることは、キー
ボード10の連続する走査の間のキー押下げ状態
に変化の生じたことを意味し、あとで第3図を参
照してさらに詳細に説明するように、専用処理装
置36の装備をその変化から生ずるキーボードの
新しいキー押下げ状態を出力するように条件づけ
るように行う。実際には、差標識は、キーボード
10の各走査ごとに1回しかセツトされない。し
かし、キーボードの二つ以上の行にキー押下げ状
態の変化があることがあり、その各々がマツプ記
憶装置28の更新を必要とするであろう。従つ
て、ステツプ64における差の検査は、キーボー
ド10のアドレス指定された行ごとに実行され
て、マツプ記憶装置28は、差標識が前にセツト
されていたかどうかに関係なく、差が検出される
ときは常に、ステツプ68で更新される。 差試験及びマツプ記憶装置28の何らかの更新
に続いて、出力標識がセツトされているかどうか
を決める検査がステツプ69で行われる。第3図
に関してあとでさらに詳細に説明するように、出
力標識は、少なくとも一つのキー押下げ状態をキ
ーボード10全体の走査の間に検出するときは常
に、ステツプ66における差標識のセツチングに
よつて表わされているように、キーボード10全
体の各走査の終りにセツトされる。従つて、出力
標識がステツプ69でセツトされていると分かれ
ば、それは、キー押下げ状態の変化が、専用処理
装置36によつて実行されている現在のキーボー
ド走査サイクルの直前の連続するキーボード走査
間で、起つたことを意味する。出力標識は、第4
図に示した割込みタイマとデータ転送割込みルー
チンによつて決定される時点で、専用処理装置3
6そのものを新しいキー押下げ状態を出力するよ
うに条件づける。 出力標識は、次の二つの事情のどちらかが発生
することによつてクリアされる。すなわち、ステ
ツプ56における出力標識のクリア(前述のよう
にキーボード走査動作の初期設定部分の実行の間
に起る)及びステツプ94における出力標識のク
リア(第3図参照、さらにあとで説明するように
キーボード10のキー押下げ状態がキーボードの
連続する走査の間に変化しなかつた場合に起る)
のときである。ステツプ10で検査されたときに
出力標識がセツトされていなければ、キーボード
走査動作は、ステツプ76に進む。あとでさらに
詳細に説明するように、入力が処理のために専用
処理装置36によつて受取られたかどうかを決め
る検査がステツプ76で行われ、受取られていれ
ば、その入力は、キーボード走査動作が再開され
る前にステツプ78で処理される。 出力標識がステツプ69で検査されたときにセ
ツトされていれば、列ループ・ステツプ70〜7
4は、専用処理装置36によつて実行されている
現在のキーボード走査サイクルの直前の連続する
二つのキーボード走査の間に検出された変化した
キー押下げ状態を表す出力を計算機で動作する装
置12に送る用意をするために実行される。好ま
しい実施例においては、キー・ダウン状態が送ら
れる。送信出力は、8ビツト列出力信号から列ビ
ツトごとのベースで用意される。ステツプ70に
おいて変化したキー押下げ状態を示す8ビツト列
出力信号の列ビツトがステツプ71で標本化され
て、それがキー・ダウンすなわち押下げられたキ
ーを表すかどうかを決定するために検査される。
好ましい実施例においては、0の2進値が押下げ
られたキーを表す。ステツプ71における検査
が、検査した列ビツトが2進1であることを示す
と、押し下げられたキーに関連する特有の8ビツ
ト符号、例えばASCIIコード、任意の他の普通の
キー・コーデイングまたはユーザによつて工夫さ
れた任意に割当てられたキー符号などが、ステツ
プ72において、第1図に別々に示されていない
専用処理装置36の中の記憶装置の中にある関連
のルツク・アツプ・テーブルから読み出される。
送信キー符号と呼ぶこのキー符号は、ステツプ7
3においてその最上位ビツトを2進0にセツトさ
れて、リング・バツフア記憶装置30にロードさ
れる。従つて、マツプ記憶装置28はキーボード
10の中のキーの押下げられた状態の物理的マツ
プとして役立つけれども、リング・バツフア記憶
装置30は、押下げられたキーが検出された対応
するシーケンスを古い順に並べた送信キー符号の
記憶表である。走査速度は、可能なキー押下げ速
度よりずつと速いのでそのシーケンスは、キー押
下げの検出順序で決まり、走査の順序では決まら
ない。 ステツプ71の検査が、検査した列ビツトがキ
ーアツプ状態であること、すなわちビツトが2進
0であることを示せば、キーボード走査プログラ
ムは、ステツプ74に進む。ステツプ74には、
ステツプ73の実行のあとにも入る。いずれにし
ても、変化したキー押下げ状態を含むように関連
したすべての列ビツトが調べられたかどうかを決
める検査がステツプ74で行われる。もし調べら
れていないものがあれば、ステツプ70〜74が
繰返され、列ビツトのすべてを調べ終つて、押下
げられたキーを示すビツトを送信キーコードに変
換してリング・バツフアにロードし終るまで繰返
しが続く。 その行の列ビツトの調べたのちに、未処理のま
ま残つている入力を専用処理装置36が受取つて
終う可能性がある。従つて、受取つた入力のどれ
かが未処理のままであるかどうかを決定する検査
がステツプ76で行われる。未処理の入力があれ
ば、キーボード走査動作を中断して、その入力を
ステツプ78で処理してキーボード走査動作をそ
の処理が終つたときに再開する。 いずれにしても、キーボード10のすべての行
が現在のキーボード走査サイクル中にアドレス指
定されたかどうかに関する決定が行われるステツ
プ80まで(第3図)動作が続く。アドレスされ
ていない行があれば、行ループのステツプ60〜
80がすべての行のアドレス指定されるまで繰返
される。最終的には、現在のキーボード走査サイ
クルの間のすべての行のアドレツシングは終りに
なつて、リング・バツフア記憶装置30に直前の
キーボード走査サイクルの間に検出された変化し
たキー押下げ状態を表す情報のローデイングがす
べて完了する。これを達成すると、出力標識をス
テツプ82で調べる。 出力標識が前述のように、例えば、ステツプ5
6またはステツプ94のいずれかの実行の結果と
してクリアされていれば、ステツプ84に入つ
て、差標識の状態の検査を行う。キー押下げ状態
の変化をステツプ64で検出した場合、差標識を
セツトして、出力標識をステツプ86でセツト
し、ステツプ86ののちにステツプ58で始まる
主ループを繰返す。ステツプ64でキー押下げ状
態の変化を検出しなかつた場合は、差標識をステ
ツプ66でセツトしないでステツプ84からステ
ツプ94に入る。ステツプ94において、出力標
識をクリアして、そののちステツプ58で始まる
主ループを繰返す。 前述のことから、キー押下げ状態の変化がキー
ボード10の連続する二つの走査の間に起るとき
にのみ差標識をステツプ66でセツトすることが
分かるであろう。さらに、そのような状態の変化
をキーボード10の直前の走査中に検出したとき
のみ、出力標識はステツプ66でセツトするもの
として示され、その出力標識はその直前のキーボ
ード走査サイクルの終結時にセツトされる。 ステツプ82に戻ると、キーボード10の走査
を完了した時点で出力標識がセツトされていれ
ば、(すなわちキー押下げ状態の変化は現在のキ
ーボード走査サイクルの直前のキーボード10の
連続する二つの走査の間に起つていた場合)、ス
テツプ88に入る。ステツプ88に入るときに
は、どれかのキーが現在のキーボード走査サイク
ル中に押下げられた状態になつていたかどうかの
決定を行う。変化が一つ以上のキーが押下げられ
ている状態からすべてのキーが上がつている状態
へ移るものであるときは常に、そのような状態の
変化が検出される時点では押下げられた状態にあ
るキーはないことになる。そのような場合に、キ
ー押下げ状態の変化が直前のキーボード走査サイ
クル中に検出されたとしても、現在のキーボード
走査サイクルにおいて列ループステツプ70〜7
4を早期に実行したことによつて送信キー符号が
リング・バツフア記憶装置30に入れられない。
前に論じたように、リング・バツフア記憶装置3
0には、キーの押下げられた状態の情報しかロー
ドされない。そのようなキー押下げ状態の変化を
表すために、押下げられた状態にあるキーはなか
つたことを意味する特殊な送信キー符号がステツ
プ90でリング・バツフア記憶装置30にロード
される。あるキーがキー押下げ状態の変化の検出
時に押下げられた状態にあつたかどうかに関係な
く、リング・バツフア記憶装置30に入つた最後
の送信キー符号の最上位ビツト(MSB)を二つ
の許される2進値の選択された一つ(好ましい実
施例においては2進1である)にステツプ92に
おいてセツトする。前述のように、キーボード1
0の走査の間にステツプ73でリング・バツフア
記憶装置30に入つたすべての送信キー符号は、
それらの最上位ビツトを許される2進値の他方す
なわち0にセツトされた。このようにして、キー
押下げ状態の変化が連続する二つのキーボード走
査の間で起つた場合、キーボード10の各走査中
に検出されたキーボードのキー押下げ状態を表す
単一2進語が各走査の間にリング・バツフア記憶
装置30に入れられる。その単一2進語は、キー
ボードの新しいキー押下げ状態に従つて任意の数
のビツトを含んでいる。好ましい実施例において
はその2進語は、nをリング・バツフア記憶装置
30の容量を超えない任意の整数とするとき、n
×8ビツトまたはnバイトの数すべてを含んでい
る。さらに大きな容量の記憶装置の場合には、n
はキーボード10に含まれるキーの数までの任意
の整数にすることができる。 ステツプ54の実行に関して前に説明したよう
に、CPU26に含まれる割込みタイマは、所定
の時間間隔を通じて循環的に計数し、その時間間
隔の終りに専用処理装置36は、キーボード走査
動作を中断して、データ転送状態を検査し、結果
がデータを転送する時間であれば、データ転送を
データ入力線40またはデータ出力線38のいず
れかを通して実行する。好ましい実施例におい
て、所定の時間間隔が計数される度に、そのよう
な時間が生ずるキーボード走査サイクル内の点に
関係なく、キーボード走査動作を中断し、かつデ
ータ転送の検査と実行の動作の遂行したあとの中
断の時点においてキーボード走査動作を再開する
ようにする普通の割込みタイミング・スキームが
実施される。入力及び出力データ転送のスケジユ
ールは、入力データ転送時間と出力データ転送時
間をかち合わないようにインタリーブして選択さ
れた数の所定の時間間隔によつて分離された時間
に転送できるように作る。入力及び出力データ転
送時間は、1対のカウンタによつて決められ、一
つは入力データ転送時間を定め、そしてもう一つ
は、出力データ転送時間を定める。各カウンタ
は、所定の時間間隔が数えられる度ごとに計数を
行なう。そのカウンタが選択された数の時間を数
え終ると、データ転送の許可された状態に達す
る。 割込みタイマとカウンタは、ステツプ54でセ
ツトされて起動される。好ましい実施例におい
て、所定の計数は160マイクロ秒で、所定の時間
間隔の選択された数は5で、減数逆読みカウンタ
が用いられる。結果としてキーボード走査動作の
中断が160マイクロ秒ごとに起るが、許された入
力データ転送時間と許された出力データ転送時間
は、800マイクロ秒だけ離される。なお許された
入力データ転送時間を定めるカウンタは、入力デ
ータ転送と出力データ転送のかち合せが起らない
ように各転送された入力データ語に先行するスタ
ートビツトによつて設定できる。従来のやり方で
は、専用処理装置36は、データ入力線40を通
して受けたスタートビツトを受けると、計算機で
動作する装置12から受ける次の入力データを予
定した許された出力データ転送時間とかち合せし
ない時間に受入れるように入力時間カウンタをセ
ツトする。 専用処理装置36と計算機で動作する装置12
との間の入出力データ転送動作が第4図に例示さ
れている。前述の割込みタイマが160マイクロの
時間間隔を数えると、ステツプ95に入つて、キ
ーボード走査動作が中断される。同時に、割込み
タイマがリセツトされる。その中断点でキーボー
ド走査動作を再開できるようにするために、中断
が起つたキーボード走査プログラム内の場所を識
別する専用処理装置36内の累算器の内容を内部
記憶装置(図示なし)内に保管する。保管された
累算器の内容は、処理装置がデータ転送ルーチン
を処理できるようにして、その回路の走査方法を
中断した場所を見失わずに専用処理装置36のす
べての要素を利用する。データ転送動作の終了に
続いて、保管した累算器の内容を内部記憶装置か
ら再現して、キーボード走査動作を再現した累算
器の内容によつて示された点で再開する。同様の
累算器の保管がステツプ78で実行されるサービ
ス中断の中に含まれている。 ステツプ95の次に、ステツプ96で入力デー
タ転送計数を検査する。計数を一度減数して0の
計数について検査する。減らされた計数が0であ
れば、データ転送動作は、ステツプ98に進み、
計算機で動作する装置12から入力線40を通し
てスタートビツトをあらかじめ受けていた専用処
理装置36によつて示される入力が進行中である
かどうかを決定する検査が行われる。スタート・
ビツトをあらかじめ受けていれば、入力データ線
40がステツプ100で標本化され、そのとき入
力データ線に計算機で動作する装置12によつて
置かれたビツトを入力する。入力データ線40の
標本化に続いて、最後のスタート・ビツトを受け
て以来全バイトを受取つたかどうかを決めるため
に、ステツプ102で逐次に受取つたビツトの数
を検査する。完全な1バイトを受取つていれば、
それをステツプ104で専用処理装置に記憶し
て、キーボード走査動作のステツプ76〜78で
処理する(第2図)。 入力データ転送動作が終つたのちに、全ステツ
プ95〜104の実行によるか、またはステツプ
96,98または102のどれかにおいて否定的
決定に達することによるかいずかで、出力データ
転送動作ルーチンを専用処理装置36によつて行
う。まず、専用処理装置36は、ステツプ106
で出力データ転送計数を検査する。計数を1回減
数して0の計数について検査する。減つた計数が
0であれば、データ転送動作はステツプ108に
進む。減つた計数が0でなければ、データ転送動
作は、「中断終結」ステツプ107で終つて、専
用処理装置36は、前述のようにキーボード走査
動作を再開する。 ステツプ108において、進行中の出力データ
動作があるかどうかを決めるために専用処理装置
36の動作を検査する。進行中であることはあら
かじめ出力されたが、ストツプビツトの伴わない
スタート・ビツトによつて表わされる。普通に
は、各バイトを、スタート・ビツトが前にいつて
ストツプビツトがあとに続くように好ましい実施
例の装置内で書式化する。出力が進行中であれ
ば、動作は、データの完全な1語が送信されたか
どうかを決めるために検査するステツプ109に
進む。データの完全な1バイトが送信されてしま
つていれば、ステツプ111を実行して、ストツ
プ・ビツトをリング・バツフア記憶装置30から
送信する。データの完全な1バイトを送信してい
なければ、1バイトの次のデータ・ビツトがステ
ツプ110でリング・バツフア記憶装置30から
送信される。データ・ビツトがステツプ110の
実行によつて送信されようと、ストツプ・ビツト
がステツプ111の実行によつて送信されようと
も、データ転送動作は、続く「中断終結」ステツ
プ107において、2ビツトのどちらかを送信し
たあとで終了になる。前述のように、「中断終結」
ステツプ107の実行は、専用処理装置36をキ
ーボード走査動作に戻す。 ステツプ108に戻ると、そのときに専用処理
装置36によつて行われた検査が出力が進行中で
ないことを示す場合、データ転送動作は、ステツ
プ112に進む。ステツプ112を実行するとき
に、専用処理装置36は、リング・バツフア記憶
装置30に記憶されたそれ以上のバイトがあるか
どうかを決定するために検査する。追加のバイト
がそのように記憶されていれば、リング・バツフ
ア記憶装置30に記憶された次のバイトに先行す
るスタート・ビツトがステツプ113で送信され
る。スタート・ビツトの送信ののちまたは追加の
ビツトがリング・バツフア記憶装置30に記憶さ
れていないことというステツプ112における決
定ののちに、データ転送動作が「中断終結」ステ
ツプ107を実行することによつて終りにされ、
そのステツプが専用処理装置36をキーボード走
査動作に戻す。 データ転送動作の前述の説明から分かるよう
に、データが計算機で動作する装置12と専用処
理装置36との間にビツトごとのやり方で転送さ
れ、データ転送動作が起ると予定されている時点
で中断が生ずるときに単一ビツトをキーボード走
査動作の中断の間に転送する。出力データ転送に
関しては、リング・バツフア記憶装置30に記憶
したデータを先入れ先出し方式でビツトごとに転
送する。なお、そのような転送は、情報を装置1
2と36との間でビツトごとに転送して、キーボ
ード走査動作がビツト転送の間に継続するように
キーボード走査動作よりずつと速度が遅い。しか
し、入出力データ転送サイクルは、どんな人間の
オペレータがキー押下げを変えることのできる速
さよりずつて速く完了される。好ましい実施例に
おいて、データ転送サイクルが約800マイクロ秒
ごとに開始される。普通は、入力データ転送また
は出力データ転送で1バイトをアセンブルするの
に8ミリ秒必要である。 従つて、第1図の回路によつてキーボードを走
査する方法が開示されたが、それではキーボード
10の中で押下げられたキーの状態のどんな変化
をもそのような差が生じたときにマツプ記憶装置
28で示すようになつている。マツプ記憶装置2
8の内容は、送信キー符号に変換されてリング・
バツフア記憶装置30に転送され、出力時間が生
じると、リング・バツフア記憶装置30から普通
の装置で読出すことができる。 前述のキーボード走査動作のおかげで、多数の
キーの同時押下げの目的が可能にされ、従つてオ
ペレータがいくつものキー押下げを一度に行うこ
とができる。下の第1表は、四つのそのような場
合を示している。第1の場合では、送信キー符号
は、以前に押されたすべてのキーの解放を意味す
るキー押下げ状態の変化を表し、その符号は、結
果としてキーボード走査動作のステツプ90にお
いてリング・バツフア記憶装置30にロードされ
ている特殊な「ALL KEYS UP」送信キー符号
になる。第2の場合は、一つのキーだけが押下げ
られたまま残つているキー押下げ状態の変化を表
し、対応するバイトの最上位ビツトがリングバツ
フア記憶装置30にロードされた送信キー符号に
セツトされていたことを示す。第3の場合は、二
つのキーが押下げられたまゝになつているキー押
下げ状態の変化とそれらのキーの送信キー符号を
表している。キーボード10の走査中に検出され
る最後に押下げられたキーは、その最上位ビツト
が2進1にセツトされる。第4の場合は、三つの
キーが押下げられたまゝになつているキー押下げ
状態の変化とそれらのキーの送信キー符号を示し
ている。再び、キーボード10の走査中に検出さ
れた最後に押下げられたキーの最上位ビツトが2
進1にセツトされる。第3と第4に例示したケー
スには、最後に検出された押下げられたキー以外
のキーを識別する各送信キー符号は、最上位ビツ
トを2進0に払われている。ケースの数は、任意
の数のキー押下げとのコーデイング(chording)
を示すようにふやすことができるであろう。例示
した表において、時間は右から左に経過し、各送
信キー符号は、低論理レベルのスタート・ビツト
が先行し、高論理レベルのストツプ・ビツトがあ
とに続く。
【表】 下げられてい

【表】 ンスの最後の
ビツトを示
す。
専用処理装置36は、どんな人間のオペレータ
がキーを操作できるよりもずつと速くキーボード
10を走査する。従つて、処理装置36が同じ瞬
間にその起動を認識するという意味で、同時に二
つ以上のキーを実際に起動するというのは、非常
に起りそうにないこである。例えば、起るとすれ
ばどの二つのキーの起動も7〜9ミリ秒の時間間
隔の範囲内で起らなければならないであろう。こ
の速度では、「同時」キー押下げは、おそらく起
らない。しかし、専用処理装置36の動作は、オ
ペレータが多数のキーを同時に下に保持すること
ができるようにする。 認識的意味は、データ処理装置12によつて決
められ、第1図に詳細に示したキーボード走査手
段によつては決められない。第1図の回路は、任
意のビツト長の語を形成できるように検出され押
下げられたキーを表す送信キー符号の最上位ビツ
トを選択的にセツトすることによつてコーデイン
グ(chording)を可能にしている。従つて、ユ
ーザは、キーボードに関連した制限をもつたコー
ド(chord)に任意の意味を帰属させるのは自由
である。第1図のキーボード走査回路は、データ
処理装置12が押下げられたキーの順列との関連
を広範囲に選択できるようにする走査回路であ
る。例えば、ボールド体印字、イタリツク体印
字、大文字及び小文字盤のセツチング、下線引き
などの普通の植字機能のほかに、キーボードのコ
ーデイング(chording)キーを介して入れた特
殊な命令によつていろいろな書体またはアルフア
ベツト活字を変更できる。例えば、本発明のキー
ボード走査回路に接続したデータ処理装置がロー
マ字、アラビア文字または種々の日本文字や漢字
または書き方を交互にタイプするのに用いること
ができるであろう。同様に、多重打けん命令を用
いて特殊化した図式または計算のルーチンを入れ
ることができる。 データ処理装置によつてキーボード走査回路の
出力に関連させた意味を無制限に変えられる。そ
のような変更は上に例示したようなキーの作動で
なされる関連づけだけでなく、キーボード走査回
路がオペレータによつて認識される方法をも含ん
でいる。例えば、データ処理装置がキーボード走
査回路からの変動する出力書式を調整できるとい
うことは完全にありそうなことである。従つて、
いろいろな調整を区別できる順列を区別できない
組合わせによつて読出すために行うことができ
る、すなわちキー「A」を押下げて次に「B」と
押下げることは、キー「B」の押下げをして、次
にキー「A」の押下げをすることと区別できない
ものとしてデータ処理装置によつて読まれる可能
性がある。データ処理装置はまた、オペレータが
隣りのキーを手でかするときのように無意識であ
るかもしれない擬似起動を避けるために、キーを
所定の時間の間起動された状態に保つということ
を強いることができるであろう。 従つて、本発明のキーボード走査回路は、極め
て融通性があつて、事実上制御なしにユーザが変
更できるものである。上述の変更のほかに、専用
処理装置36で行う内部送信キーコーデイング
(chording)は、プログラム可能なやり方で変え
ることができ、CPU26の内部のルツク・アツ
プ・テーブルからリング・バツフア記憶装置30
の中に記憶された送信キー・コーデイングがユー
ザの選択の自由によつてプログラム可能なやり方
で変更できるようになつている。従つて、英数字
情報をASCII符号に関連しているとして示した
が、任意の他のタイプの送信キー・コーデイング
も任意選択的にユーザの自由に処理装置36にプ
ログラムできる。 ここに例示した実施例は、本発明の好ましい実
施例を例示する目的のためだけに説明したもので
あつて本発明の範囲を制限するものと考えてはな
らない。多くの変更や代替のものが本発明の精神
と範囲からそれることなく当業者によつて例示の
実施例の中において行われ得る。
【図面の簡単な説明】
第1図は本発明によつて組織されたキーボー
ド・インタフエースの種々の作動要素間の関係を
示すブロツク図、第2図及び第3図は、第1図に
示した回路によつて実施される本発明のキーボー
ド走査法を例示する流れ線図、第4図は、本回路
の専用処理装置とデータ処理装置との間でデータ
を転送するために第1図に示した回路によつて実
施される本発明のデータ転送方法をそれが発生す
るままに例示した流れ線図である。 10…キーボード、12…データ処理装置、1
6…マルチプレクサ、22…カウンタ、26…
CPU、28…マツプ記憶装置、30…リング・
バツフア記憶装置、36…専用処理装置、42,
44…バツフア。

Claims (1)

  1. 【特許請求の範囲】 1 作動キーを検出するためにキーボードを走査
    する段階と、 前記作動キーを記憶する段階と、 前記記憶したキーを前記キーボードの1回の走
    査の間に検出した作動キーの数によつて決まる任
    意のビツト長の2進語として通信する段階と、 を含む、打けん入力情報を通信する方法。 2 前記記憶する段階が各作動キーに対応する前
    記語の各部分の選択した1ビツトを前記キーボー
    ドの前記1回の走査の間に検出した最後の作動キ
    ー以外は、二つの許される2進値の一方にセツト
    する段階と、前記最後の作動キーに対応する前記
    語の部分の選択した1ビツトを二つの許される2
    進値の他方にセツトする段階を含むことを特徴と
    する特許請求の範囲第1項に記載の方法。 3 各選択した1ビツトが最上位ビツトであるこ
    とを特徴とする特許請求の範囲第2項に記載の方
    法。 4 前記記憶する段階が 前記作動キーの表示をマツプ記憶装置に記憶す
    る段階と、 前記記憶した表示をリング・バツフア記憶装置
    に記憶する段階と、 を含むことを特徴とする特許請求の範囲第1項、
    または第2項または第3項に記載の方法。 5 前記通信する段階が、 前記作動キーの状態の変化が生じていたことを
    示す段階と、 前記状態の変化が生じると前記記憶した符号を
    前記リング・バツフア記憶装置から読出す段階
    と、 を含むことを特徴とする特許請求の範囲第4項に
    記載の方法。 6 打けん入力情報をキーボードからデータ処理
    装置へ通信する方法で、 前記キーボードを形成する複数の行のキーの各
    行を循環的に走査する段階と、 各作動キーに対して一つの記憶アドレスを発生
    する段階と、 第1の記憶装置を前記記憶アドレスでアドレス
    指定する段階と、 各作動キーの表示をそれに対して発生された前
    記アドレスに記憶する段階と、 を含む方法。 7 打けん入力情報をキーボードからデータ処理
    装置へ通信する方法で、 前記キーボードを形成する複数の行のキー各行
    を循環的に走査する段階と、 各作動キーに対して一つの記憶アドレスを発生
    する段階と、 第1の記憶装置を前記記憶アドレスでアドレス
    指定する段階と、 各作動キーの表示をそれに対して発生された前
    記アドレスに記憶する段階と、 前記第1の記憶装置に記憶した各表示を特有の
    符号として第2の記憶装置に変換して入れる段階
    と、 を含む方法。 8 前記第2の記憶装置に記憶した前記特有の符
    号が一連の2進ビツトであり、前記第2の記憶装
    置に記憶した各一連の2進ビツトの選択した1ビ
    ツトを、前記キーボードの1回の走査中に前記第
    2の記憶装置に最後に記憶した一連の2進ビツト
    以外は、二つの許される2進値の一方にセツトす
    る段階と、前記最後に記憶した一連の2進ビツト
    の選択した1ビツトを二つの許される2進値の他
    方にセツトする段階とをさらに含み、それによつ
    て前記一連の2進ビツトの各々が一つの符号を表
    す多成分語の1成分として識別されることを特徴
    とする特許請求の範囲第7項に記載の方法。 9 各選択した1ビツトが一連のビツトの最上位
    ビツトである特許請求の範囲第8項に記載の方
    法。 10 キーボードの複数のキーに接続されたキー
    ボード通信回路において、 前記複数のキーをアドレス指定して、各キーの
    作動状態を検出する走査機構と、 前記走査機構に接続されて、前記複数のキーの
    アドレス指定中に検出した各作動キーの第1の表
    示を記憶する記憶装置と、 前記記憶装置に接続されて、前記第1の表示を
    前記複数のキーの1回のアドレス指定中に検出し
    たすべての作動キーの異なつた別の表示として選
    択的に転送する通信装置と、 を含むキーボード通信回路。 11 前記第1の表示が2進語であり、前記記憶
    装置が各作動キーに対応する各語の選択した1ビ
    ツトを前記複数のキーの1回のアドレス指定中に
    検出した最後の作動キー以外は、二つの許される
    2進値の一方にセツトする装置と、前記最後の作
    動キーに対応する語の選択した1ビツトを二つの
    許される2進値の他方にセツトする装置とを含む
    ことを特徴とする特許請求の範囲第10項に記載
    の回路。 12 各選択した1ビツトが前記語の最上位ビツ
    トであることを特徴とする特許請求の範囲第11
    項に記載の回路。 13 前記記憶装置が前記検出した作動キーに対
    応する第1の表示を記憶するマツプ記憶装置と、 前記マツプ記憶装置に記憶した各第1の表示に
    対応する符号を記憶するリング・バツフア記憶装
    置を含み、 前記通信装置が前記別の表示を前記記憶した符
    号から形成すること、 を特徴とする特許請求の範囲第10項または第1
    2項に記載の回路。 14 前記通信装置が前記作動キーの状態の変化
    の生じたことを示す装置と、前記状態の変化が示
    されると、前記リング・バツフア記憶装置内の前
    記記憶した符号を読出す装置とを含むことを特徴
    とする特許請求の範囲第13項に記載の回路。 15 キーボードの各キーに問合せをして作動キ
    ーを検出する走査機構と、 前記走査機構に接続されて、検出した作動キー
    に関連した符号を記憶する記憶装置と、 キーボード全体の1回の問合せの間に検出した
    作動キーの数によつて決まる任意の数の記憶した
    符号をデータ処理装置に通信する通信装置と、 を含む打けん入力データをデータ処理装置へ通信
    する装置。
JP57179166A 1981-10-15 1982-10-14 キ−ボ−ド走査およびインタフエ−スの方法と回路 Granted JPS5876932A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/311,511 US4502038A (en) 1981-10-15 1981-10-15 Keyboard scanning and interface method and circuit
US311511 1989-02-16

Publications (2)

Publication Number Publication Date
JPS5876932A JPS5876932A (ja) 1983-05-10
JPH0222406B2 true JPH0222406B2 (ja) 1990-05-18

Family

ID=23207231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57179166A Granted JPS5876932A (ja) 1981-10-15 1982-10-14 キ−ボ−ド走査およびインタフエ−スの方法と回路

Country Status (3)

Country Link
US (1) US4502038A (ja)
EP (1) EP0077658A3 (ja)
JP (1) JPS5876932A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5920039A (ja) * 1982-07-23 1984-02-01 Casio Comput Co Ltd デ−タ入力確認方式
US4694280A (en) * 1984-01-30 1987-09-15 Quixote Corporation Keyboard entry system
US4638306A (en) * 1984-01-30 1987-01-20 Quixote Corporation Keyboard entry system
US4831218A (en) * 1984-09-28 1989-05-16 Binagraphics, Inc. Universal binary keyboard system
JPS61107417A (ja) * 1984-10-30 1986-05-26 Toshiba Corp キ−ボ−ド制御方式
US4706068A (en) * 1985-01-30 1987-11-10 Wyse Technology, Inc. Four wire keyboard interface
JPS61223924A (ja) * 1985-03-29 1986-10-04 Hitachi Ltd 信号伝送方式
US4694725A (en) * 1985-09-03 1987-09-22 Ncr Corporation Sound generating system for a keyboard
US4937778A (en) * 1986-04-14 1990-06-26 Wolf Chris L System for selectively modifying codes generated by a touch type keyboard upon detecting of predetermined sequence of make codes and break codes
JP2757992B2 (ja) * 1988-02-12 1998-05-25 キヤノン株式会社 入力装置
US5081453A (en) * 1988-09-14 1992-01-14 Fujitsu Limited Detecting apparatus for detecting input operation in a switching matrix
US5056057A (en) * 1989-05-03 1991-10-08 Compaq Computer Corporation Keyboard interface for use in computers incorporating terminate-and-stay-resident programs
US4959831A (en) * 1989-07-31 1990-09-25 Chrysler Corporation Single wire bus smart keypad controller system
US5081577A (en) * 1989-12-22 1992-01-14 Harris Corporation State controlled device driver for a real time computer control system
WO1993000629A1 (en) * 1991-06-28 1993-01-07 Infogrip, Inc. Chordic keyboard system
US5309566A (en) * 1992-02-04 1994-05-03 International Business Machines Corporation System and method for character translation
US5576706A (en) * 1994-02-03 1996-11-19 Infogrip, Inc. Methods and apparatus for using multiple keyboards connected in a daisy chain to a keyboard port of a computer
US5539400A (en) * 1994-08-22 1996-07-23 National Semiconductor Corporation Ultra-low power, scan on demand keypad encoder
JPH0962600A (ja) * 1995-08-30 1997-03-07 Matsushita Electric Ind Co Ltd ワイヤレス入力システム
US6125139A (en) * 1995-12-29 2000-09-26 Advanced Micro Devices, Inc. Narrowband digital cordless telephone
FI108085B (fi) * 1999-08-18 2001-11-15 Aplicom Oy Kaukosäädin
US6789967B1 (en) 2001-02-02 2004-09-14 George Forester Distal chording keyboard
TW577010B (en) * 2002-11-12 2004-02-21 Mitac Technology Corp Device and method using software to implement hot key function of no embedded controller
US7420479B2 (en) * 2005-11-14 2008-09-02 Dell Prodcuts L.P. Universal keyboard controller data protocol
CN103955283A (zh) * 2014-04-28 2014-07-30 熊猫电子集团有限公司 一种准连调pc键盘电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778816A (en) * 1972-05-03 1973-12-11 Gen Electric Keyboard data entry device employing reactive coupling circuits
US4145687A (en) * 1975-09-30 1979-03-20 Denki Onkyo Co., Ltd. Keyboard switch circuit for use in a matrix which has a series circuit including a reluctance element and a diode connected between each row and column of the matrix
US4042777A (en) * 1975-10-06 1977-08-16 International Business Machines Corporation One-handed keyboard and its control means
US4106011A (en) * 1975-10-24 1978-08-08 Tektronix, Inc. Keyboard circuit
US4222038A (en) * 1978-02-24 1980-09-09 Motorola, Inc. Microcomputer keyboard input circuitry
SE420447B (sv) * 1978-11-21 1981-10-05 Ibm Svenska Ab Metod for generering av teckenkoder medelst ett tangentbord samt anordning for utforande av metoden
US4277780A (en) * 1980-02-15 1981-07-07 Key Tronic Corporation Scan-controlled keyboard

Also Published As

Publication number Publication date
EP0077658A2 (en) 1983-04-27
EP0077658A3 (en) 1984-04-04
US4502038A (en) 1985-02-26
JPS5876932A (ja) 1983-05-10

Similar Documents

Publication Publication Date Title
JPH0222406B2 (ja)
US5189416A (en) Chordal keyboard method and apparatus
US4853888A (en) Programmable multifunction keyboard
US4047158A (en) Peripheral processing system
US4680572A (en) Chord entry keying of data fields
US4912462A (en) Letter input device for electronic word retrieval device
GB1582120A (en) Communication system
US4703414A (en) Programmable controller
JPS6150328B2 (ja)
WO1986000733A1 (en) Polling method for data processing system
EP0189026A2 (en) Touch sensitive screen system
US4064561A (en) CRT key station which is responsive to centralized control
US5220323A (en) Keyboard apparatus having ghost key sensing function
EP0186872B1 (en) Terminal protocols
US4198685A (en) Text editing system having flexible repetitive operation capability with keyboard interactive feature
EP0067516A1 (en) Shift control system for keyboards
EP0067861A1 (en) General purpose data terminal system
JPH0417452B2 (ja)
JPS6049922B2 (ja) 入力装置
KR920010444B1 (ko) 문자표시 시스템
JPS5975332A (ja) 字種変換方式
JP2002041215A (ja) キーボード
EP0335373A2 (en) Hardware status switching input control system
JPS6165330A (ja) 操作入力装置
JPS59178533A (ja) キ−ボ−ド式入力装置