JP2727508B2 - 材料試験機 - Google Patents
材料試験機Info
- Publication number
- JP2727508B2 JP2727508B2 JP62103870A JP10387087A JP2727508B2 JP 2727508 B2 JP2727508 B2 JP 2727508B2 JP 62103870 A JP62103870 A JP 62103870A JP 10387087 A JP10387087 A JP 10387087A JP 2727508 B2 JP2727508 B2 JP 2727508B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- binary
- clock pulse
- converter
- ramp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ランプ波信号を出力するランプ波信号発生
装置を備え、ランプ波信号に基づき所定負荷速度で材料
試験を行う材料試験機に関する。 ［従来の技術］ ランプ波信号発生装置としては、積分回路を応用した
アナログ式のものや、クロックパルス信号をバイナリ・
カウンタで計数し、そのバイナリ・コードをD/A変換器
を用いてアナログ信号として積分出力するディジタル式
のものがある。 ［発明が解決しようとする問題点］ 上記アナログ式のものでは、波形分解能を高くでき、
ランプ波の勾配（＝出力電圧／時間）を速度と定義すれ
ば、高速度発振を容易に行なうことができるという利点
があったが、低速度発振領域では非直線性誤差を生じ一
定速度でなくなるという問題点があった。 一方、ディジタル式のものでは、低速度発振について
はクロックパルス信号の周波数を低くすることで容易に
対応できるが、この対応状態で高速度発振について対応
させることは困難である。そこで高速度発振を考慮して
D/A変換器のビット数を小さくすると低速度発振領域で
は出力波形が顕著な段階状となり、方形波的になって分
解能が低下する。そのため、階段上の信号で引っ張り試
験を行なうと材料を一定の荷重で保持することになって
クリープ／リラクゼーションが発生し、試験結果に悪影
響を与えるという問題点があった。クロックパルス信号
の周波数を高くした高速度発振領域では該問題は緩和さ
れるものの、回路素子に高価な高速部品を使用しなけれ
ばならず、使用できる素子にも限りがあり、クロックパ
ルス信号の周波数をむやみに高く出来ないという問題点
があった。 本発明は上記したアナログ式、ディジタル式それぞれ
が有する問題点を解消し、試験材料の特性に基づいた合
理的な分解能と試験速度を両立させることのできるラン
プ波信号発生装置を備えた材料試験機を提供することを
目的とする。 ［問題点を解決するための手段］ 上記問題点を解決するために、本発明は次のような構
成を採用した。 すなわち、本発明にかかる材料試験機は、クロックパ
ルス信号をバイナリ・カウンタでバイナリ・コードに変
換し、該バイナリ・コードをD/A変換器によってD/A変換
してアナログ信号のランプ波信号を出力させるランプ波
信号発生装置を備え、前記ランプ波信号に基づき所定負
荷速度で材料試験を行うもので、このランプ波信号発生
装置は、バイナリ・コードの最下位ビットから最上位ビ
ットまでを順次桁上げしながらD/A変換器に入力させる
複数個のバイナリ・カウンタを併設するとともに、該複
数個のバイナリ・カウンタのうち最下位ビット側のバイ
ナリ・カウンタを非動作状態にして次段の上位ビット側
のバイナリ・カウンタへクロックパルス信号を切換えて
入力させるクロックパルス信号入力切換手段を有するこ
とを特徴としている。 ［作用］ 複数個のバイナリ・カウンタによってD/A変換器にLSB
からMSBまでのバイナリ・コードを入力させるととも
に、クロックパルス信号入力切換手段によりLSB側のバ
イナリ・カウンタを非動作状態にして後段のバイナリ・
カウンタにクロックパルス信号を入力し、D/A変換器の
ビット長さを変えてランプ波信号を出力させることがで
きるので、ランプ波信号を低速度とする時はD/A変換器
の全ビット長さで動作させ、高速度とする時はビット長
さを短くして動作させることにより、試験に適した発信
波形を得ることができる。 ［実施例］ 第１図は本発明にかかるランプ波信号発生装置の実施
例の構成を示すブロック図である。アナログ信号として
ランプ波信号を出力するD/A変換器１は16ビットのもの
を使用しており、クロックパルス信号を計数しD/A変換
器１にバイナリ・コードを与えるバイナリ・カウンタは
４ビットのものを４つ使用している。４ビットのバイナ
リ・カウンタ2,3,4,5はD/A変換器１のLSBからMSBまでそ
れぞれ対応する４ビットバイナリ・コードｅ（D0〜D
3）,f（D4〜D7）,g（D8〜D11）,h（D12〜D15）を出力す
る。LSB側のバイナリ・カウンタ２にクロックパルス信
号ａが入力されると、バイナリ・カウンタ２の出力であ
るD0（LSB）が信号ａの１パルスで変化していき、バイ
ナリ・カウンタ２から３へキャリー信号ｂが出力され、
同様にバイナリ・カウンタ３から４へはキャリー信号
Ｃ、４から５へはキャリー信号ｄが順次出力され、D/A
変換器１が16ビットで動作する。 一方、バイナリ・カウンタ2,3,4の信号入力路には切
換スイッチ8,9,10が介在され、クロックパルス信号が切
換的に入力するように接続路が設けられている。したが
って、スイッチ８をON,スイッチ9,10をOFFにする時は、
バイナリ・カウンタ２にクロックパルス信号ａが入力し
上記のようにバイナリ・コードe,f,g,hが出力される。
スイッチ8,10をOFF、スイッチ９をONにすると、バイナ
リ・カウンタ３にクロックパルス信号ａが入力し、バイ
ナリ・カウンタ２が非動作状態となり、バイナリ・コー
ドf,g,hが出力され、D/A変換器１は12ビットで動作す
る。スイッチ8,9をOFF、スイッチ10をONにすると、バイ
ナリ・カウンタ４にクロックパルス信号ａが入力し、バ
イナリ・カウンタ2,3が非動作状態となり、バイナリ・
コードg,hが出力され、D/A変換器１は８ビットで動作す
る。 本発明にかかるランプ波信号発生装置は上記のように
構成されているので、ランプ波信号出力の速度（勾配）
を低速（SLOW）にする時は、上記した如くスイッチ８を
ON,スイッチ9,10をOFFにしてD/A変換器１を16ビットで
動作させればよく、出力信号ｉの波形は第２図（イ）に
示すようになる。速度を中速（Mid）にする時は、スイ
ッチ９をON,スイッチ8,10をOFFにする。この時クロック
パルス信号ａはバイナリ・カウンタ３に入力し、上記し
たようにバイナリ・カウンタ２の出力D0〜D3は非動作状
態となり、バイナリ・カウンタ３の出力D4が信号ａの１
パルスで変化し、D/A変換器１は12ビットで動作し、出
力信号ｉの波形は第２図（ロ）に示すようになる。高速
（Fast）の場合は、スイッチ10をON,スイッチ8,10をOFF
にすれば、バイナリ・カウンタ５の出力D8が信号ａの１
パルスで変化し、D/A変換器18ビットで動作して出力信
号ｉの波形は第２図（ハ）に示すようになる。ただし、
第２図は作図上の関係でバイナリ・カウンタに２ビット
のものを使用した状態を示しており、実際は256パルス
で順次桁上げれる。 このようにして本発明にかかるランプ波信号発生装置
は、要求される材料の試験速度に対しD/A変換器の動作
するビット長さを可変にすることによって対応させてお
り、ハードウェアの負担が大きく軽減されている。すな
わち、従来のように上記実施例におけるD/A変換器を常
時16ビットで使用する場合は、高速時に上記クロックパ
ルス信号の周波数に対して256倍もの高周波クロックパ
ルス信号を使用しなければならず、ハードウェアの高速
応答性能と微妙なタイミング設計が要求されることにな
るからである。また、D/A変換器の動作ビット数を可変
にして試験速度に対応させる場合、低速度側で波形が高
分解能に出力され、クリープ／リクラゼーションの発生
による悪影響を受けないように対処されることになる。
一方高速度側では分解能は低下するものの材料保持部分
の長さ（時間）が短くなり、かかる悪影響は少なく、し
かも上記したようにハードウェアの負担が軽減されるこ
とになる。したがって本発明によれば、材料の特性に基
づき実用的・合理的な分解能と速度を両立させたランプ
波信号を発信させることができる。回路構成は簡単で回
路上に無理がないことから信頼性と安定性の向上を図る
こともできる。 上記実施例では、D/A変換器のビット数を16ビット、
バイナリ・カウンタを４個とし、そのビット数を４ビッ
トとしたが、ビット数、個数はこれに限定されるもので
はなく、適宜都合のよいものを選択して構成すればよ
い。 また、マイクロコンピュータ等と組合わせることによ
り、上記実施例におけるスイッチ８〜10の機能を他の手
段によって行なうこともでき、これらとのインターフェ
ースも容易なことから、自動化が可能で応用範囲も広く
できる。 ［発明の効果］ 上記説明から明らかなように、本発明によれば、試験
材料の特性に基づいた実用的で合理的な分解能と速度を
もったランプ波信号を高速度および低速度領域で発信さ
せることができ、より簡単な構成で実用上支障を来さず
負荷速度の変更が可能となる。
装置を備え、ランプ波信号に基づき所定負荷速度で材料
試験を行う材料試験機に関する。 ［従来の技術］ ランプ波信号発生装置としては、積分回路を応用した
アナログ式のものや、クロックパルス信号をバイナリ・
カウンタで計数し、そのバイナリ・コードをD/A変換器
を用いてアナログ信号として積分出力するディジタル式
のものがある。 ［発明が解決しようとする問題点］ 上記アナログ式のものでは、波形分解能を高くでき、
ランプ波の勾配（＝出力電圧／時間）を速度と定義すれ
ば、高速度発振を容易に行なうことができるという利点
があったが、低速度発振領域では非直線性誤差を生じ一
定速度でなくなるという問題点があった。 一方、ディジタル式のものでは、低速度発振について
はクロックパルス信号の周波数を低くすることで容易に
対応できるが、この対応状態で高速度発振について対応
させることは困難である。そこで高速度発振を考慮して
D/A変換器のビット数を小さくすると低速度発振領域で
は出力波形が顕著な段階状となり、方形波的になって分
解能が低下する。そのため、階段上の信号で引っ張り試
験を行なうと材料を一定の荷重で保持することになって
クリープ／リラクゼーションが発生し、試験結果に悪影
響を与えるという問題点があった。クロックパルス信号
の周波数を高くした高速度発振領域では該問題は緩和さ
れるものの、回路素子に高価な高速部品を使用しなけれ
ばならず、使用できる素子にも限りがあり、クロックパ
ルス信号の周波数をむやみに高く出来ないという問題点
があった。 本発明は上記したアナログ式、ディジタル式それぞれ
が有する問題点を解消し、試験材料の特性に基づいた合
理的な分解能と試験速度を両立させることのできるラン
プ波信号発生装置を備えた材料試験機を提供することを
目的とする。 ［問題点を解決するための手段］ 上記問題点を解決するために、本発明は次のような構
成を採用した。 すなわち、本発明にかかる材料試験機は、クロックパ
ルス信号をバイナリ・カウンタでバイナリ・コードに変
換し、該バイナリ・コードをD/A変換器によってD/A変換
してアナログ信号のランプ波信号を出力させるランプ波
信号発生装置を備え、前記ランプ波信号に基づき所定負
荷速度で材料試験を行うもので、このランプ波信号発生
装置は、バイナリ・コードの最下位ビットから最上位ビ
ットまでを順次桁上げしながらD/A変換器に入力させる
複数個のバイナリ・カウンタを併設するとともに、該複
数個のバイナリ・カウンタのうち最下位ビット側のバイ
ナリ・カウンタを非動作状態にして次段の上位ビット側
のバイナリ・カウンタへクロックパルス信号を切換えて
入力させるクロックパルス信号入力切換手段を有するこ
とを特徴としている。 ［作用］ 複数個のバイナリ・カウンタによってD/A変換器にLSB
からMSBまでのバイナリ・コードを入力させるととも
に、クロックパルス信号入力切換手段によりLSB側のバ
イナリ・カウンタを非動作状態にして後段のバイナリ・
カウンタにクロックパルス信号を入力し、D/A変換器の
ビット長さを変えてランプ波信号を出力させることがで
きるので、ランプ波信号を低速度とする時はD/A変換器
の全ビット長さで動作させ、高速度とする時はビット長
さを短くして動作させることにより、試験に適した発信
波形を得ることができる。 ［実施例］ 第１図は本発明にかかるランプ波信号発生装置の実施
例の構成を示すブロック図である。アナログ信号として
ランプ波信号を出力するD/A変換器１は16ビットのもの
を使用しており、クロックパルス信号を計数しD/A変換
器１にバイナリ・コードを与えるバイナリ・カウンタは
４ビットのものを４つ使用している。４ビットのバイナ
リ・カウンタ2,3,4,5はD/A変換器１のLSBからMSBまでそ
れぞれ対応する４ビットバイナリ・コードｅ（D0〜D
3）,f（D4〜D7）,g（D8〜D11）,h（D12〜D15）を出力す
る。LSB側のバイナリ・カウンタ２にクロックパルス信
号ａが入力されると、バイナリ・カウンタ２の出力であ
るD0（LSB）が信号ａの１パルスで変化していき、バイ
ナリ・カウンタ２から３へキャリー信号ｂが出力され、
同様にバイナリ・カウンタ３から４へはキャリー信号
Ｃ、４から５へはキャリー信号ｄが順次出力され、D/A
変換器１が16ビットで動作する。 一方、バイナリ・カウンタ2,3,4の信号入力路には切
換スイッチ8,9,10が介在され、クロックパルス信号が切
換的に入力するように接続路が設けられている。したが
って、スイッチ８をON,スイッチ9,10をOFFにする時は、
バイナリ・カウンタ２にクロックパルス信号ａが入力し
上記のようにバイナリ・コードe,f,g,hが出力される。
スイッチ8,10をOFF、スイッチ９をONにすると、バイナ
リ・カウンタ３にクロックパルス信号ａが入力し、バイ
ナリ・カウンタ２が非動作状態となり、バイナリ・コー
ドf,g,hが出力され、D/A変換器１は12ビットで動作す
る。スイッチ8,9をOFF、スイッチ10をONにすると、バイ
ナリ・カウンタ４にクロックパルス信号ａが入力し、バ
イナリ・カウンタ2,3が非動作状態となり、バイナリ・
コードg,hが出力され、D/A変換器１は８ビットで動作す
る。 本発明にかかるランプ波信号発生装置は上記のように
構成されているので、ランプ波信号出力の速度（勾配）
を低速（SLOW）にする時は、上記した如くスイッチ８を
ON,スイッチ9,10をOFFにしてD/A変換器１を16ビットで
動作させればよく、出力信号ｉの波形は第２図（イ）に
示すようになる。速度を中速（Mid）にする時は、スイ
ッチ９をON,スイッチ8,10をOFFにする。この時クロック
パルス信号ａはバイナリ・カウンタ３に入力し、上記し
たようにバイナリ・カウンタ２の出力D0〜D3は非動作状
態となり、バイナリ・カウンタ３の出力D4が信号ａの１
パルスで変化し、D/A変換器１は12ビットで動作し、出
力信号ｉの波形は第２図（ロ）に示すようになる。高速
（Fast）の場合は、スイッチ10をON,スイッチ8,10をOFF
にすれば、バイナリ・カウンタ５の出力D8が信号ａの１
パルスで変化し、D/A変換器18ビットで動作して出力信
号ｉの波形は第２図（ハ）に示すようになる。ただし、
第２図は作図上の関係でバイナリ・カウンタに２ビット
のものを使用した状態を示しており、実際は256パルス
で順次桁上げれる。 このようにして本発明にかかるランプ波信号発生装置
は、要求される材料の試験速度に対しD/A変換器の動作
するビット長さを可変にすることによって対応させてお
り、ハードウェアの負担が大きく軽減されている。すな
わち、従来のように上記実施例におけるD/A変換器を常
時16ビットで使用する場合は、高速時に上記クロックパ
ルス信号の周波数に対して256倍もの高周波クロックパ
ルス信号を使用しなければならず、ハードウェアの高速
応答性能と微妙なタイミング設計が要求されることにな
るからである。また、D/A変換器の動作ビット数を可変
にして試験速度に対応させる場合、低速度側で波形が高
分解能に出力され、クリープ／リクラゼーションの発生
による悪影響を受けないように対処されることになる。
一方高速度側では分解能は低下するものの材料保持部分
の長さ（時間）が短くなり、かかる悪影響は少なく、し
かも上記したようにハードウェアの負担が軽減されるこ
とになる。したがって本発明によれば、材料の特性に基
づき実用的・合理的な分解能と速度を両立させたランプ
波信号を発信させることができる。回路構成は簡単で回
路上に無理がないことから信頼性と安定性の向上を図る
こともできる。 上記実施例では、D/A変換器のビット数を16ビット、
バイナリ・カウンタを４個とし、そのビット数を４ビッ
トとしたが、ビット数、個数はこれに限定されるもので
はなく、適宜都合のよいものを選択して構成すればよ
い。 また、マイクロコンピュータ等と組合わせることによ
り、上記実施例におけるスイッチ８〜10の機能を他の手
段によって行なうこともでき、これらとのインターフェ
ースも容易なことから、自動化が可能で応用範囲も広く
できる。 ［発明の効果］ 上記説明から明らかなように、本発明によれば、試験
材料の特性に基づいた実用的で合理的な分解能と速度を
もったランプ波信号を高速度および低速度領域で発信さ
せることができ、より簡単な構成で実用上支障を来さず
負荷速度の変更が可能となる。
【図面の簡単な説明】
第１図は本発明にかかるランプ波信号発生装置の実施例
の構成を示すブロック図、第２図は出力信号の波形を示
す図である。 １…D/A変換器、２〜５…バイナリ・カウンタ、8,9,10
…スイッチ
の構成を示すブロック図、第２図は出力信号の波形を示
す図である。 １…D/A変換器、２〜５…バイナリ・カウンタ、8,9,10
…スイッチ
Claims (1)
- (57)【特許請求の範囲】 １．クロックパルス信号をバイナリ・カウンタでバイナ
リ・コードに変換し、該バイナリ・コードをD/A変換器
によってD/A変換してアナログ信号のランプ波信号を出
力させるランプ波信号発生装置を備え、前記ランプ波信
号に基づき所定負荷速度で材料試験を行う材料試験機に
おいて、 前記ランプ波信号発生装置は、バイナリ・コードの最下
位ビットから最上位ビットまでを順次桁上げしながらD/
A変換器に入力させる複数個のバイナリ・カウンタを併
設するとともに、出力するランプ波信号の勾配に応じて
複数個のバイナリ・カウンタのうち最下位ビット側のバ
イナリ・カウンタを非動作状態にして次段の上位ビット
側のバイナリ・カウンタへクロックパルス信号を切換え
て入力させるクロックパルス信号入力切換手段を有し、 前記クロックパルス信号の切換えにより前記負荷速度を
変更するよう構成したことを特徴とする材料試験機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62103870A JP2727508B2 (ja) | 1987-04-27 | 1987-04-27 | 材料試験機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62103870A JP2727508B2 (ja) | 1987-04-27 | 1987-04-27 | 材料試験機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63269616A JPS63269616A (ja) | 1988-11-07 |
| JP2727508B2 true JP2727508B2 (ja) | 1998-03-11 |
Family
ID=14365472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62103870A Expired - Lifetime JP2727508B2 (ja) | 1987-04-27 | 1987-04-27 | 材料試験機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727508B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57192125A (en) * | 1981-05-21 | 1982-11-26 | Nec Corp | Analog-to-digital converter |
| JPS60143024A (ja) * | 1983-12-29 | 1985-07-29 | Tokyo Sokki Kenkyusho:Kk | 追従比較型ａ−ｄ変換器 |
-
1987
- 1987-04-27 JP JP62103870A patent/JP2727508B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63269616A (ja) | 1988-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6360568B2 (ja) | ||
| KR960043543A (ko) | 디지탈-아날로그 변환기 및 구분적으로 선형인 아날로그 파형의 형성 방법 | |
| JP2727508B2 (ja) | 材料試験機 | |
| WO1991003105A1 (fr) | Convertisseur numerique-analogique | |
| US4117476A (en) | Digital-to-analog converter | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| US5686918A (en) | Analog-to-digital converter with digital-to-analog converter and comparator | |
| JPH05191238A (ja) | Ｐｗｍ回路 | |
| EP0265304A3 (en) | Testable semiconductor integrated circuit | |
| JP3723362B2 (ja) | フラッシュ方式アナログ／デジタル変換装置 | |
| JP3174800B2 (ja) | 画像信号処理装置 | |
| JPS61203719A (ja) | 信号処理回路 | |
| JPH0758912B2 (ja) | 高速セトリングｄ／ａ変換器 | |
| JPS63269819A (ja) | ランプ波信号発生装置 | |
| JPH06268521A (ja) | Ａ／ｄコンバータ | |
| JPH01309416A (ja) | アナログ・デジタル変換器 | |
| SU1709519A1 (ru) | Устройство контрол параллельно-последовательных аналого-цифровых преобразователей | |
| SU661784A1 (ru) | Преобразователь напр жение-код | |
| JPS5887916A (ja) | デジタル・アナログ変換器 | |
| SU1667219A1 (ru) | Цифровой трехфазный генератор | |
| JPH056933B2 (ja) | ||
| US4870349A (en) | Digital level indicating device | |
| SU647688A1 (ru) | Функциональный преобразователь | |
| SU879765A1 (ru) | Способ аналого-цифрового преобразовани | |
| JPH0736490B2 (ja) | 任意波形発生装置 |