JPS63269819A - ランプ波信号発生装置 - Google Patents
ランプ波信号発生装置Info
- Publication number
- JPS63269819A JPS63269819A JP10608487A JP10608487A JPS63269819A JP S63269819 A JPS63269819 A JP S63269819A JP 10608487 A JP10608487 A JP 10608487A JP 10608487 A JP10608487 A JP 10608487A JP S63269819 A JPS63269819 A JP S63269819A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- ramp wave
- counter
- wave signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001419 dependent effect Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004154 testing of material Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009661 fatigue test Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000009864 tensile test Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、例えば材料試験機において静的試験を行なう
際に使用する負荷速度一定のランプ波信号を発生させる
ために使用するに適したランプ波信号発生装置に関する
。
際に使用する負荷速度一定のランプ波信号を発生させる
ために使用するに適したランプ波信号発生装置に関する
。
[従来の技術]
ランプ波信号発生装置としては、積分回路を応用したア
ナログ式のものや、クロックパルス信号をバイナリ・カ
ウンタで計数し、そのバイナリ・コードをD/A変換器
を用いてアナログ信号として積分出力するディジタル式
のものがある。
ナログ式のものや、クロックパルス信号をバイナリ・カ
ウンタで計数し、そのバイナリ・コードをD/A変換器
を用いてアナログ信号として積分出力するディジタル式
のものがある。
[発明が解決しようとする問題点]
上記アナログ式のものでは、波形分解能を高くでき、ラ
ンプ波の勾配(=出力電圧/時間)を速度と定義すれば
、高速度発振を容易に行なうことができるという利点が
あったが、低速度発振領域では非直線性誤差を生じ一定
速度でなくなるという問題点があった。
ンプ波の勾配(=出力電圧/時間)を速度と定義すれば
、高速度発振を容易に行なうことができるという利点が
あったが、低速度発振領域では非直線性誤差を生じ一定
速度でなくなるという問題点があった。
一方、ディジタル式のものでは、低速度発振については
クロックパルス信号の周波数を低くすることで容易に対
応できるか、この対応状悪で高速度発振について対応さ
せることは困難である。そこで高速度発振を考慮してD
/A変換器のビット数を小さくすると、低速度発振領域
では出力波形が顕著な階段状となり、方形波的になって
分解能が低下する。そのため、階段上の信号で引っ張り
試験を行なうと材料を一定の荷重で保持することになっ
てクリープ/リラクゼーションが発生し、試験結果に悪
影習を与えるという問題点があった。クロックパルス信
号の周波数を高くした高速度発振領域では該問題は緩和
されるものの、回路素子に高価な高速部品を使用しなけ
ればならず、使用できる素子にも限りがあり、クロック
パルス信号の周波数をむやみに高く出来ないという問題
点かあった。
クロックパルス信号の周波数を低くすることで容易に対
応できるか、この対応状悪で高速度発振について対応さ
せることは困難である。そこで高速度発振を考慮してD
/A変換器のビット数を小さくすると、低速度発振領域
では出力波形が顕著な階段状となり、方形波的になって
分解能が低下する。そのため、階段上の信号で引っ張り
試験を行なうと材料を一定の荷重で保持することになっ
てクリープ/リラクゼーションが発生し、試験結果に悪
影習を与えるという問題点があった。クロックパルス信
号の周波数を高くした高速度発振領域では該問題は緩和
されるものの、回路素子に高価な高速部品を使用しなけ
ればならず、使用できる素子にも限りがあり、クロック
パルス信号の周波数をむやみに高く出来ないという問題
点かあった。
本発明は上記したアナログ式、ディジタル式それぞれが
有する問題点を解消し、試験材料の特性に基づいた合理
的な分解能と試験速度を両立させることのできるランプ
波信号発生装置を提供することを目的とする。
有する問題点を解消し、試験材料の特性に基づいた合理
的な分解能と試験速度を両立させることのできるランプ
波信号発生装置を提供することを目的とする。
[問題点を解決するための手段コ
上記問題点を解決するために、本発明は次のような構成
を採用した。
を採用した。
すなわち、本発明にかかるランプ波信号発生装置は、ク
ロックパルス信号をバイナリ・カウンタでバイナリ・コ
ードに変換し、該バイナリ・コードをD/A変換器によ
ってD/A変換してアナログ信号のランプ波信号を出力
させるようにしたランプ波信号発生装置であって、D/
A変換器のフルスケール電圧を順次後段に設けられるD
/A変換器の最下位ビットに等しくなるように設定して
D/A変換器を複数個従属的に設け、これら各D/A変
換器に入力信号を与えるカウンタをそれぞれ併設すると
ともに、これらカウンタに対しクロックパルス信号が入
力される入力路と、前段のカウンタから出力されるキャ
リー信号が入力される入力路とを切換えてカウンタ相互
をD/A変換器の従属的な出力状態に対応させて接続す
る切換接続手段を設けたことを特徴としている。
ロックパルス信号をバイナリ・カウンタでバイナリ・コ
ードに変換し、該バイナリ・コードをD/A変換器によ
ってD/A変換してアナログ信号のランプ波信号を出力
させるようにしたランプ波信号発生装置であって、D/
A変換器のフルスケール電圧を順次後段に設けられるD
/A変換器の最下位ビットに等しくなるように設定して
D/A変換器を複数個従属的に設け、これら各D/A変
換器に入力信号を与えるカウンタをそれぞれ併設すると
ともに、これらカウンタに対しクロックパルス信号が入
力される入力路と、前段のカウンタから出力されるキャ
リー信号が入力される入力路とを切換えてカウンタ相互
をD/A変換器の従属的な出力状態に対応させて接続す
る切換接続手段を設けたことを特徴としている。
[作用]
前段のD/A変換器のフルスケール出力電圧は、後段の
D/A変換器のILSHに等しく設定されており、全D
/A変換器を動作させるときは、後段D/A変換器の1
ビツト変化分に対し前段のD/A変換器からフルスケー
ル信号が加算されるので、これらの総和をとって出力す
れば高分解能のランプ波信号を得ることができる。また
、前段のD/A変換器に対し後段のD/A変換器には、
このD/A変換器に対して入力信号を与えるカウンタに
切換手段によって単独にクロックパルス信号が入力され
るので、後段のD/A変換器のビット数に基づく分解能
のランプ波信号を得ることもできる。ランプ波信号の速
度が低速度のときは通常の高分解能であり、さらに低速
度にした場合はより高分解能のランプ波信号が得られる
。
D/A変換器のILSHに等しく設定されており、全D
/A変換器を動作させるときは、後段D/A変換器の1
ビツト変化分に対し前段のD/A変換器からフルスケー
ル信号が加算されるので、これらの総和をとって出力す
れば高分解能のランプ波信号を得ることができる。また
、前段のD/A変換器に対し後段のD/A変換器には、
このD/A変換器に対して入力信号を与えるカウンタに
切換手段によって単独にクロックパルス信号が入力され
るので、後段のD/A変換器のビット数に基づく分解能
のランプ波信号を得ることもできる。ランプ波信号の速
度が低速度のときは通常の高分解能であり、さらに低速
度にした場合はより高分解能のランプ波信号が得られる
。
[実施例]
第1図は本発明の実施例の構成を示すブロック図である
。本発明はバイナリ・コードをD/A変換してランプ波
信号を積分出力するD/A変換器を複数個従属的に接続
し、試験材料の特性に基づいた分解能と試験速度とを両
立させたランプ波を試験目的に合せて発信させるように
している。
。本発明はバイナリ・コードをD/A変換してランプ波
信号を積分出力するD/A変換器を複数個従属的に接続
し、試験材料の特性に基づいた分解能と試験速度とを両
立させたランプ波を試験目的に合せて発信させるように
している。
実施例では2個のD/A変換器を用い、D/A変換器1
が主でD/A変換器2が従となるように設定されている
。すなわち、D/A変換器1の基準電圧Er、は、必要
とする出力端子3からの出力電圧eOに等しくされ、D
/A変換器2の基準電圧Er2は、D/A変換器1のI
LSBに等しい出力電圧e1に相当する電圧に設定され
ている。したがって、D/A変換器2のフルスケール出
力電圧e2がD/A変換器1のILSB出力に等しくな
り、アナログ電圧的にelとe2とが連続してつながれ
ることになる。
が主でD/A変換器2が従となるように設定されている
。すなわち、D/A変換器1の基準電圧Er、は、必要
とする出力端子3からの出力電圧eOに等しくされ、D
/A変換器2の基準電圧Er2は、D/A変換器1のI
LSBに等しい出力電圧e1に相当する電圧に設定され
ている。したがって、D/A変換器2のフルスケール出
力電圧e2がD/A変換器1のILSB出力に等しくな
り、アナログ電圧的にelとe2とが連続してつながれ
ることになる。
D/A変換器1へはバイナリ・カウンタ5によってバイ
ナリ・コードが与えられ、D/A変換器2へはバイナリ
・カウンタ6によってバイナリ・コードが与えられる。
ナリ・コードが与えられ、D/A変換器2へはバイナリ
・カウンタ6によってバイナリ・コードが与えられる。
バイナリ・カウンタ5゜6の信号入力路にはモード切換
用の切換スイッチ8、9.10が介在され、クロックパ
ルス信号が切換的に入力されるように接続路か設けられ
ている。この切換スイッチ8.9.10はそれぞれ連動
し、接点a側に投入される時はクロックパルス信号かバ
イナリ・カウンタ5に入力され、接点す側に投入される
時はクロックパルス信号がバイナリ・カウンタ6に入力
されるとともに、バイナリ・カウンタ6のキャリー信号
がバイナリ・カウンタ5へ入力されるように構成さねて
いる。
用の切換スイッチ8、9.10が介在され、クロックパ
ルス信号が切換的に入力されるように接続路か設けられ
ている。この切換スイッチ8.9.10はそれぞれ連動
し、接点a側に投入される時はクロックパルス信号かバ
イナリ・カウンタ5に入力され、接点す側に投入される
時はクロックパルス信号がバイナリ・カウンタ6に入力
されるとともに、バイナリ・カウンタ6のキャリー信号
がバイナリ・カウンタ5へ入力されるように構成さねて
いる。
このように構成されたランプ波信号発生装置において、
スイッチ8,9.10を接点す側へ投入すると高分解能
モードとして作動する。クロックパルス信号はバイナリ
・カウンタ6に入力され、そのキャリー信号がバイナリ
・カウンタ5に入力され、D/A変換器1.2共に機能
してD/A変換器1のビット数+D/A変換器2のビッ
ト数の分解能でアナログ信号eo (=e+ +e2)
が出力端子3から出力されることになる。一方、スイッ
チ8,9.10を接点a側へ没入すると高速度モードと
して作動する。この時は、クロックパルス信号はバイナ
リ・カウンタ5に入力され、バイナリ・カウンタ6には
入力されず、バイナリ・カウンタ6は非動作状態となり
D/A変換器2の出力電圧は零となってD/A変換器1
のみが機能する。
スイッチ8,9.10を接点す側へ投入すると高分解能
モードとして作動する。クロックパルス信号はバイナリ
・カウンタ6に入力され、そのキャリー信号がバイナリ
・カウンタ5に入力され、D/A変換器1.2共に機能
してD/A変換器1のビット数+D/A変換器2のビッ
ト数の分解能でアナログ信号eo (=e+ +e2)
が出力端子3から出力されることになる。一方、スイッ
チ8,9.10を接点a側へ没入すると高速度モードと
して作動する。この時は、クロックパルス信号はバイナ
リ・カウンタ5に入力され、バイナリ・カウンタ6には
入力されず、バイナリ・カウンタ6は非動作状態となり
D/A変換器2の出力電圧は零となってD/A変換器1
のみが機能する。
したがって上記高分解モード時に比べD/A変換器2が
機能しない分だけ分解能は低下することになるが、その
分だけ高速度発信か可能となる。
機能しない分だけ分解能は低下することになるが、その
分だけ高速度発信か可能となる。
このように上記各モードを選択して使用する場合、通常
材料の特性からして低速度側では負荷力の一定保持時間
が長くなってクリープ/リラクゼーションという現象か
顕著に現われ試験結果に悪影響を与えやすいが、高分解
能モードにすることによって該悪影響の防止を図ること
ができる。
材料の特性からして低速度側では負荷力の一定保持時間
が長くなってクリープ/リラクゼーションという現象か
顕著に現われ試験結果に悪影響を与えやすいが、高分解
能モードにすることによって該悪影響の防止を図ること
ができる。
また、高速度モートでは負荷力の変化が速いために少々
分解能が低下しても一定保持時間が短くなってクリープ
/リラクゼーションによる影習は少なく問題とはならな
い。
分解能が低下しても一定保持時間が短くなってクリープ
/リラクゼーションによる影習は少なく問題とはならな
い。
上記したように本発明にかかるランプ波信号発生装置は
、D/A変換器を複数使用し、その動作機能を組合せる
ことにより材料の特性に基づいた実用的・合理的な分解
能と速度を両立させたランプ波信号を発信させることが
できる。回路構成は簡I…で回路上に無理がないことか
ら信頼性と安定性の向上を図ることもできる。
、D/A変換器を複数使用し、その動作機能を組合せる
ことにより材料の特性に基づいた実用的・合理的な分解
能と速度を両立させたランプ波信号を発信させることが
できる。回路構成は簡I…で回路上に無理がないことか
ら信頼性と安定性の向上を図ることもできる。
上記実施例ではD/A変換器を2個使用したが、個数は
これに限定されるものではなく、適宜目的に合わせて都
合のよいものを組合わせて構成すればよい。
これに限定されるものではなく、適宜目的に合わせて都
合のよいものを組合わせて構成すればよい。
また、マイクロコンピュータ等と組合わせることにより
、上記実施例におけるスイッチ8〜10の機能を他の手
段によって行なうこともでき、これらとのインタフェー
スも容易なことから、自動化が可能で応用範囲も広くで
きる。
、上記実施例におけるスイッチ8〜10の機能を他の手
段によって行なうこともでき、これらとのインタフェー
スも容易なことから、自動化が可能で応用範囲も広くで
きる。
材料試験分野における低サイクル疲労試験などでは、負
荷パターンに正弦波形を用いずに三角波形を使用する場
合があるので、本発明を基にしてランプ波形を繰返し出
力できるような付加回路を適宜追加すれば、かかる試験
を行なう場合にも応用することができる。
荷パターンに正弦波形を用いずに三角波形を使用する場
合があるので、本発明を基にしてランプ波形を繰返し出
力できるような付加回路を適宜追加すれば、かかる試験
を行なう場合にも応用することができる。
[発明の効果]
上記説明から明らかなように、本発明にかかるランプ波
信号発生装置によれば、出力波形を高速度で変化させる
場合と高分解能で出力させる場合とに、試験材料の特性
に基づいた実用的で合理的な出力波形を発信させること
ができるようになった。
信号発生装置によれば、出力波形を高速度で変化させる
場合と高分解能で出力させる場合とに、試験材料の特性
に基づいた実用的で合理的な出力波形を発信させること
ができるようになった。
第1図は本発明の実施例の構成を示すブロック図である
。 1.2・・・D/A変換器
。 1.2・・・D/A変換器
Claims (1)
- (1)クロックパルス信号をバイナリ・カウンタでバイ
ナリ・コードに変換し、該バイナリ・コードをD/A変
換器によってD/A変換してアナログ信号のランプ波信
号を出力させるようにしたランプ波信号発生装置であっ
て、D/A変換器のフルスケール電圧を順次後段に設け
られるD/A変換器の最下位ビットに等しくなるように
設定してD/A変換器を複数個従属的に設け、これら各
D/A変換器に入力信号を与えるカウンタをそれぞれ併
設するとともに、これらカウンタに対しクロックパルス
信号が入力される入力路と、前段のカウンタから出力さ
れるキャリー信号が入力される入力路とを切換えてカウ
ンタ相互をD/A変換器の従属的な出力状態に対応させ
て接続する切換接続手段を設けたことを特徴とするラン
プ波信号発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10608487A JPS63269819A (ja) | 1987-04-28 | 1987-04-28 | ランプ波信号発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10608487A JPS63269819A (ja) | 1987-04-28 | 1987-04-28 | ランプ波信号発生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63269819A true JPS63269819A (ja) | 1988-11-08 |
Family
ID=14424691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10608487A Pending JPS63269819A (ja) | 1987-04-28 | 1987-04-28 | ランプ波信号発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63269819A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000038410A1 (en) * | 1998-12-23 | 2000-06-29 | Polaroid Corporation | Scanning system for film recorder |
-
1987
- 1987-04-28 JP JP10608487A patent/JPS63269819A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000038410A1 (en) * | 1998-12-23 | 2000-06-29 | Polaroid Corporation | Scanning system for film recorder |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890011227A (ko) | 디지탈-아날로그 변환기 | |
JPH0783267B2 (ja) | 2進信号をこれに比例する直流信号に変換する装置 | |
JPS63269819A (ja) | ランプ波信号発生装置 | |
JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
KR100270345B1 (ko) | 디지탈 아날로그 컨버터 내장 집적 회로 | |
KR910017781A (ko) | 디지탈 투 아날로그 컨버터내의 양극성 영점에서 주요 비트 전송 에러를 제거하는 회로 및 방법 | |
US4346368A (en) | Digital-to-analog converter capable of processing a sign magnitude or ones complement binary coded input | |
TWI401891B (zh) | 具高驅動能力之數位至類比轉換裝置 | |
JP2727508B2 (ja) | 材料試験機 | |
SU628612A1 (ru) | Цифро-аналоговый преобразователь | |
SU1709519A1 (ru) | Устройство контрол параллельно-последовательных аналого-цифровых преобразователей | |
US4290050A (en) | Digital-analog converter utilizing fibonacci series | |
JP3628492B2 (ja) | 半導体装置およびそのテスト方法 | |
SU762164A1 (ru) | Цифроаналоговый преобразователь 1 | |
SU923003A1 (ru) | Двухканальный генератор гармонических колебаний | |
JPH056933B2 (ja) | ||
SU750722A1 (ru) | Быстродействующий аналого-цифровой преобразователь | |
JP3033131B2 (ja) | 波形サンプリング回路 | |
CN101295986B (zh) | 具有高驱动能力的数字/模拟转换装置 | |
SU869017A1 (ru) | Двухпол рный цифроаналоговый преобразователь | |
SU773508A1 (ru) | Входное устройство цифрового мультиметра | |
SU1056448A1 (ru) | Разр дный элемент дл преобразовател кода в напр жение каскадной структуры | |
CA1137228A (en) | Digital analog converter | |
JPH01231432A (ja) | デジタルアナログ変換器 | |
KR0174502B1 (ko) | 집적소자의 아날로그 스위치 테스트 회로 |