JP2725479B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】 【産業上の利用分野】

【０００１】この発明は、自然楽器の動作をシミュレー
トする電子楽器に係り、特に、発生楽音を減衰させる際
のリリース波形を、実際の自然楽器の挙動と同等に制御
することができる電子楽器に関する。

【０００２】

【従来の技術】近年、自然楽器の発音メカニズムをシミ
ュレートしたモデルを動作させ、これにより自然楽器の
楽音を合成する電子楽器が各種開発されている。この種
の技術は、例えば、クラリネットなどの管楽器の発音メ
カニズムをシミュレートした電子楽器が特開昭６３−４
０１９９号公報に開示されている。

【０００３】また、発生楽音のリリース波形を制御する
技術は、従来より鍵盤楽器における離鍵時の楽音制御と
して多数の技術が提案されている。このような技術の
内、例えば、特開昭６１−１２０１９９号公報には、離
鍵時のタッチに応じて読み出す楽音波形を選択し、これ
によりリリース波形を制御する技術が開示されている。

【０００４】

【発明が解決しようとする課題】ところで、自然楽器に
おいては、周知のように、発音のための機構を備えると
共に、発音された楽音を消音（減衰）させる減衰機構を
備えるものが少なくない。例えば、ピアノなどにおいて
は、押鍵に応じて弦が打弦され、振動状態にある弦上に
上記減衰機構に相当するダンパが当接することによっ
て、その弦振動を減衰させて楽音を消音するようにして
いる。そして、このような減衰機構によりピアノ特有の
楽音が形成される。また、こうした減衰機構に限らず、
例えば、ギターやバイオリンなどの弦楽器にあっては、
弦に与えられた振動が大きい場合、弦が通常の振幅範囲
を越えて指板やフレットに当り、これにより特徴的な楽
音が形成される。このように、実際の自然楽器において
は、発音以降の振る舞い、すなわち、楽音発生から減衰
に至るまでの過程で、その楽器固有の楽音を形成してい
る場合が多い。

【０００５】しかしながら、上記特開昭６３−４０１９
９号公報に開示されている技術においては、上述したよ
うな効果を考慮しておらず、このため、必ずしも楽音発
生から減衰に至るまでの全ての動作をシュミレートする
ものではなかった。さらに、この楽音発生から減衰に至
るまでの動作をシュミレートする際において、リリース
波形を制御する場合、上記特開昭６１−１２０１９９号
公報に開示された技術では、離鍵時のタッチに応じて読
み出す楽音波形が選択されるため、実際のダンパの動作
に対応して大きく変化するリリース波形を実現すること
ができなかった。この発明は上述した事情に鑑みてなさ
れたもので、楽音発生から減衰に至るまでの全ての動作
をシミュレートすることができる電子楽器に関する。

【０００６】

【課題を解決するための手段】請求項１記載の発明は、
演奏情報に対応した励振信号を発生する励振手段と、少
なくとも前記励振信号を所定時間遅延させる遅延手段を
閉ループ接続してなる閉ループ手段と、前記閉ループ手
段を循環する信号に基づき抑制信号を発生し、この抑制
信号を前記閉ループ手段に入力する抑制信号発生手段と
を具備することを特徴としている。また、請求項２記載
の発明は、前記閉ループ手段から抽出された信号と前記
励振信号とを所定の割合で混合して楽音波形を形成する
合成手段を具備することを特徴としている。また、請求
項３記載の発明は、前記抑制信号の特性を指示する指示
手段を具備し、前記抑制信号発生手段が、前記閉ループ
手段を循環する信号に基づき、かつ前記指示手段によっ
て指示された抑制信号の特性に応じて、前記抑制信号を
発生し、該抑制信号を前記閉ループ手段に入力する こ
とを特徴としている。

【０００７】

【作用】上記構成によれば、抑制信号発生手段によっ
て、閉ループ手段を循環する信号に基づいて抑制信号が
発生されると共に、発生された抑制信号が閉ループ手段
を循環する信号を抑制させる信号として閉ループ手段に
入力される。

【０００８】

【実施例】以下、図面を参照してこの発明の実施例につ
いて説明する。 Ａ．実施例の全体構成 図１はこの発明の一実施例である電子ピアノの全体構成
を示すブロック図である。この図において、１は鍵盤で
ある。この鍵盤１は、各鍵毎の押離鍵を検出すると共
に、押鍵の速度及び離鍵の速度を検出する機構を有し、
押離鍵および押離鍵の速度に対応した信号を発生する。
１ａは鍵盤インターフェイスであり、鍵盤１から供給さ
れる各種信号に基づき、音高に関する情報、押鍵速度信
号および離鍵速度信号を発生する。２はこの電子ピアノ
各部を制御するＣＰＵであり、その動作については後述
する。

【０００９】３はＣＰＵ２にロードされる各種制御プロ
グラムや、これらプログラムで用いられる各種データな
どが記憶されるＲＯＭである。４はＣＰＵ２の各種演算
結果や、レジスタ値が一時記憶されるＲＡＭである。５
はこの電子ピアノに配設されるペダルである。このペダ
ル５は、実際のピアノにおけるダンパペダルと同様に作
用するものであって、操作量に応じて楽音の減衰を制御
する。また、このペダル５は、前記鍵盤１と同じく、そ
の操作速度を検出する機構が備えられており、操作量に
応じた信号や、操作速度を表す信号を発生する。５ａは
ペダルインターフェイスであり、ペダル５から供給され
る各種信号をもとに、ペダル離鍵速度信号を出力する。

【００１０】６はＣＰＵ２よりバスを介して供給される
各種信号に基づき楽音合成を行い、これにより形成され
る楽音信号Ｗ５を出力する楽音合成回路であり、その構
成については後述する。７はサウンドシステムである。
このサウンドシステム７は、この楽音信号Ｗ５に対して
フィルタリングを施し、不要ノイズの除去、あるいは効
果音処理などを施した後、これを増幅してスピーカＳＰ
に与え、楽音として発音させる。

【００１１】Ｂ．楽音合成回路６の構成 次に、図２は楽音合成回路６の構成を示すブロック図で
ある。図において、１０はインタフェース回路、１１は
インタフェース回路１０を介して供給される信号に応じ
て励振信号Ｗ３を発生する第１楽音形成部である。この
第１楽音形成部１１は、周知の波形メモリ読み出し方式
により励振信号Ｗ３を発生すると共に、該信号Ｗ３の０
位相を検出したタイミングで０位相検出信号ＰＨ０を出
力する。１２はゲート信号発生回路であり、０位相検出
信号ＰＨ０の供給に応じてゲート信号Ｇを発生する。１
３はこのゲート信号Ｇに基づき、入力端Ａに供給される
励振信号Ｗ３を選択して出力する。すなわち、このセレ
クタ１３は、励振信号Ｗ３の１周期分の波形を切出して
出力する。

【００１２】１４はピアノの弦振動と、この弦振動を減
衰させる際のダンパ動作とをシミュレートする第２楽音
形成部であり、その詳細な構成については後述する。な
お、この第２楽音形成部１４は、ＣＰＵ２から供給され
る動作パラメータに基づき、上述のシュミレートを行
い、これにより生成される波形信号Ｗ４を出力する。１
５はミクサ回路であり、混合比制御回路１６から供給さ
れる比率データＤｒに従って、波形信号Ｗ４と励振信号
Ｗ３とを所定の割合で混合し、混合した結果を楽音信号
Ｗ５として出力する。ここで、ミクサ回路１５と混合比
制御回路１６とは、主に押鍵から離鍵までの間の楽音を
示す励振信号Ｗ３と、離鍵から楽音発生終了までの楽音
を示す波形信号Ｗ４とをスムーズにつなぐための、クロ
スフェード処理を行う。

【００１３】１７はエンベロープ検出回路である。この
エンベロープ検出回路１７は、ローパスフィルタ等で構
成され、上述した楽音信号Ｗ５のエンベロープ波形（包
絡線形状）を抽出し、各時点での最大振幅レベルを表す
エンベロープ信号ＥＮＶを出力する。このエンベロープ
信号ＥＮＶは、インターフェイス回路１０を介してＣＰ
Ｕ２に与えられる。なお、このエンベロープ信号ＥＮＶ
は、ＣＰＵ２においてなされる発音チャンネル割り当て
制御に用いられるものであり、この割り当て制御につい
ては後述する。

【００１４】Ｃ．第１楽音形成部１１の構成 次に、図３を参照し、第１楽音形成部１１の構成につい
て説明する。この図において、４０はアドレス設定回路
であり、前述したインタフェース回路１０から供給され
る各種信号に基づいて波形読み出しアドレスを設定す
る。すなわち、このアドレス設定回路４０は、インター
フェイス回路１０から供給されるキーオン信号ＫＯＮ
Ｐ、キーオフ信号ＫＯＦＰ、キーコードＫＣおよび押鍵
速度情報ＩＴに従って、アタック部読出開始アドレスＳ
ＴＡＲＴ．ＡＤおよび、アタック部読出終了アドレスＥ
ＮＤ．ＡＤを発生し、これをアドレス生成回路４１に供
給する。なお、このキーオン信号ＫＯＮＰ／キーオフ信
号ＫＯＦＰは、鍵盤１における押離鍵操作に応じて発生
する信号であり、キーコードＫＣは、押鍵操作に対応し
た音高を表す情報である。また、このアドレス設定回路
４０にあっては、波形記憶回路からアタック波形を読み
出させるため、読み出しモードを表す信号ＭＯＤＥを発
生する。ここで、アタック波形を読み出させる場合に
は、該アタック波形は繰り返し読出する必要がないの
で、信号ＭＯＤＥは１回の読み出しを指示する「ＭＯＤ
Ｅ＝０」として出力される。

【００１５】４２は位相発生回路であり、上述したキー
オン信号ＫＯＮＰが与えられると、キーコードＫＣに応
じた位相情報を発生する。この位相情報は、楽音のピッ
チを与えるものであり、整数部Ｉと小数部Ｆとから構成
されている。アドレス生成回路４１は、位相発生回路４
２から供給される位相情報の整数部Ｉと、アドレス設定
回路４０から供給されるアタック部読出開始アドレスＳ
ＴＡＲＴ．ＡＤとを加算し、実際に読み出しを行う波形
情報の読み出しアドレスＡＤを出力する。また、アドレ
ス生成回路４１は、その出力する読み出しアドレスＡＤ
が、アタック部読み出し波形の終了アドレスＥＮＤ．Ａ
Ｄと同一になると、上述したアドレス設定回路４０に対
して、ループ波形要求信号ＬＯＯＰ．ＲＥＱを出力す
る。また、この場合には、位相発生回路４２に対して、
生成している位相情報をリセットするためのリセット要
求信号ＲＥＳＥＴ．ＲＥＱを出力する。

【００１６】上記ループ波形要求信号ＬＯＯＰ．ＲＥＱ
が供給されたアドレス設定回路４０は、波形記憶回路４
３よりループ部波形読出開始アドレスＳＴＡＲＴ．ＡＤ
と、ループ部波形読出終了アドレスＥＮＤ．ＡＤとを読
出し、これをアドレス生成回路４１に与える。この場
合、ループ部波形は、繰り返し読み出しする必要がある
ので、信号ＭＯＤＥが繰り返し読出を指示する「ＭＯＤ
Ｅ＝１」として出力される。このように、読み出し開始
アドレスＳＴＡＲＴ．ＡＤと位相情報の整数部Ｉとの加
算によって得られるアドレス信号ＡＤが、波形記憶回路
４３に与えられる。これにより、波形記憶回路４３に記
憶される波形情報が読み出され、波形信号Ｗ１として出
力される。

【００１７】４４は補間回路である。この補間回路４４
は、波形信号Ｗ１を上述した位相情報の小数部Ｆに基づ
いて補間演算を行い、この結果得られる信号Ｗ２を出力
する。ここで行われる補間演算は、隣接するサンプル
間、すなわち、２つの波形情報を小数部Ｆによって一次
直線補間しても良いし、２以上の波形情報を記憶して高
次の補間を行っても良い。

【００１８】４５は、インターフェイス回路１０から供
給されるキーオン信号ＫＯＮＰ、キーオフ信号ＫＯＦ
Ｐ、キーコードＫＣおよび押鍵速度情報ＩＴに対応した
エンベロープ信号ＥＮＶを生成し、これを乗算回路４６
に出力するエンベロープ生成回路である。このエンベロ
ープ生成回路４５にあっては、押鍵速度情報ＩＴに基づ
き、エンベロープ信号ＥＮＶにおける最大振幅レベルを
設定し、一方、キーコードＫＣに応じてエンベロープ信
号ＥＮＶの立上がり／立下がりの速度が制御される。キ
ーオン情報ＫＯＮＰ及びキーオフ情報ＫＯＦＰは、この
立上がり／立ち下がりのタイミング制御に用いられる。

【００１９】乗算回路４６は、補間回路４４から出力さ
れる信号Ｗ２と、エンベロープ生成回路４５から出力さ
れるエンベロープ信号ＥＮＶとを乗算し、この乗算結果
を前述した励振信号Ｗ３として出力する。この励振信号
Ｗ３は、０位相検出回路４７に与えられる。０位相検出
回路４７は、入力された励振信号Ｗ３の０位相を検出
し、その検出タイミングでパルス波形の０位相検出信号
ＰＨ０を出力する。

【００２０】Ｄ．第２楽音形成部１４の構成 次に、図４を参照し、第２楽音形成部１４の構成につい
て説明する。この図において、２０，２５は入力された
信号を所定時間遅延して出力するディレイ回路である。
２１，２６，２８は加算器、２３，２９は乗算器であ
る。２２，２７はそれぞれ弦の各部分における振動の伝
達周波数特性をシミュレートするフィルタである。２
４，３０はそれぞれ弦の各終端における振動反射の周波
数特性をシミュレートするフィルタである。そして、こ
れら構成要素２０〜３０は、ループ回路を形成してお
り、このループ回路はピアノにおける弦の動作をシミュ
レートする。すなわち、ディレイ回路２０，２５及び各
フィルタ２２，２４，２７，３０によって与えられる遅
延時間が、実現すべき弦の弦長に対応している。ここ
で、各フィルタ２２，２４，２７，３０には、その特性
を制御するためのフィルタ係数ＦＣＢ，ＦＣＤ，ＦＣ
Ａ，ＦＣＣがそれぞれに与えられる。

【００２１】乗算器２３，２９は、それぞれ弦の各終端
での全反射を実現するため、入力信号に乗算係数「−
１」を乗算して出力する。加算器２８は、前述した第１
楽音形成部１１（図２参照）から供給される励振信号Ｗ
３を、上記ループ回路へ導入させる。なお、ここで、図
２におけるセレクタ１３を、この加算器２８と置き換え
て省略することも可能である。加算器３１は、ディレイ
２０の出力とディレイ２５の出力とを加算して出力す
る。ここで、各ディレイ２０，２５の出力は、打弦によ
って発生する弦振動の各伝搬方向を表している。そこ
で、加算器３１では、この両者を加算することにより、
弦の対応する位置での振動の状態を得ている。

【００２２】３２はダンパエンベロープ発生回路であ
る。このダンパエンベロープ発生回路３２は、前述した
ペダル５（図１参照）の操作状態に対応した信号ＤＤを
発生する。３３は反射信号形成回路である。この反射信
号形成回路３３は、ダンパの減衰動作をシミュレートす
るものであって、ダンパエンベロープ発生回路３２の出
力信号に応じて加算器３１の出力信号を減衰させ、これ
を反射信号Ｒとして出力する。なお、これらダンパエン
ベロープ発生回路３２および反射信号形成回路３３の構
成については後述する。

【００２３】３４は上記反射信号Ｒに乗算係数「−０．
５」を乗算して出力する乗算器である。ここで、「−
０．５」を反射信号Ｒに乗算するのは、次の理由によ
る。すなわち、ダンパによる反射を表すには、「−１」
を乗算しなければならず、かつ、これを各振動伝播方向
にそれぞれ等量与えるため、「１／２」としている。こ
れにより、乗算器３４の乗算係数が「−０．５」になる
訳である。そして、乗算結果は、上述したように、各振
動伝播方向に与えるため、加算器２１，２６に入力され
る。

【００２４】ディレイ２０とディレイ２５との遅延時間
の比率は、実際のピアノにおける弦と対応させて考慮す
ると、弦長の比に相当したものになる。したがって、反
射信号Ｒが入力される加算器２１および加算器２６の位
置、すなわち、ループ回路に介挿される位置は、ピアノ
の弦上においてダンパが当接する位置に相当することに
なる。

【００２５】ところで、図４の下部に示したインターフ
ェイス回路１０は、図２において示したインターフェイ
ス回路１０の一部分である。このインタフェース回路１
０からは、上述したように、この第２楽音形成部１４に
おいてなされる「弦振動およびダンパ効果のシミュレー
ト」に必要な各種パラメータが供給される。なお、この
第２楽音形成部１４を実際のピアノの動作、すなわち、
複数の弦に対応させるためには、時分割動作させる必要
がある。このような場合には、インターフェイス回路１
０内に、上記時分割動作のタイミングに同期するシフト
レジスタを設け、該シフトレジスタに記憶される上記動
作パラメータを時分割で各回路に供給すれば良い。

【００２６】Ｅ．ダンパエンベロープ発生回路３２およ
び反射信号形成回路３３の構成 次に、図５を参照し、前述したダンパエンベロープ発生
回路３２および反射信号形成回路３３の構成について説
明する。この図において、破線より左側の部分がダンパ
エンベロープ発生回路３２を示し、右側の部分が反射信
号形成回路３３を示している。そして、これら回路３
２，３３によって、ダンパペダル５の離鍵速度に応じ
て、ダンパが弦に徐々に近づいて楽音を減衰させる状態
をシミュレートする。

【００２７】ダンパエンベロープ発生回路３２の構成 ５０はダウンカウンタであり、弦の振動の中心とダンパ
との離間距離に相当する値を出力する。すなわち、この
ダウンカウンタ５０は、インタフェース回路１０を介し
て供給されるキーオフ信号ＫＯＦＰが入力されると、該
カウンタ５０の値がリセットされる。これにより、ダン
パと弦とが最も離れた状態をシミュレートする。このダ
ウンカウンタ５０のカウント動作は、全加算器５１のキ
ャリー信号ＣＯによって開始される。

【００２８】全加算器５１、遅延回路５２およびセレク
タ５３から構成されるループ回路を巡回するデータは、
一巡する度に全加算器５１によって離鍵速度に相当する
値ＲＴが累算される。この累算値が全加算器５１の計算
可能な最大値を越えたときに、上記キャリー信号ＣＯが
出力される。ここで、離鍵速度に相当する値ＲＴは、離
鍵速度が速い程、大きい値を取る。この結果、離鍵速度
が速い程、キャリー信号ＣＯの発生周期が速くなり、ダ
ウンカウンタ５０のカウント動作もこれに従って速くな
る。このループ回路中を巡回するデータは、キーオフ信
号ＫＯＦＰがセレクタ５３の入力端ＳＡに与えられた時
点で、その値が「０」となり、リセットされる。

【００２９】５４は０検出回路である。この０検出回路
５４は、ダウンカウンタ５０が最後までカウントダウン
を行い、「０」が出力されることを検出し、０検出信号
を発生する。この０検出信号は、ＮＯＴ回路５５にて反
転され、ＡＮＤ回路５６の一方の入力端に供給される。
このＡＮＤ回路５６の他方の入力端には、上述したキャ
リー信号ＣＯが供給される。すなわち、ＡＮＤ回路５６
は、キャリー信号ＣＯをゲートすることによって、ダウ
ンカウンタ５０が「０」より先にカウントを進めること
を禁止する。

【００３０】反射信号形成回路３３の構成 ５７は減算器であり、上述したダウンカウンタ５０の出
力から、加算器３１（図３参照）の出力を減算する。こ
の減算器５７の出力は、ダンパと弦との離間距離に相当
する。５８は非線形回路である。この非線形回路５８
は、ダンパと弦との距離を示す値に応じて変換テーブル
（後述する）を参照し、ダンパからの反射信号Ｒを出力
する。

【００３１】図６は、上記変換テーブルに基づいて実現
される非線形回路５８の入出力特性を示すグラフであ
る。この図から分るように、ダンパと弦との離間距離を
表す値が入力されると、この距離と反射信号Ｒとを対応
させた変換テーブルを参照し、ダンパから弦に対して与
えられる反射信号Ｒが出力される。したがって、入力が
「０」以下の場合には出力が「０」となり、入力の増加
に伴って、反射信号Ｒも増加する。こうした特性におい
て、反射信号Ｒの変化が直線でなく、曲率を有している
のは、ダンパの素材にフェルトを用いていることによ
る。すなわち、このフェルトの圧縮が小さいところ（ダ
ンパと弦との距離が小）では反射も小さいが、一方、フ
ェルトの圧縮が大きくなると（ダンパと弦との距離が
大）、フェルト自体が剛体と見做されるため、反射量と
入力量とが比例するためである。

【００３２】このような非線形回路５８は、図６に示し
た変換テーブルを記憶したＲＯＭと制御回路とによって
構成しても良いし、上述した変換を演算によって求める
ようにしても良い。また、図６に示す特性曲線を実現す
る場合、ＲＯＭなどを利用しないで、リニア関数を実現
する演算回路の出力にＬＰＦ（ローパスフィルタ）処理
を施し、これにより同特性曲線を実現することも可能で
ある。

【００３３】Ｆ．ゲート信号発生回路１２の構成 次に、図７を参照し、ゲート信号発生回路１２（図２参
照）の構成について説明する。７０はＳＲフリップフロ
ップであり、セット端子Ｓにキーオフ信号ＫＯＦＰが供
給された場合にセットされ、リセット端子Ｒに０位相検
出信号ＰＨ０が供給された場合にリセットされる。ディ
レイ回路７１と、ＮＯＴ回路７２と、ＡＮＤ回路７３と
は、このフリップフロップ７０の出力から立ち下がりを
検出すると共に、フリップフロップ７４をセットする。
すなわち、キーオフ信号ＫＯＦＰが与えられてから、最
初に供給される０位相検出信号ＰＨ０のタイミングでフ
リップフロップ７４がセットされ、これにより、ゲート
信号Ｇが「１」となる。

【００３４】フリップフロップ７４がセットされ、次の
０位相検出信号ＰＨ０が供給されることによって、ＡＮ
Ｄ回路７５の出力が該フリップフロップ７４をリセット
する。このように、ゲート信号発生回路１２において
は、キーオフ信号ＫＯＦＰの供給に応じて、セレクタ１
３（図２参照）に１周期分の励振信号Ｗ３を切出させる
ように、ゲート信号Ｇを発生している。

【００３５】Ｇ．波形記憶回路４３の構成 次に、図８は波形記憶回路４３（図４参照）に具備され
る波形メモリの記憶形態の概念を示す図である。この図
に示すように、波形記憶回路４３に具備される波形メモ
リには、楽音発生時に用いられるアタック波形部と、発
生した楽音を維持するのに用いられるループ波形部とが
それぞれ独立に記憶されている。楽音のアタック波形
は、楽器固有の音色を決める非常に特徴的な波形である
ため、その情報量を圧縮するのが難しい。一方、これに
対して、定常部となるループ波形は、変化が少なく、同
一波形にエンベロープを付与し、これを繰り返し読み出
しするため、その情報量を圧縮することができる。

【００３６】図８においては、それらの内、アタック波
形部の記憶形態の概念を示している。すなわち、この波
形メモリでは、押鍵速度およびその押鍵された鍵域に対
応させてアタック波形部の記憶領域を分割し、これに基
づいて異なった波形が得られるようにしている。なお、
この図に示すＷＡ（Ｍ，Ｎ）は記憶領域の配列要素を表
している。このようにしてなされる記憶領域の分割は、
各押鍵速度、各音高毎にするのが理想的である。しかし
ながら、このようにすると、メモリ占有領域が増すた
め、それぞれに代表的な波形を具備させる。

【００３７】次に、図９は、上述した波形メモリの概念
に基づき、実際のメモリ上で配置された場合の具体例を
示すメモリ配置図である。すなわち、図９（ａ）は、波
形メモリ全体の構成を示すメモリマップである。同図
（ｂ）は、アタック部テーブルの内容を示すメモリマッ
プである。このメモリマップにおいて、ＩＴレンジおよ
びＫＣレンジは、図８に示す押鍵速度とキーバンク（音
高）とを幾つに分割するかを示す数値である。これらレ
ンジに続いて、分割された各領域毎の波形情報の読み出
し開始アドレスおよび読み出し終了アドレスが登録され
る。

【００３８】次いで、同図（ｃ）は、ループ部テーブル
の内容を示すメモリマップであり、その構成については
上述のアタック部のものと同等である。なお、このルー
プ部テーブルでは、アタック部波形と同様にその記憶領
域が分割されているが、それぞれのＩＴレンジおよびＫ
Ｃレンジを異ならせることにより、分割形態を異ならせ
ることもできる。次に、同図（ｄ）は、波形記憶部の内
容を示すメモリマップである。ここでは、上記アタック
部テーブルとループ部テーブルとによって指定されたア
ドレスに、各波形情報が記憶されている。なお、それぞ
れの波形情報は、各波形間の接続を容易にするために、
アタック波形では読み出し終了アドレスにおいて０位相
が補償され、また、ループ波形では読み出し開始アドレ
スと読み出し終了アドレスとの双方において０位相が補
償されているものとする。

【００３９】Ｈ．実施例の動作 次に、図１０〜図１５を参照し、上記構成による実施例
の動作について説明する。なお、この動作説明において
は、ＣＰＵ２において実行される各ルーチン毎に分けて
説明を行う。

【００４０】メインルーチンの動作 この実施例である電子ピアノに電源が投入されると、Ｃ
ＰＵ２は図１０に示すメインルーチンを起動し、該ルー
チンのステップＳａ１に処理を進める。まず、ＣＰＵ２
の処理がステップＳａ１に進むと、各種レジスタをゼロ
リセットしたり、周辺回路の初期設定となる各種変数の
初期設定が行われ、次のステップＳａ２に進む。ステッ
プＳａ２では、鍵盤１を走査して該鍵盤１の押離鍵状態
を検出し、次のステップＳａ３に進む。

【００４１】ステップＳａ３では、この検出した状態か
ら鍵イベントの有無を判断する。ここで、例えば、押鍵
等の鍵イベントが検出されると、判断結果が「ＹＥＳ」
となり、次のステップＳａ４に進む。ステップＳａ４で
は、このキーイベントを一時記憶するレジスタＫＥＶ、
キーコードＫＣを一時記憶するレジスタＫＣ、押鍵速度
を一時記憶するレジスタＩＴおよび離鍵速度を一時記憶
するレジスタＲＴに、それぞれ検出状態に対応した値を
設定する。一方、このステップＳａ３において、鍵イベ
ントが検出されない場合には、ここでの判断結果が「Ｎ
Ｏ」となり、後述するステップＳａ８に処理が進む。

【００４２】次に、ステップＳａ５に進むと、レジスタ
ＫＥＶの内容がキーオンイベントＫＯＮに対応するもの
であるか否かを判断する。ここで、該レジスタＫＥＶの
内容がキーオンイベントＫＯＮを表していると、判断結
果が「ＹＥＳ」となり、次のステップＳａ６に進み、キ
ーオン（発音）処理が行われる。一方、レジスタＫＥＶ
の内容がキーオフイベントＫＯＦＦである場合には、こ
の判断結果が「ＮＯ」となり、ステップＳａ７のキーオ
フ（消音）処理が行われる。なお、これらキーオン／キ
ーオフ処理の詳細については、後述する。そして、これ
ら発音或いは消音処理が終了すると、ステップＳａ８に
進む。

【００４３】ステップＳａ８では、ペダル５の操作状態
を検出するための走査がなされる。次いで、ステップＳ
ａ９に進むと、この検出された状態に基づき、ペダルイ
ベントの有無を判断する。ここで、ペダル５が操作され
た旨を表すペダルイベントが検出されると、判断結果が
「ＹＥＳ」となり、次のステップＳａ１０に進む。ステ
ップＳａ１０では、このペダルイベントを一時記憶する
レジスタＰＥＶ、ペダル離鍵速度を一時記憶するレジス
タＰＲにそれぞれ検出状態に対応した値を設定する。一
方、ペダルイベントが存在しない場合には、上述した判
断結果が「ＮＯ」となり、後述するステップＳａ１４に
進む。

【００４４】次に、ステップＳａ１１では、上記レジス
タＰＥＶの内容が、ペダルが操作された旨を表すペダル
オンイベントＰＯＮであるか否かを判断する。そして、
この結果、ペダルオンイベントＰＯＮであると、判断結
果が「ＹＥＳ」となり、次のステップＳａ１２に進む。
そして、ステップＳａ１２では、現在のペダル５の操作
状態、つまり、ペダルが踏まれている状態を表すよう
に、フラグＰＦを「１」にセットし、次のステップＳａ
１４に進む。一方、このステップＳａ１１における判断
結果が「ＮＯ」の場合、すなわち、レジスタＰＥＶの内
容がペダルオフイベントＰＯＦＦであると、ステップＳ
ａ１３に進み、後述するペダルオフ処理が行われる。

【００４５】次に、ステップＳａ１４に進むと、各チャ
ンネル毎の楽音合成の終了を検出し、発音が完了した空
きチャンネル等を設定する終了検出処理が実行され、こ
うした処理完了後に、前述したステップＳａ２に戻り、
電源が切断されるまでステップＳａ２〜Ｓａ１４の一連
の処理が繰り返し実行される。このように、メインルー
チンにおいては、ＣＰＵ２が各種イベントに応じた楽音
合成を指示するように動作し、この楽音合成は後述する
各種処理によって実現される。

【００４６】キーオン処理ルーチンの動作 ＣＰＵ２の処理が前述したステップＳａ６に進むと、図
１１に示すキーオン処理ルーチンが起動され、該ルーチ
ンのステップＳｂ１に進む。なお、このキーオン処理ル
ーチンでは、大別すると次の３つの処理がなされる。す
なわち、まず最初に、キーオンされた楽音に対して発音
を割り当てるべきチャンネルを決定し、次に、割り当て
られたチャンネルの状態を設定する。そして最後に、該
チャンネルに各情報を出力して発音を開始する。以下、
これについて順を追って説明する。

【００４７】まず、このキーオン処理ルーチンが起動さ
れ、ステップＳｂ１に進むと、第０チャンネルから順次
割当可能であるか否かを判断するため、チャンネル番号
を記憶するレジスタＣＨに「０」を設定し、次のステッ
プＳｂ２に進む。なお、この電子ピアノでは、発音チャ
ンネル数を１６チャンネル分具備するものとする。ステ
ップＳｂ２では、各チャンネル毎の状態が記憶されるレ
ジスタＳＴ［ＣＨ］が０、すなわち第０チャンネルが現
在空きチャンネルであるかを判断する。ここで、空きチ
ャンネルとは、発音まで待機している状態を指してい
る。

【００４８】ところで、このレジスタＳＴ［ＣＨ］と各
チャンネル状態との対応は、図１５に示すように、ＳＴ
［ＣＨ］＝「０」はチャンネル待機状態を表し、「１」
はキーオンによる発音持続状態を表し、「２」はダンパ
による発音持続状態を表し、「３」はリリース波形発音
状態を表している。

【００４９】そして、いま、例えば、対応するチャンネ
ルの状態が「０」、すなわち、空きチャンネル状態にあ
ると、上記ステップＳｂ２の判断結果が「ＹＥＳ」とな
り、後述のステップＳｂ７に進む。一方、空きチャンネ
ルでない場合には、判断結果が「ＮＯ」となり、次のス
テップＳｂ３に進む。そして、ステップＳｂ３では、次
のチャンネル状態を検索すべく、レジスタＣＨの内容を
１インクリメントし、次のステップＳｂ４に進む。ステ
ップＳｂ４では、インクリメントされたレジスタＣＨの
値が「１６」、すなわち、全発音チャンネル数分の状態
検索がなされたか否かを判断する。ここで、１６チャン
ネル分の検索がなされていない場合には、判断結果が
「ＮＯ」となり、上記ステップＳｂ２に戻り、新たなチ
ャンネルの状態が判定される。一方、全チャンネルの状
態判定が行われると、この判断結果が「ＹＥＳ」とな
り、次のステップＳｂ５に進む。

【００５０】なお、このステップＳｂ４における判断結
果が「ＹＥＳ」となった時には、全ての発音チャンネル
が何らかの形で発音中であることを示している。ここで
は、いわゆる後着優先の発音割当方式を用い、全ての発
音チャンネルが埋まっていても新たな押鍵があれば何れ
かの発音チャンネルを強制的に消音して、そこに新たな
押鍵音を割り当てる処理を行っている。

【００５１】次に、ステップＳｂ５では、エンベロープ
波形の振幅レベルが最も小さい発音チャンネル、すなわ
ち、最も減衰が進んでいるチャンネルを選択し、これを
強制的に発音停止させて「空きチャンネル」とするトラ
ンケート処理が行われる。そして、次のステップＳｂ６
に進むと、このトランケート処理によって空いた発音チ
ャンネルの番号をレジスタＣＨに設定し、次のステップ
Ｓｂ７に進む。

【００５２】上述したステップＳｂ２あるいはステップ
Ｓｂ６によって、空きチャンネルが検出された場合に
は、このステップＳｂ７が実行される。ステップＳｂ７
では、その空きチャンネルの状態を、発音持続状態とし
て表すため、レジスタＳＴ［ＣＨ］の値を「１」とす
る。次いで、ステップＳｂ８では、チャンネルに対応し
てキーコードＫＣが記憶されるレジスタＳＴＫＣ［Ｃ
Ｈ］に、発音すべきキーコードＫＣを設定し、次のステ
ップＳｂ９に進む。ステップＳｂ９では、楽音合成回路
６（以下、これを音源と略す）に対してキーコードＫ
Ｃ、押鍵速度情報ＩＴ、キーオン情報ＫＯＮＰを出力
し、このキーオン処理ルーチンを終了する。この結果、
音源はこれら情報に基づいた楽音信号Ｗ５を発生する。

【００５３】キーオフ処理ルーチンの動作 ＣＰＵ２の処理が前述したステップＳａ７（図１０参
照）に進むと、図１２に示すキーオフ処理ルーチンが起
動され、該ルーチンのステップＳｃ１に進む。このキー
オフ処理の概要は次の通りである。すなわち、この処理
では、まず最初に、キーオフされたキーコードＫＣが現
在発音中であるかが検索され、次に、ダンパペダルが操
作されているか否かが判断され、ダンパペダルが操作さ
れていない場合のキーオフに従って楽音の発生を停止す
る。

【００５４】まず、ステップＳｃ１に進むと、第０チャ
ンネルから割当可能であるかを判断するため、チャンネ
ル番号を記憶するレジスタＣＨに「０」を設定し、次の
ステップＳｃ２に進む。ステップＳｃ２では、対応する
チャンネルで現在発音されているキーコードＫＣが今回
キーオフされたキーコードＫＣと同一であるかが判断さ
れる。ここで、発音されているキーコードとキーオフさ
れたキーコードとが同一であると、判断結果が「ＹＥ
Ｓ」となり、後述するステップＳｃ５に進む。

【００５５】一方、この判断結果が「ＮＯ」の場合に
は、ステップＳｃ３に進む。ステップＳｃ３では、次の
発音チャンネルにおけるキーコードを検索すべく、レジ
スタＣＨの値を１インクリメントし、続いて、ステップ
Ｓｃ４では、このインクリメントされたレジスタＣＨの
値が「１６」であるか否かを判断する。そして、レジス
タＣＨの値が「１６」である場合には、対応する楽音が
もう発音されていないことに相当する。これは、例え
ば、押鍵が持続されて発音が完全に減衰してしまった状
態や、トランケート処理により押鍵中にもかかわらず発
音が強制終了させられた場合などに相当するものであ
り、こうした場合には、何もせずにこのキーオフ処理を
終了する。これに対し、レジスタ値が「１６」でない場
合には、判断結果が「ＮＯ」となり、上述のステップＳ
ｃ２に戻り、全チャンネル分の検索を繰返す。

【００５６】上述したステップＳｃ２において、キーオ
フに対応するキーコードＫＣが検索された場合には、ス
テップＳｃ５に進む。ステップＳｃ５では、前述したフ
ラグＰＦが「０」か否か、すなわち、ダンパペダルが踏
み込まれているか否かを判断する。このフラグＰＦが
「１」である場合、すなわちダンパペダルが踏み込まれ
ている状態では、この判断結果が「ＮＯ」となり、ステ
ップＳｃ６に進む。ステップＳｃ６では、前述した各チ
ャンネル毎の状態が記憶されるレジスタＳＴ［ＣＨ］に
「２」を設定する。ここで、「２」が設定されると、ダ
ンパペダルによって発音が持続されている状態を表す
（図１５参照）。そして、このような状態設定がなされ
た後にこのキーオフ処理ルーチンが終了する。

【００５７】一方、フラグＰＦが「０」の場合、すなわ
ちダンパペダルが踏み込まれていない状態にあっては、
ステップＳｃ５の判断結果が「ＹＥＳ」となり、ステッ
プＳｃ７に進む。ステップＳｃ７では、レジスタＳＴ
［ＣＨ］に「３」をセットし、リリース波形発音状態に
設定する。次いで、ステップＳｃ８に進むと、音源の対
応するチャンネルに対し、離鍵速度情報ＲＴ、キーオフ
情報ＫＯＦＰを出力する。そして、このような状態設定
がなされた後にこのキーオフ処理ルーチンが終了し、Ｃ
ＰＵ２の処理がメインルーチンに復帰する。

【００５８】ペダルオフ処理ルーチンの動作 ＣＰＵ２の処理が前述したステップＳａ１３（図１０参
照）に進むと、図１３に示すペダルオフ処理ルーチンが
起動され、該ルーチンのステップＳｄ１に進む。このペ
ダルオフ処理ルーチンでは、現在発音中の全ての発音チ
ャンネルのうち、押鍵されていないものを、ダンパペダ
ルの離鍵速度に応じてダンプさせる。

【００５９】まず、ステップＳｄ１では、ダンパペダル
の操作状態を示すフラグＰＦに、離鍵状態、すなわち、
踏まれていない状態を表す「０」を設定し、次のステッ
プＳｄ２に進む。ステップＳｄ２では、前述と同様に、
全チャンネル状態を検索するため、レジスタＣＨの値を
「０」に設定する。次いで、ステップＳｄ３に進むと、
対応するチャンネルの状態を表すレジスタＳＴ［ＣＨ］
の値が「２」、すなわち、ダンパペダルによる発音持続
状態となっているか否を判断する。ここで、対応するチ
ャンネルが発音持続状態にあると、判断結果が「ＹＥ
Ｓ」になり、次のステップＳｄ４に進み、一方、判断結
果が「ＮＯ」の場合には、後述するステップＳｄ６へ進
む。

【００６０】ステップＳｄ４では、チャンネルの状態を
表す配列ＳＴ［ＣＨ］の値を「３」に設定し、リリース
波形発音状態とする。次に、ステップＳｄ５に進むと、
音源の対応するチャンネルＣＨに対し、キーコードＳＴ
ＫＣ［ＣＨ］、ペダル離鍵速度情報ＰＲおよびキーオフ
情報ＫＯＦＰを出力する。次いで、ステップＳｄ６に進
むと、次のチャンネルを検索すべく、レジスタＣＨの値
を１インクリメントし、続いて、ステップＳｄ７では、
このインクリメントされたレジスタＣＨの値が「１６」
であるか否かを判断する。そして、レジスタＣＨの値が
「１６」である場合には、このペダルオフ処理を終了す
る。一方、レジスタＣＨの値が「１６」でない場合に
は、判断結果が「ＮＯ」となり、上述のステップＳｄ３
に戻り、上述した動作を全チャンネル分繰返す。

【００６１】終了検出処理ルーチンの動作 ＣＰＵ２の処理が前述したステップＳａ１４（図１０参
照）に進むと、図１４に示す終了検出処理ルーチンが起
動され、該ルーチンのステップＳｅ１に進む。この終了
検出処理ルーチンにおいては、押鍵中におけるエンベロ
ープ信号ＥＮＶに基づき、対応するチャンネルのエンベ
ロープ波形が減衰した時点で、当該チャンネルを空きチ
ャンネルと見做すための処理がなされる。

【００６２】まず、ステップＳｅ１に進むと、全てのチ
ャンネルを検索するために、レジスタＣＨの値を「０」
に設定する。次いで、ステップＳｅ２に進むと、各チャ
ンネル毎の状態を表すレジスタＳＴ［ＣＨ］が「０」、
すなわち、空きチャンネルであるか否かを判断する。こ
こで、空きチャンネルでない場合には、判断結果が「Ｎ
Ｏ」となり、次のステップＳｅ３に進み、一方、空きチ
ャンネルである場合には、当該チャンネルが発音待機状
態にあるから、後述するステップＳｅ６に進む。

【００６３】ステップＳｅ３では、対応するチャンネル
のエンベロープ信号ＥＮＶを音源側から読み出す。この
エンベロープ信号ＥＮＶは、例えば、０〜５１１までの
連続的な値を取る数値であり、ＥＮＶ＝０が振幅レベル
「０」に相当する。次いで、ステップＳｅ４に進むと、
このエンベロープ信号ＥＮＶの値が「０」であるか否か
を判断する。そして、例えば、エンベロープ波形の振幅
が「０」であると、この判断結果が「ＹＥＳ」となり、
次のステップＳｅ５に進む。一方、エンベロープ波形の
振幅が「０」でない場合には、ここでの判断結果は「Ｎ
Ｏ」となり、後述のステップＳｅ６に進む。

【００６４】ステップＳｅ５では、レジスタＳＴ［Ｃ
Ｈ］の値を「０」に設定して発音待機状態であることを
示し、さらに、キーコードＫＣを記憶するレジスタＳＴ
ＫＣに「０」を設定する。これにより、該チャンネル
は、いづれのキーコードも割り当てられていないことに
なる。そして、ステップＳｅ６では、レジスタＣＨの値
を１インクリメントする。続いて、ステップＳｅ７で
は、このインクリメントされたレジスタＣＨの値が「１
６」であるか否かを判断する。そして、レジスタＣＨの
値が「１６」である場合には、この終了検出処理を終了
する。一方、レジスタＣＨの値が「１６」でない場合に
は、判断結果が「ＮＯ」となり、ステップＳｅ２に戻
り、上述した動作を全チャンネル分繰返し、この後メイ
ンルーチンに復帰する。

【００６５】このように、この実施例にあっては、ダン
パペダルの離鍵速度に応じてリリース波形を制御してダ
ンピング効果を実現するので、実際の自然楽器と同様
に、楽音発生から減衰に至るまでの全ての動作がシミュ
レートされることになる。

【００６６】

【発明の効果】以上説明したようにこの発明によれば、
抑制信号発生手段によって、閉ループ手段を循環する信
号に基づいて抑制信号が発生されると共に、発生された
抑制信号が、閉ループ手段を循環する信号を抑制させる
信号として閉ループ手段に入力される。これにより、例
えば本願実施例のように、弦の振動の中心とダンパとの
離間距離に相当する制御信号（ダンパエンベロープ）を
発生するとともに、この制御信号と閉ループ手段を循環
する信号とを合成し、これを抑制信号として閉ループ手
段に入力することで、抑制信号を、振動する弦（閉ルー
プ手段を循環する信号）とダンパとの実際の離間距離に
対応した信号とすることが可能となり、このように本願
発明によれば発音体の状態（弦振動）を加味した抑制信
号の発生ができ、楽音減衰のシミュレートをより忠実に
行うことが可能となる。

【図面の簡単な説明】

【図１】 この発明による一実施例の全体構成を示すブ
ロック図。

【図２】 同実施例における楽音合成回路６の構成を示
すブロック図。

【図３】 同実施例における第１楽音形成部１１の構成
を示すブロック図。

【図４】 同実施例における第２楽音形成部１４の構成
を示すブロック図。

【図５】 同実施例におけるダンパエンベロープ発生回
路３２および反射信号形成回路３３の構成を示すブロッ
ク図。

【図６】 同実施例における非線形回路５８の入出力特
性を示す図。

【図７】 同実施例におけるゲート信号発生回路１２の
構成を示すブロック図。

【図８】 同実施例における波形メモリの記憶形態を説
明するための図。

【図９】 同実施例における波形メモリのメモリマップ
を示す図。

【図１０】 同実施例におけるメインルーチンの動作を
示すフローチャート。

【図１１】 同実施例におけるキーオン処理ルーチンの
動作を示すフローチャート。

【図１２】 同実施例におけるキーオフ処理ルーチンの
動作を示すフローチャート。

【図１３】 同実施例におけるペダルオフ処理ルーチン
の動作を示すフローチャート。

【図１４】 同実施例における終了検出処理ルーチンの
動作を示すフローチャート。

【図１５】 同実施例におけるレジスタＳＴとチャンネ
ル状態との対応を説明するための図。

【符号の説明】

１１…第１楽音形成部、１２…ゲート信号発生回路、１
３…セレクタ、１４…第２楽音形成部、１５…ミクサ、
１６…混合比制御回路。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 演奏情報に対応した励振信号を発生する
   励振手段と、 少なくとも前記励振信号を所定時間遅延させる遅延手段
   を閉ループ接続してなる閉ループ手段と、 前記閉ループ手段を循環する信号に基づき抑制信号を発
   生し、この抑制信号を前記閉ループ手段に入力する抑制
   信号発生手段 とを具備することを特徴とする電子楽器。
2. 【請求項２】 前記閉ループ手段から抽出された信号と
   前記励振信号とを所定の割合で混合して楽音波形を形成
   する合成手段を具備することを特徴とする請求項１記載
   の電子楽器。
3. 【請求項３】 前記抑制信号の特性を指示する指示手段
   を具備し、 前記抑制信号発生手段が、前記閉ループ手段を循環する
   信号に基づき、かつ前記指示手段によって指示された抑
   制信号の特性に応じて、前記抑制信号を発生し、該抑制
   信号を前記閉ループ手段に入力することを特徴とする請
   求項１記載の電子楽器。