JP2715724B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2715724B2 JP2715724B2 JP3214925A JP21492591A JP2715724B2 JP 2715724 B2 JP2715724 B2 JP 2715724B2 JP 3214925 A JP3214925 A JP 3214925A JP 21492591 A JP21492591 A JP 21492591A JP 2715724 B2 JP2715724 B2 JP 2715724B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- electrode
- resistance
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特にディジタル回路を含む半導体集積回路に関する。
特にディジタル回路を含む半導体集積回路に関する。
【０００２】
【従来の技術】従来の半導体集積回路は、図６（Ａ）に
示すように、ディジタル回路を含む回路部１と、インダ
クタンスＬを有するパッケージのリードを介して外部の
電源Ｖ０が供給される電源端子間に接続された雑音吸収
用のコンデンサＣとを有して構成されていた。
示すように、ディジタル回路を含む回路部１と、インダ
クタンスＬを有するパッケージのリードを介して外部の
電源Ｖ０が供給される電源端子間に接続された雑音吸収
用のコンデンサＣとを有して構成されていた。
【０００３】次に、従来の半導体集積回路の動作につい
て説明する。
て説明する。
【０００４】回路部１がディジタル回路を含む場合、図
７（Ａ）に示すようなスパイク状の電流Ｉが流れる。こ
の電流Ｉは、非常に鋭く、したがって、数百ＭＨｚ〜数
ＧＨｚにおよぶ極めて高い周波数成分からなるので、リ
ードのインダクタンスＬのインピーダンスが高くなる。
そのため、スパイク状の電流Ｉの大部分は雑音吸収用の
コンデンサＣを流れることになる。
７（Ａ）に示すようなスパイク状の電流Ｉが流れる。こ
の電流Ｉは、非常に鋭く、したがって、数百ＭＨｚ〜数
ＧＨｚにおよぶ極めて高い周波数成分からなるので、リ
ードのインダクタンスＬのインピーダンスが高くなる。
そのため、スパイク状の電流Ｉの大部分は雑音吸収用の
コンデンサＣを流れることになる。
【０００５】図６（Ｂ）は、図６（Ａ）に示す回路の等
価回路である。
価回路である。
【０００６】図６（Ｂ）において、抵抗ｒ１はコンデン
サＣの内部抵抗を、抵抗ｒ２は回路部１の等価抵抗を、
電流源Ｉは雑音電流をそれぞれ示している。このとき、
次式の条件が成り立てば、ＬＣの共振により、半導体チ
ップ上の電源電位ＶＳは図７（Ｂ）に示すような振動を
発生する。
サＣの内部抵抗を、抵抗ｒ２は回路部１の等価抵抗を、
電流源Ｉは雑音電流をそれぞれ示している。このとき、
次式の条件が成り立てば、ＬＣの共振により、半導体チ
ップ上の電源電位ＶＳは図７（Ｂ）に示すような振動を
発生する。
【０００７】
【０００８】この振動周波数ｆ０は次式で与えられる。
【０００９】
【００１０】
【発明が解決しようとする課題】上述した従来の半導体
集積回路は、雑音吸収用のコンデンサとリードのインダ
クタンスとがＬＣ共振回路を形成しているので、ＬＣ共
振周波数が回路の動作周波数の整数倍になっている場合
には、雑音電流による電源電位の振動が増大するため回
路の誤動作を発生するという欠点を有している。
集積回路は、雑音吸収用のコンデンサとリードのインダ
クタンスとがＬＣ共振回路を形成しているので、ＬＣ共
振周波数が回路の動作周波数の整数倍になっている場合
には、雑音電流による電源電位の振動が増大するため回
路の誤動作を発生するという欠点を有している。
【００１１】
【課題を解決するための手段】本発明の半導体集積回路
は、半導体チップ上の電源端子間に接続され電源雑音を
吸収する容量Ｃであるコンデンサと、前記コンデンサに
直列に接続されパッケージのリードのインダクタンスＬ
と前記容量Ｃとの共振により発生する電源電位変動の制
動用の次式の関係を満足する抵抗値Ｒの抵抗とを備える
半導体集積回路において、 前記コンデンサが、ＭＯＳトランジスタのゲート電極を
このコンデンサの第一の電極としソース電極とドレイン
電極とを短絡してこのコンデンサの第二の電極とするこ
とにより形成され、前記抵抗が、前記ゲート電極の材料
の抵抗で形成される分布常数型の抵抗回路であることを
特徴とするものである。
は、半導体チップ上の電源端子間に接続され電源雑音を
吸収する容量Ｃであるコンデンサと、前記コンデンサに
直列に接続されパッケージのリードのインダクタンスＬ
と前記容量Ｃとの共振により発生する電源電位変動の制
動用の次式の関係を満足する抵抗値Ｒの抵抗とを備える
半導体集積回路において、 前記コンデンサが、ＭＯＳトランジスタのゲート電極を
このコンデンサの第一の電極としソース電極とドレイン
電極とを短絡してこのコンデンサの第二の電極とするこ
とにより形成され、前記抵抗が、前記ゲート電極の材料
の抵抗で形成される分布常数型の抵抗回路であることを
特徴とするものである。
【００１２】
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１４】図１は本発明の半導体集積回路の関連技術
を含む集積回路の一例を示す回路図である。
を含む集積回路の一例を示す回路図である。
【００１５】本集積回路は、図１に示すように、ディジ
タル回路を含む回路部１と、インダクタンスＬを有する
パッケージのリードを介して外部の電源Ｖ０が供給され
る電源端子間に接続された雑音吸収用のコンデンサＣ
と、コンデンサＣ１に直列に接続された制動用の抵抗Ｒ
とを備えて構成されている。
タル回路を含む回路部１と、インダクタンスＬを有する
パッケージのリードを介して外部の電源Ｖ０が供給され
る電源端子間に接続された雑音吸収用のコンデンサＣ
と、コンデンサＣ１に直列に接続された制動用の抵抗Ｒ
とを備えて構成されている。
【００１６】次に、本集積回路の動作について説明す
る。
る。
【００１７】図１に示すように、インダクタンスＬと抵
抗ＲとコンデンサＣとで構成されるＬＲＣ共振回路に流
れる電流をｉとすると、次式が成り立つ。
抗ＲとコンデンサＣとで構成されるＬＲＣ共振回路に流
れる電流をｉとすると、次式が成り立つ。
【００１８】
【００１９】上式の一般解は次式で表される。
【００２０】
【００２１】一周期Ｔでの振幅の減衰率をｄとすると、
（１）式よりｄが次式のように求められる。
（１）式よりｄが次式のように求められる。
【００２２】
【００２３】上式をＲについて解けば、次のように
（２）式が得られる。
（２）式が得られる。
【００２４】
【００２５】（２）式において、０＜ｄ＜１であるなら
ば、次式の関係から、Ｒを大きくするほど振動は速く減
衰することになる。
ば、次式の関係から、Ｒを大きくするほど振動は速く減
衰することになる。
【００２６】
【００２７】しかし、実際には、Ｒの値を大きくしすぎ
ると、すなわち、ｄを小さくしすぎると雑音の吸収性能
が劣化するので、ｄを無闇に小さくしない方がよい。ま
た、逆にｄが１に近いと振動の減衰が悪くなる。したが
って、振幅の減衰率ｄおよび抵抗Ｒには最適な範囲が存
在し、次式で示される。
ると、すなわち、ｄを小さくしすぎると雑音の吸収性能
が劣化するので、ｄを無闇に小さくしない方がよい。ま
た、逆にｄが１に近いと振動の減衰が悪くなる。したが
って、振幅の減衰率ｄおよび抵抗Ｒには最適な範囲が存
在し、次式で示される。
【００２８】
【００２９】図２（Ｂ），（Ｃ）は、図２（Ａ）に示す
回路部１に流れる電流Ｉの電流波形に対する振幅の減衰
率ｄがそれぞれ１／２および１／４の場合の電源電位Ｖ
Ｓの変動の例を示す図である。
回路部１に流れる電流Ｉの電流波形に対する振幅の減衰
率ｄがそれぞれ１／２および１／４の場合の電源電位Ｖ
Ｓの変動の例を示す図である。
【００３０】次に、本発明の実施例について説明する。
【００３１】図３（Ａ）は、本発明の実施例を示す回路
図である。
図である。
【００３２】前述の関連技術の集積回路に対する本実施
例の相違点は、制動用の抵抗ＲＤおよび雑音吸収用のコ
ンデンサＣのそれぞれが分布常数回路により構成されて
いることである。
例の相違点は、制動用の抵抗ＲＤおよび雑音吸収用のコ
ンデンサＣのそれぞれが分布常数回路により構成されて
いることである。
【００３３】抵抗ＲＤおよびコンデンサＣは、図３
（Ｂ）に示す等価回路のように近似できる。ここで、抵
抗ＲＤの値を次式の値とした場合に、前述の第一の実施
例とほぼ同等の応答が得られる。
（Ｂ）に示す等価回路のように近似できる。ここで、抵
抗ＲＤの値を次式の値とした場合に、前述の第一の実施
例とほぼ同等の応答が得られる。
【００３４】ＲＤ＝３Ｒ 次に、抵抗ＲＤおよびコンデンサＣをＭＯＳトランジス
タで構成したコンデンサにより実現する方法について説
明する。
タで構成したコンデンサにより実現する方法について説
明する。
【００３５】図４は、ＭＯＳトランジスタで構成したコ
ンデンサの一例を示す平面図である。図４において、ゲ
ート電極Ｇを第一の電極とし、ソース電極Ｓとドレイン
電極Ｄとを短絡して第二の電極としてコンデンサを形成
する。これらの電気的接続はそれぞれゲートコンタクト
１１，ソースコンタクト１２，ドレインコンタクト１３
を介して行なわれる。
ンデンサの一例を示す平面図である。図４において、ゲ
ート電極Ｇを第一の電極とし、ソース電極Ｓとドレイン
電極Ｄとを短絡して第二の電極としてコンデンサを形成
する。これらの電気的接続はそれぞれゲートコンタクト
１１，ソースコンタクト１２，ドレインコンタクト１３
を介して行なわれる。
【００３６】図５（Ａ）〜（Ｃ）は、ＭＯＳトランジス
タで構成したコンデンサの等価回路を示す図である。
タで構成したコンデンサの等価回路を示す図である。
【００３７】図５（Ａ）は、ゲート長Ｌおよびゲート幅
Ｗが小さい場合の等価回路である。ゲート長Ｌを大きく
すると、ソースドレイン電極間のチャネルの抵抗が増大
し、その等価回路は図５（Ｂ）のようになる。また、ゲ
ート幅Ｗを大きくすると、図４に示すゲート電極Ｇの材
料の抵抗により、ゲートコンタクト１１から離れるほど
抵抗が増大する。この場合の等価回路は図５（Ｃ）のよ
うになる。
Ｗが小さい場合の等価回路である。ゲート長Ｌを大きく
すると、ソースドレイン電極間のチャネルの抵抗が増大
し、その等価回路は図５（Ｂ）のようになる。また、ゲ
ート幅Ｗを大きくすると、図４に示すゲート電極Ｇの材
料の抵抗により、ゲートコンタクト１１から離れるほど
抵抗が増大する。この場合の等価回路は図５（Ｃ）のよ
うになる。
【００３８】以上述べたように、本実施例では、制動用
の抵抗の付加はゲート長Ｌまたはゲート幅Ｗを大きくす
るだけでよく、したがって、チップ面積を有効に使うこ
とができるという利点がある。
の抵抗の付加はゲート長Ｌまたはゲート幅Ｗを大きくす
るだけでよく、したがって、チップ面積を有効に使うこ
とができるという利点がある。
【００３９】
【発明の効果】以上説明したように、本発明の半導体集
積回路は、ＭＯＳトランジスタのゲート電極を雑音吸収
用のコンデンサの第一の電極としソース電極とドレイン
電極とを短絡してこのコンデンサの第二の電極とするこ
とにより形成し、上記ゲート電極の材料の抵抗で形成さ
れる分布常数型の抵抗回路とした制動用の抵抗を備える
ことにより、リードのインダクタンスとコンデンサとに
よる共振を抑圧して、電源電位変動による回路の誤動作
を防止することに加えて、チップ面積を有効に使うこと
ができるという効果を有している。
積回路は、ＭＯＳトランジスタのゲート電極を雑音吸収
用のコンデンサの第一の電極としソース電極とドレイン
電極とを短絡してこのコンデンサの第二の電極とするこ
とにより形成し、上記ゲート電極の材料の抵抗で形成さ
れる分布常数型の抵抗回路とした制動用の抵抗を備える
ことにより、リードのインダクタンスとコンデンサとに
よる共振を抑圧して、電源電位変動による回路の誤動作
を防止することに加えて、チップ面積を有効に使うこと
ができるという効果を有している。
【図１】本発明の半導体集積回路の関連技術を含む集積
回路の一例を示す回路図である。
回路の一例を示す回路図である。
【図２】本集積回路における動作の一例を示す波形図で
ある。
ある。
【図３】本発明の半導体集積回路の第一の実施例を示す
回路図およびその等価回路である。
回路図およびその等価回路である。
【図４】ＭＯＳトランジスタで構成したコンデンサの一
例を示す平面図である。
例を示す平面図である。
【図５】ＭＯＳトランジスタで構成したコンデンサの等
価回路を示す図である。
価回路を示す図である。
【図６】従来の半導体集積回路の一例を示す回路図およ
びその等価回路である。
びその等価回路である。
【図７】従来の半導体集積回路における動作の一例を示
す波形図である。
す波形図である。
１ 回路部１１ ゲートコンタクト １２ ソースコンタクト １３ ドレインコンタクト Ｃ コンデンサ Ｇ ゲート電極 Ｌ インダクタンス Ｒ，ＲＤ 抵抗 Ｖ０ 電源
Claims (2)
- 【請求項１】 半導体チップ上の電源端子間に接続され
電源雑音を吸収する容量Ｃであるコンデンサと、前記コ
ンデンサに直列に接続されパッケージのリードのインダ
クタンスＬと前記容量Ｃとの共振により発生する電源電
位変動の制動用の次式の関係を満足する抵抗値Ｒの抵抗
とを備える半導体集積回路において、 前記コンデンサが、ＭＯＳトランジスタのゲート電極を
このコンデンサの第一の電極としソース電極とドレイン
電極とを短絡してこのコンデンサの第二の電極とするこ
とにより形成され、 前記抵抗が、前記ゲート電極の材料の抵抗で形成される
分布常数型の抵抗回路である ことを特徴とする半導体集
積回路。 - 【請求項２】 半導体チップ上の電源端子間に接続され
電源雑音を吸収する容量Ｃであるコンデンサと、前記コ
ンデンサに直列に接続されパッケージのリードのインダ
クタンスＬと前記容量Ｃとの共振により発生する電源電
位変動の制動用の次式の関係を満足する抵抗値Ｒの抵抗
とを備える半導体集積回路において、 前記コンデンサが、ＭＯＳトランジスタのゲート電極を
このコンデンサの第一の電極としソース電極とドレイン
電極とを短絡してこのコンデンサの第二の電極とするこ
とにより形成され、 前記抵抗が、前記ゲート電極のチャネルの抵抗で形成さ
れる分布常数型の抵抗回路である ことを特徴とする半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214925A JP2715724B2 (ja) | 1991-08-27 | 1991-08-27 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214925A JP2715724B2 (ja) | 1991-08-27 | 1991-08-27 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555461A JPH0555461A (ja) | 1993-03-05 |
| JP2715724B2 true JP2715724B2 (ja) | 1998-02-18 |
Family
ID=16663852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3214925A Expired - Lifetime JP2715724B2 (ja) | 1991-08-27 | 1991-08-27 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715724B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3328542B2 (ja) | 1997-03-19 | 2002-09-24 | 富士通株式会社 | 高周波半導体集積回路装置 |
| JP3309898B2 (ja) * | 1997-06-17 | 2002-07-29 | 日本電気株式会社 | 電源回路 |
| JP5153856B2 (ja) * | 2010-11-22 | 2013-02-27 | 株式会社日立製作所 | 半導体装置 |
| JP5724934B2 (ja) * | 2011-07-05 | 2015-05-27 | 株式会社デンソー | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3184251B2 (ja) * | 1991-07-25 | 2001-07-09 | 株式会社日立製作所 | 半導体装置 |
-
1991
- 1991-08-27 JP JP3214925A patent/JP2715724B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555461A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Meyer et al. | A 4-terminal wide-band monolithic amplifier | |
| JPH0548005B2 (ja) | ||
| JPH0334659B2 (ja) | ||
| JP3584693B2 (ja) | 半導体集積回路 | |
| JP2715724B2 (ja) | 半導体集積回路 | |
| EP0439230A2 (en) | Active bypass for inhibiting high-frequency supply voltage variations in integrated circuits | |
| US7081799B2 (en) | Bipolar transistor, oscillation circuit, and voltage controlled oscillator | |
| US7113050B1 (en) | Integrated circuit with oscillator and electrostatic discharge protection | |
| JPS5877251A (ja) | Ｉｃパツケ−ジ | |
| JPS6225907Y2 (ja) | ||
| JPS6034051A (ja) | 半導体集積回路 | |
| JPS5950224B2 (ja) | 半導体装置 | |
| JPH06309050A (ja) | 半導体装置 | |
| JPH0758786B2 (ja) | 半導体装置 | |
| JP2550902B2 (ja) | 半導体集積回路装置 | |
| JPS5912804Y2 (ja) | Ｍｏｓｔを用いたプツシユプル型出力バツフア回路 | |
| SU1583971A2 (ru) | Устройство дл магнитной записи | |
| JP2693018B2 (ja) | 混成集積回路装置 | |
| JP2001111361A (ja) | エミッタフォロワ回路 | |
| JPS6081868A (ja) | 半導体装置 | |
| KR830001455B1 (ko) | 발진기에 사용하는 피이드 백(feed back) 회로 | |
| JPH05283656A (ja) | 半導体装置 | |
| JPH02306649A (ja) | 半導体集積回路装置 | |
| JPS6218748A (ja) | 半導体集積回路装置 | |
| JPH0227567Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |