JP2710528B2 - 低雑音微細周波数ステップシンセサイザ - Google Patents

低雑音微細周波数ステップシンセサイザ

Info

Publication number
JP2710528B2
JP2710528B2 JP4320494A JP32049492A JP2710528B2 JP 2710528 B2 JP2710528 B2 JP 2710528B2 JP 4320494 A JP4320494 A JP 4320494A JP 32049492 A JP32049492 A JP 32049492A JP 2710528 B2 JP2710528 B2 JP 2710528B2
Authority
JP
Japan
Prior art keywords
signal
frequency
phase
frequency signal
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4320494A
Other languages
English (en)
Other versions
JPH05284022A (ja
Inventor
スティーブ・エス・ヤング
ケイス・ピー・アーノルド
Original Assignee
エイチイー・ホールディングス・インコーポレーテッド・ディービーエー・ヒューズ・エレクトロニクス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エイチイー・ホールディングス・インコーポレーテッド・ディービーエー・ヒューズ・エレクトロニクス filed Critical エイチイー・ホールディングス・インコーポレーテッド・ディービーエー・ヒューズ・エレクトロニクス
Publication of JPH05284022A publication Critical patent/JPH05284022A/ja
Application granted granted Critical
Publication of JP2710528B2 publication Critical patent/JP2710528B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Liquid Crystal Substances (AREA)
  • Electrotherapy Devices (AREA)
  • General Induction Heating (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に周波数シンセサ
イザに関し、特に低雑音の微細周波数ステップシンセサ
イザに関する。
【０００２】
【従来の技術】従来のシステムにおいて、周波数シンセ
サイザによって供給された位相固定された合成周波数
は、高い位相雑音を有する多くの微細なステップまたは
非常に制限された同調ステップの大きさを有する低い位
相雑音のいずれかを有する。通常の技術では、同時に多
くの微細なステップを有する低い位相雑音および合成周
波数の両者を与えない。さらに具体的に説明すると、以
下に示す米国特許明細書では、同時に多くの微細なステ
ップを有する低い位相雑音および合成周波数の両者を与
えることができない通常のシンセサイザが開示されてい
る。
【０００３】上記参照される従来技術の特許明細書は、
Helffrick 氏の米国特許4,940,950号明細書、Gilmore
氏の米国特許4,965,533 号明細書、Motegi氏他の米国特
許4,912,433 号明細書、Riley,Jr. 氏の米国特許4,388,
929 号明細書、Bickley 氏他の米国特許4,388,597 号明
細書、およびGalani氏他の米国特許4,912,432 号明細書
である。これらの参照文献の中においてBickley 氏他の
特許明細書およびGalani氏他の特許明細書では複数の位
相固定ループシンセサイザが開示され、それは本発明に
関連する。
【０００４】
【発明が解決しようとする課題】Bickley 氏他の特許明
細書では、合成を行うために３つの位相固定ループが用
いられている。シンセサイザは混合器および位相検出器
を具備する第１の位相固定ループを含む。プログラム可
能な除算器を有する第２の位相固定ループは予め定めら
れたステップで基準周波数を混合器に供給し、一方第３
の位相固定ループは予め定められたステップで基準周波
数を位相検出器に供給し、そのステップは第２の位相固
定ループによって与えられたステップと異なる。さら
に、好ましい実施例において、第４の位相固定ループは
第３の位相固定ループにおける動作周波数を減少するた
めに基準信号を混合器に供給し、第４の位相固定ループ
の出力はシンセサイザの範囲を拡張するために第１の位
相固定ループからの出力と混合される。
【０００５】Galani氏他の特許明細書では、複数の比較
的近接した間隔の周波数の選択された１つを有し、比較
的速い周波数スイッチング時間を有する信号を生成する
ように構成された間接デジタル周波数シンセサイザが開
示されている。多重帰還ループには基準信号周波数が供
給され、その周波数はシンセサイザによってもたらされ
る所望の周波数分離よりも大きい。各帰還ループの帯域
幅は、各ループに供給される基準周波数よりも小さく、
基準周波数よりも小さい周波数分離の達成により各帰還
ループは増加された帯域幅を有することが可能であるの
で、周波数スイッチング時間が減少し、雑音抑制が増加
される。本発明は、低い位相雑音を達成し、多くの微細
なステップを有する合成された周波数を供給する周波数
シンセサイザおよび合成出力周波信号を生成する方法を
提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の周波数シンセサ
イザは、微細周波数ステップ同調を有する低位相雑音周
波数シンセサイザである。シンセサイザの構造はユニー
クであり、２つの位相固定ループ回路を使用して、半整
数デジタル周波数除算、ＶＣＯ周波数オフセット、およ
び局部発振器高調波混合を行う。第１のループは必要な
周波数ステップを発生し、一方第２のループにおいて、
周波数ステップの大きさおよび位相雑音の両者を減少す
るために、信号は予め定められた一定の数で除算され
る。例えばＬ帯域における第２のループの出力は２で除
算され、そして、第１のループの低位相雑音周波数に固
定されるオフセット周波数を発生するために、基準周波
数の第３の高調波と混合される。本発明の周波数シンセ
サイザによって提供される低い位相雑音および微細ステ
ップ同調は、ドップラレーダおよび通信受信機に対して
大きな改良をもたらす。
【０００７】さらに具体的に説明すると、本発明は基準
周波信号を供給する基準周波数発振器を具備する周波数
シンセサイザである。第１の位相固定ループは、複数の
所望の周波数の選択可能な１つにおける第１の合成信号
を発生するために、基準周波数発振器に結合される。各
所望の周波数は、実質上均一の周波数ステップの大きさ
だけ隣接の周波数と異なる。第２の位相固定ループは、
シンセサイザからの出力信号を発生するために、基準周
波数発振器および第１の位相固定ループに結合される。
第２の位相固定ループは、第２の複数の所望の周波数の
選択可能な１つにおける第２の合成信号を発生する第２
の発振器を具備する。第１の除算器は、第２の合成信号
を第１の予め定められた一定の数で除算するために第２
の発振器に結合され、分割された第２の合成信号を生成
する。混合器は、分割された第２の合成信号と基準周波
信号の予め定められた高調波を混合するために、基準周
波数発振器および第１の除算器に結合され、オフセット
周波信号を生成する。第２の除算器は、第１の合成信号
を第２の予め定められた一定の数で除算するために、第
１の位相固定ループに結合され、減少した周波数ステッ
プの大きさおよび位相雑音を有する分割された第２の合
成信号を生成する。位相検出器は、オフセット周波信号
を分割された第２の合成信号に固定するために、第２の
除算器および混合器に結合される。
【０００８】合成出力周波信号を生成する本発明の１つ
の方法は次の段階を含む。（１）基準周波信号を供給
し、（２）実質上均一の周波数ステップの大きさだけ隣
接の周波数とそれぞれ異なる複数の所望の周波数の選択
可能な１つにおいて第１の合成信号を発生し、（３）第
２の複数の所望の周波数の選択可能な１つにおいて合成
周波数出力信号を構成する第２の合成信号を発生し、
（４）第２の合成信号を第１の予め定められた一定の数
で除算し、分割された第２の合成信号を生成し、（５）
オフセット周波信号を生成するために分割された第２の
合成信号と基準周波信号の予め定められた高調波を混合
し、（６）第１の合成信号を第２の予め定められた一定
の数で除算し、減少した周波数ステップの大きさおよび
位相雑音を有する分割された第２の合成信号を生成し、
（７）オフセット周波信号を分割された第２の合成信号
に位相固定して合成出力周波信号を生成する。
【０００９】
【実施例】図１は本発明の原理にしたがった低雑音微細
周波数ステップシンセサイザ10の好ましい実施例を示す
ブロック形態の概略図である。本発明の方法もまた図を
参照して容易に理解される。シンセサイザ10は１次基準
周波信号51を供給する低位相雑音ＶＨＦ基準発振器11
と、基準発振器11に結合され、低い位相雑音および微細
なステップの合成されたＬ帯域周波数を得るように構成
されている、第１および第２の位相固定ループ12,13 と
から構成されている。
【００１０】ＶＨＦ基準発振器11の特性は、シンセサイ
ザ10からの出力信号の位相雑音が基準発振器11に依存し
導出されるので重要である。ＶＨＦ基準発振器11によっ
て供給される出力周波数は、非常に低いＡＭおよび位相
雑音を有する良好な短期間の周波数安定性を必要とす
る。ＶＨＦ基準発振器11は、典型的に非常に高いＱの倍
音水晶または表面音響波（ＳＷＡ）共振器のいずれかを
使用する市販の回路である。ＶＨＦ基準発振器11は逓倍
雑音を１次基準周波信号51に導入することを回避するた
めに、できるだけ最小量の周波数逓倍を用いる。
【００１１】第１の位相固定ループ１２は、微細または
ＶＨＦステップ同調ループであり、図の左側に示されて
いる。第１の位相固定ループ１２は、微細周波数ステッ
プを有する合成信号５２を発生するように構成されてい
る。第１の位相固定ループ１２は、ＶＨＦ電圧制御発振
器２１を含み、その出力に入力が接続された混合器２
２、その出力に接続されたＲＦローパスフィルタ２３、
ローパスフィルタ２３から半整数デジタルプログラム可
能な周波数除算器２５に接続されたＲＦ増幅器２４を具
備している。半整数除算器２５の詳細は、１９９０年１
２月４日の本発明者であるＡｌｂｅｒｔ Ｅ．Ｃｏｓａ
ｎｄの米国特許４，９７５，９３１号明細書に記載され
ている。簡単に説明すると、半整数周波数除算器２５
は、半整数（正の整数を２で割った数）ステップで入力
信号の周波数を分割できる周波数除算器、すなわち０．
５きざみの数値で入力信号の周波数を分割できる周波数
除算器である。第１の位相固定ループ１２は、第１およ
び第２の結合器１４，１５によってＶＨＦ基準発振器１
１の出力に結合されている。第１の結合器１４は、１次
基準周波信号５１を固定された周波数除算器２７に結合
する。第２の結合器１５は、１次基準周波信号５１を混
合器２２に結合する。固定された周波数除算器２７の出
力は、位相検出器２６の１つの入力に接続される。半整
数デジタルプログラム可能な周波数除算器２５の出力
は、位相検出器２６の別の入力に結合される。位相検出
器２６の出力は、ビデオループフィルタ２８によってＶ
ＨＦ ＶＣＯ２１の制御入力に結合される。ビデオルー
プフィルタ２８は、入力から出力に接続されたキャパシ
タ２９Ｂと抵抗２９Ａの直列接続を有する演算増幅器２
９を具備する。第１の位相固定ループ１２の出力は、第
３の結合器１６によって第２の位相固定ループ１３に結
合される。
【００１２】第１の位相固定ループ12において最低の位
相雑音を獲得するために、ＶＨＦＶＣＯ21の周波数は、
直接除算されず、ステップ基準周波数に固定されるが、
ＶＨＦ基準発振器11からの１次基準周波数51だけオフセ
ットされる。デジタルプログラム可能な周波数除算器25
は、オフセット周波数53を半整数ステップで除算し、除
算位相雑音の増加を阻止する。これらの２つの処理段階
を実行することによって、位相雑音の増加の割合は最小
に減少される。オフセット周波信号53は混合器22の出力
において生成される。混合器22は、オフセット周波信号
53を生成するだけではなく、不所望のスプリアス高周波
信号をも発生する。したがって、ＲＦローパスフィルタ
23は、これらのスプリアス高周波信号を抑制するために
必要である。
【００１３】ＲＦローパスフィルタ23がオフセット周波
信号53を浄化した後に、増幅器24によって半整数デジタ
ルプログラム可能な周波数除算器25を駆動するのに十分
に高いレベルに増幅される。それは周波数÷Ｎ除算器25
と呼ばれる。周波数÷Ｎ除算器25は、オフセット周波信
号53を予め定められた数で除算する。それから、周波数
÷Ｎ除算器25の出力信号59の位相は、固定周波数除算器
27によって除算された後の基準発振器11によって供給さ
れた微細ステップ基準周波信号58の位相と比較される。
この除算器27は固定周波数÷Ｍ除算器と呼ばれる。それ
から、位相検出器26の出力電圧は、ビデオループフィル
タ28を通過し、演算増幅器29はループが閉じられた後に
ＶＨＦ ＶＣＯ21の周波数、位相および位相雑音を調節
し制御する。
【００１４】第１の位相固定ループ12の動作を特定の実
施例によって示す。ＶＨＦ基準発振器11は、例えば２５
０ＭＨｚの１次基準周波数を供給することができる。１
次基準周波信号51は、第１の結合器14を通って例えば２
５０で除算できる固定周波数除算器27に結合される。こ
れは、１ＭＨｚの周波数を位相検出器26の１つの入力に
供給する。ＶＨＦ ＶＣＯ21は、例えば２８０ＭＨｚの
出力周波数を供給する。２８０ＭＨｚの信号は、混合器
22の１つの入力に結合され、２５０ＭＨｚの１次基準周
波信号51は、第２の結合器15によって混合器22の別の入
力に結合される。混合器22は、和周波数および差周波数
を生成するが、ＲＦローパスフィルタ23は、２８０−２
５０＝３０ＭＨｚの信号だけを通過させる。ＲＦ増幅器
24は、３０ＭＨｚの信号を十分に高いレベルに増幅し、
それをプログラム可能な周波数除算器25に供給する。プ
ログラム可能な周波数除算器25は、例えば３０で除算さ
れるように設定することができる。プログラム可能な周
波数除算器25の出力は１ＭＨｚであり、位相検出器26に
供給される。位相検出器26は、別の入力に供給された１
ＭＨｚの信号を有するので、ＶＨＦ ＶＣＯ21は、第３
の結合器16によって第２の位相固定ループ13に結合され
るように周波数を２８０ＭＨｚに正確に固定される。半
整数デジタルプログラム可能な周波数除算器25を変化さ
せることによって、ＶＨＦ ＶＣＯ21の周波数は、イン
クレメントまたはステップで変化できることを理解すべ
きである。
【００１５】第２またはＬ帯域位相固定ループ13が図の
右側に示されている。Ｌ帯域ループ13は、例えば第１の
周波数固定ループ12によって供給された周波数をＬ帯域
周波数に変換する。ＶＨＦ ＶＣＯ21の出力信号52は、
その微細ステップ周波数および位相雑音の両者を減少
し、第２の除算基準周波信号56を供給する、周波数÷Ｌ
除算器31を通過する。固定周波数除算器27および周波数
÷Ｌ除算器31は、周波数ステップの大きさを減少するた
めに協力して動作する。第２の位相固定ループ13は、Ｌ
帯域ＶＣＯ32、÷２除算器33、高調波混合器34、３つの
ＲＦフィルタ35,36,37、２つのＲＦ増幅器38,39 、周波
数÷Ｌ除算器31、位相検出器41、およびループフィルタ
42のビデオ増幅器43から構成されている。
【００１６】Ｌ帯域ＶＣＯ32によって供給された合成出
力信号53の周波数は、分割された第２の合成信号54（ま
たは２等分ＶＣＯ周波信号54）を供給するために、÷２
除算器33によって２で除算され、それから÷２除算器33
によって発生された高調波を抑制するために、第１のバ
ンドパスフィルタ35によってフィルタ処理される。それ
から、÷２除算器33によって生成された２等分されたＶ
ＣＯ周波信号54は、高調波混合器34によって基準周波信
号51の第３の高調波と混合される。基準発振器11によっ
て生成された信号51の周波数は、帯域外の雑音を抑制す
るために第２のバンドパスフィルタ37によってフィルタ
処理され、高調波混合器34を駆動するのに十分に高いレ
ベルを有する信号を供給するために第１のＲＦ増幅器38
によって増幅される。このようにして、第２の位相固定
ループ13は基準発振器周波数に６を掛算することを回避
し、回路の複雑性を減少させる。混合器34によって生成
されたオフセット周波信号55は混合器34によって発生さ
れた不所望の周波数を抑制するためにローパスフィルタ
36を通過され、それに続いて位相検出器41を駆動するの
に十分なレベルにＲＦ増幅器39によって増幅される。
【００１７】ＶＨＦ ＶＣＯ21によって供給された信号
は、微細ステップ周波数の大きさおよび位相雑音を減少
するために、÷Ｌ除算器31によってＬで除算される。Ｖ
ＨＦＶＣＯ21からの除算出力信号はＬ帯域オフセット周
波数の第２の基準周波信号56になる。２つの信号55,56
の位相は位相検出器41によって比較され、位相差信号61
の電圧は、第２のループ13が閉じられた後に、Ｌ帯域Ｖ
ＣＯ32の出力の周波数、位相、および位相雑音を調節し
て制御するために、ビデオ増幅器43およびそのループフ
ィルタ42によって増幅される。結果的に、シンセサイザ
10は、低位相雑音を有する微細ステップ合成周波出力信
号57を生成する。
【００１８】第１の位相固定ループ12に関して与えられ
た特定の実施例を続行するために、第２の位相固定ルー
プ13は次の通りに動作する。ＶＨＦ基準発振器11は、例
えば２５０ＭＨｚの基準信号51を第２の位相固定ループ
13に供給する。ＶＨＦ ＶＣＯ21は、例えば２８０ＭＨ
ｚの出力信号52を第２の位相固定ループ13に供給する。
Ｌ帯域ＶＣＯ32は、例えば１３８８ＭＨｚの出力信号53
を供給することができる。この出力信号53は、シンセサ
イザ出力信号57として第４の結合器30によって第２の位
相固定ループ13から結合して取出される。動作におい
て、÷Ｌ除算器31は例えば５で除算することができ、２
８０／５＝５６ＭＨｚの出力周波数を有する。バンドパ
スフィルタ37は、ＶＨＦ基準発振器11から２５０ＭＨｚ
の信号51を通過させるが、２５０ＭＨｚの上下の雑音を
抑制する。ＲＦ増幅器38は、第３の高調波混合器34を駆
動するのに十分なレベルに２５０ＭＨｚの信号を増幅す
る。２５０ＭＨｚの第３高調波、すなわち７５０ＭＨｚ
の信号は混合器34に与えられる。Ｌ帯域ＶＣＯ32からの
１３８８ＭＨｚの信号53は、÷２除算器33において２で
除算された出力において６９４ＭＨｚの信号54を供給す
る。バンドパスフィルタ35は、６９４ＭＨｚの信号だけ
を第３の高調波混合器34に送る。混合器34は、和周波数
および差周波数を生成するが、ローパスフィルタ36は、
７５０−６９４＝５６ＭＨｚの信号だけを選択する。５
６ＭＨｚの信号は、位相検出器41を駆動するのに十分な
レベルを与えるために、ＲＦ増幅器39によって増幅され
る。Ｌ帯域ＶＣＯ32が増幅器43によって位相固定される
ことを理解されるであろう。
【００１９】本発明の周波数シンセサイザの好ましい実
施例の出力周波数は、次の式を用いて計算することがで
きる。 Ｆ32＝２［±３（１±Ｎ／Ｍ）／Ｌ］Ｆ11 (1) ここで、Ｆ32はＬ帯域ＶＣＯ32の出力周波数であり、Ｆ
11は低位相雑音ＶＨＦ基準発振器11の出力周波数であ
り、（１±Ｎ／Ｍ）は第１の位相固定ループ12の動作を
示す。Ｎは、半整数デジタルプログラム可能な周波数除
算器25の除数である。これは、周波数ステップを２倍に
する半整数インクレメント除算器である。Ｍは、固定周
波数除算器27の除数であり、第１の位相固定ループ12の
周波数ステップの大きさを発生するために使用される。
Ｌは、第１のループ12のステップの大きさおよび位相雑
音を減少する周波数÷Ｌ除算器31の除数である。数値３
は、高調波混合器34において生じる第３高調波混合であ
るために式（１）中に示されている。数値２は、第２の
位相固定ループ13の÷２除算器33によって１／２に減少
される周波数であるために式（１）に示されている。
【００２０】本発明の好ましい実施例の周波数シンセサ
イザの位相雑音は、基準発振器11からの基準信号51から
スタートし、適切な乗算係数および除算係数を用いるこ
とによって決定することができる。本発明の好ましい実
施例の出力信号の閉ループ位相雑音は、基準発振器11に
よって発生された雑音勾配によって決定され、種々の乗
算係数によって増加される。本発明の好ましい実施例の
出力信号の雑音フロアは、半整数デジタルプログラム可
能な周波数除算器25および周波数÷Ｌ除算器31の除数か
ら得られ、これは除算係数Ｎだけ増加され、除算係数Ｌ
だけ減少された固定周波数除算器27の出力雑音フロアで
ある。したがって、好ましい実施例のシステムの雑音パ
ワーは、次の簡単な式によって表されることができる。
【００２１】 Ｌ(fm)57＝ ２2 ［３2 Ｌ(fm)11＋（Ｎ／Ｌ）2 （ＫＴＢＦD ＧD ）／（２Ｐ0 )] (2) ここで、Ｌ(fm)57は本発明の好ましい実施例の出力信号
位相雑音スペクトルであり、２2 は２で分割されたＬ帯
域位相固定ループ13により増加されたシステム雑音パワ
ーであり、項３2 Ｌ(fm)11は基準発振器11の３次高調和
混合により増加された閉ループ位相雑音スペクトルであ
り、さらにここで(fm)11は基準発振器11の位相雑音スペ
クトルである。第２の項（Ｎ／Ｌ）2 （ＫＴＢＦD Ｇ
D ）／（２Ｐ0 ）は除数Ｎの２乗だけ増加され、除数Ｌ
の２乗だけ減少された（ＫＴＢＦD ＧD ／（２Ｐ0 ）に
対する固定周波数除算器27の信号対雑音比である。この
項において、閉ループ位相雑音スペクトルは小さく、特
にＬで分割された後に乗算係数を考慮に入れて基準発振
器11と比較できないので省略された。
【００２２】上記説明から、本発明の周波数シンセサイ
ザ10は、微細周波数ステップ同調と共に低い位相雑音を
提供することを理解すべきである。この特性は半整数デ
ジタル周波数除算、ＶＣＯ周波数オフセット、局部発振
器高調波混合、および２つの位相固定ループ回路を用い
るユニークなシンセサイザ形態によるものである。第１
のループは必要な周波数ステップを発生する。第１のル
ープの電圧制御発振器の出力は、周波数ステップの大き
さの位相雑音の両者を減少するために予め定められた一
定の数で除算される。第２のループのＬ帯域電圧制御発
振器の出力は、２で除算され、オフセット周波数を発生
するために、基準発振器からの基準周波数の第３高調波
と混合される。このオフセット周波数は、第１のループ
からの分割された低い位相雑音微細周波数ステップ出力
に固定される。要約すると、第１のループ12は微細ルー
プであり、周波数ステップの大きさを発生する。第２の
ループ13は位相雑音を減少し、周波数ステップの大きさ
を減少し、そして所望の周波数に変換する。これは優良
な特性を与える低コストな回路を生じさせる。この低い
位相雑音および微細ステップの大きさの周波数シンセサ
イザは、ドップラレーダおよび通信受信機に対して主要
な改良を提供する。
【００２３】本発明の原理による１つの方法を要約する
と次の段階を含む。基準周波信号51を供給し、実質上均
一の周波数ステップの大きさだけ隣接の周波数とそれぞ
れ異なる複数の所望の周波数の選択可能な１つにおいて
第１の合成信号52を発生し、第２の複数の所望の周波数
の選択可能な１つにおいて合成出力周波信号57を構成す
る第２の合成信号53を発生し、分割された第２の合成信
号54を生成するために第２の合成信号53を第１の予め定
められた一定の数で除算し、オフセット周波信号55を生
成するために分割された第２の合成信号54と基準周波信
号51の予め定められた高調波を混合し、減少した周波数
ステップの大きさおよび位相雑音を有する分割された第
２の基準周波信号56を生成するために第１の合成信号52
を第２の予め定められた一定の数で除算し、合成出力周
波信号57を生成するためにオフセット周波信号55を第２
の除算基準周波信号56に位相固定する段階を含む。オフ
セット周波信号55を第２の除算基準周波信号56に位相固
定する段階は典型的に第２のオフセット周波信号55と第
２の除算基準周波信号56を比較する段階を含み、第２の
合成信号53の出力周波数を固定する第２の制御信号61を
供給し、合成出力周波信号57を供給する。
【００２４】以上、新しい改良された低雑音微細周波数
ステップシンセサイザを説明した。上述の実施例は、本
発明の原理の適用を示す多くの特定の実施例の幾つかを
単に例示したものであることを理解すべきである。明ら
かに、多くの他の装置は本発明の技術的範囲から逸脱す
ることなく当業者によって容易に工夫されることができ
る。
【図面の簡単な説明】
【図１】本発明の原理にしたがった低雑音微細周波数ス
テップシンセサイザの概略ブロック図。
【符号の説明】
12,13 …位相固定ループ、21,32 …発振器、22,34 …混
合器、25,27,31,33 …除算器、26,41 …位相検出器、36
…ローパスフィルタ、37…バンドパスフィルタ、38,39
…増幅器、42…ループフィルタ。
フロントページの続き (72)発明者 ケイス・ピー・アーノルド アメリカ合衆国、カリフォルニア州 91306、カノガ・パーク、エルクウッ ド・ストリート 20454 (56)参考文献 特開 昭63−151220（ＪＰ，Ａ)

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 基準周波信号を供給する基準周波数発振
    手段と、 基準周波数発振手段に結合され、実質上均一の周波数ス
    テップの大きさだけ隣接の周波数とそれぞれ異なる複数
    の所望の周波数の選択可能な１つにおいて第１の合成信
    号を発生する第１の位相固定ループと、 基準周波数発振手段および第１の位相固定ループに結合
    され、予め定められた周波数を有する出力信号を発生す
    る第２の位相固定ループとを具備し、 前記第２の位相固定ループは、第２の複数の所望の周波
    数の選択可能な１つにおいて第２の合成信号を発生する
    第２の発振手段と、第２の発振手段に結合され、分割さ
    れた第２の合成信号を生成するために第２の合成信号を
    第１の予め定められた一定の数で除算する第１の除算手
    段と、基準周波数発振手段および第１の除算手段に結合
    され、オフセット周波信号を生成するために分割された
    第２の合成信号と基準周波信号の予め定められた高調波
    とを混合する混合手段と、第１の位相固定ループに結合
    され、減少した周波数ステップの大きさおよび減少した
    位相雑音を有する分割された第２の基準周波信号を生成
    するために第１の合成信号を第２の予め定められた一定
    の数で除算する第２の除算手段と、混合手段および第２
    の除算手段に結合され、オフセット周波信号を分割され
    た第２の基準周波信号に固定する位相検出手段とを具備
    していることを特徴とする周波数シンセサイザ。
  2. 【請求項２】 第１の位相固定ループは第１の複数のＶ
    ＨＦ周波数の選択可能な１つにおける第１の合成信号を
    供給するように構成され、第２の位相固定ループは第２
    の複数のＬ帯域周波数の選択可能な１つにおける第２の
    合成信号を供給するように構成されている請求項１記載
    の周波数シンセサイザ。
  3. 【請求項３】 第２の位相固定ループは第１の除算手段
    と混合手段の間に結合された第１のバンドパスフィルタ
    をさらに具備している請求項１記載の周波数シンセサイ
    ザ。
  4. 【請求項４】 第２の位相固定ループは基準周波数発振
    器と混合手段の間に直列に結合された第２のバンドパス
    フィルタおよび第１の増幅器をさらに具備している請求
    項１記載の周波数シンセサイザ。
  5. 【請求項５】 第２の位相固定ループは混合手段と位相
    検出手段の間に直列に結合された第１のローパスフィル
    タおよび第２の増幅器をさらに具備している請求項１記
    載の周波数シンセサイザ。
  6. 【請求項６】 第２の位相固定ループは位相検出手段と
    第２の発振手段の間に結合されたループフィルタをさら
    に具備している請求項１記載の周波数シンセサイザ。
  7. 【請求項７】 基準周波信号を供給する基準周波数発振
    器と、 比較的低い位相雑音信号を供給する第１の電圧制御発振
    器と、基準周波信号と低位相雑音信号とを混合するよう
    に構成された第１の混合器と、分割された基準周波信号
    を生成するために基準周波信号を第１の予め定められた
    数で除算する第１の固定周波数除算器と、混合器に結合
    され、第１のオフセット周波信号を供給するデジタルプ
    ログラム可能な半整数周波数除算器と、第１の電圧制御
    発振器を固定するように適応されている第１の制御信号
    を供給するために第１のオフセット周波信号の位相と分
    割された基準周波信号の位相とを比較する第１の位相検
    出器とを備え、実質上均一の周波数ステップの大きさだ
    け隣接の周波数とそれぞれ異なる複数の所望の周波数の
    選択可能な１つにおいて合成信号を発生するように構成
    された第１の位相固定ループと、 第２の電圧制御発振器と、分割信号を生成するために第
    ２の電圧制御発振器の出力を第２の予め定められた数で
    除算する第２の除算器と、第２のオフセット周波信号を
    供給するために基準周波信号の予め定められた高調波と
    分割された信号とを混合するように構成された第２の混
    合器と、第１の電圧制御発振器に結合され、分割された
    第２の基準周波信号を生成するために低雑音信号を第３
    の予め定められた数で除算する第３の除算器と、第２の
    電圧制御発振器を固定するように適応されている第２の
    制御信号を供給するために第２のオフセット周波信号の
    位相と分割された第２の基準周波信号の位相とを比較す
    る第２の位相検出器とを備えた第２の位相固定ループと
    を具備していることを特徴とする周波数シンセサイザ。
  8. 【請求項８】 基準周波信号を供給し、 実質上均一の周波数ステップの大きさだけ隣接の周波数
    とそれぞれ異なる複数の所望の周波数の選択可能な１つ
    において第１の合成信号を発生し、 第２の複数の所望の周波数の選択可能な１つにおいて、
    合成出力周波信号を含む第２の合成信号を発生し、 分割された第２の合成信号を生成するために第２の合成
    信号を第１の予め定められた一定の数で除算し、 オフセット周波信号を生成するために分割された第２の
    合成信号と基準周波信号の予め定められた高調波とを混
    合し、 減少した周波数ステップの大きさおよび減少した位相雑
    音を有する分割された第２の基準周波信号を生成するた
    めに第１の合成信号を第２の予め定められた一定の数で
    除算し、 合成出力周波信号を生成するためにオフセット周波信号
    を分割された第２の基準周波信号に位相固定する段階を
    含んでいる合成出力周波信号の生成方法。
  9. 【請求項９】 第１の合成信号を発生する段階ではＶＨ
    Ｆ帯域周波信号を発生し、第２の合成信号を発生する段
    階ではＬ帯域周波信号を発生する請求項８記載の合成出
    力周波信号の生成方法。
  10. 【請求項１０】 分割された第２の合成信号と基準周波
    信号の予め定められた高調波を混合する前に、分割され
    た第２の合成信号をバンドパスフィルタ処理する段階を
    さらに含んでいる請求項８記載の合成出力周波信号の生
    成方法。
  11. 【請求項１１】 基準周波信号を分割された第２の合成
    信号と混合する前に、基準周波信号をバンドパスフィル
    タ処理して増幅する段階をさらに含んでいる請求項８記
    載の合成出力周波信号の生成方法。
  12. 【請求項１２】 オフセット周波信号を分割された第２
    の基準周波信号に固定する前に、オフセット周波信号を
    ローパスフィルタ処理して増幅する段階をさらに含んで
    いる請求項８記載の合成出力周波信号の生成方法。
  13. 【請求項１３】 オフセット周波信号を分割された第２
    の基準周波信号に位相固定する段階では、合成出力周波
    信号を生成するために、第２のオフセット周波信号の位
    相と分割された第２の基準周波信号の位相を比較し、第
    ２の合成信号の出力周波数を固定する第２の制御信号を
    供給する請求項８記載の合成出力周波信号の生成方法。
  14. 【請求項１４】 制御信号をフィルタ処理する段階をさ
    らに含んでいる請求項１３記載の合成出力周波信号の生
    成方法。
  15. 【請求項１５】 基準周波信号を供給し、 実質上均一の周波数ステップの大きさだけ隣接の周波数
    とそれぞれ異なる複数の所望の周波数の選択可能な１つ
    において第１の合成信号を発生し、 第２の複数の所望の周波数の選択可能な１つにおいて、
    合成出力周波信号を含む第２の合成信号を発生し、 分割された第２の合成信号を生成するために第２の合成
    信号を第１の予め定められた一定の数で除算し、 オフセット周波信号を生成するために分割された第２の
    合成信号と基準周波信号の予め定められた高調波とを混
    合し、 減少した周波数ステップの大きさおよび減少した位相雑
    音を有する分割された第２の基準周波信号を生成するた
    めに第１の合成信号を第２の予め定められた一定の数で
    除算し、 合成出力周波信号を生成するために、第２のオフセット
    信号の位相と分割された第２の基準周波信号の位相とを
    比較し、第２の合成信号の出力周波数を固定する第２の
    制御信号を供給することによって、オフセット周波信号
    を分割された第２の基準周波信号に位相固定する段階を
    含んでいる複数の合成出力周波信号の生成方法。
JP4320494A 1991-11-29 1992-11-30 低雑音微細周波数ステップシンセサイザ Expired - Lifetime JP2710528B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/799,817 US5150078A (en) 1991-11-29 1991-11-29 Low noise fine frequency step synthesizer
US799817 1991-11-29

Publications (2)

Publication Number Publication Date
JPH05284022A JPH05284022A (ja) 1993-10-29
JP2710528B2 true JP2710528B2 (ja) 1998-02-10

Family

ID=25176833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4320494A Expired - Lifetime JP2710528B2 (ja) 1991-11-29 1992-11-30 低雑音微細周波数ステップシンセサイザ

Country Status (8)

Country Link
US (1) US5150078A (ja)
EP (1) EP0545232B1 (ja)
JP (1) JP2710528B2 (ja)
CA (1) CA2076893C (ja)
DE (1) DE69220460T2 (ja)
ES (1) ES2103024T3 (ja)
NO (1) NO302599B1 (ja)
TR (1) TR26254A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317284A (en) * 1993-02-08 1994-05-31 Hughes Aircraft Company Wide band, low noise, fine step tuning, phase locked loop frequency synthesizer
KR100219709B1 (ko) * 1994-03-15 1999-09-01 윤종용 디지탈무선통신장치에있어서송수신신호처리회로
GB2294599B (en) * 1994-10-28 1999-04-14 Marconi Instruments Ltd A frequency synthesiser
FR2734972B1 (fr) * 1995-05-31 1997-08-01 Matra Communication Dispositif d'emission radio a modulation de frequence
JPH0993090A (ja) * 1995-09-21 1997-04-04 Pioneer Electron Corp 受信機
US5870592A (en) * 1996-10-31 1999-02-09 International Business Machines Corp. Clock generation apparatus and method for CMOS microprocessors using a differential saw oscillator
US5838205A (en) * 1997-02-18 1998-11-17 International Business Machines Corporation Variable-speed phase-locked loop system with on-the-fly switching and method therefor
CN1153352C (zh) 1997-03-18 2004-06-09 皇家菲利浦电子有限公司 接收机调谐系统
WO1998042076A2 (en) * 1997-03-18 1998-09-24 Koninklijke Philips Electronics N.V. Receiver tuning system
US6014047A (en) * 1998-01-07 2000-01-11 International Business Machines Corporation Method and apparatus for phase rotation in a phase locked loop
US5949262A (en) * 1998-01-07 1999-09-07 International Business Machines Corporation Method and apparatus for coupled phase locked loops
US6072427A (en) * 1999-04-01 2000-06-06 Mcewan; Thomas E. Precision radar timebase using harmonically related offset oscillators
US6564039B1 (en) * 2000-02-29 2003-05-13 Motorola, Inc. Frequency generation circuit and method of operating a tranceiver
EP1255356B1 (en) * 2001-05-02 2009-07-22 Sony Deutschland GmbH Dual mode/triple band frequency synthesiser
US6850745B2 (en) * 2002-01-23 2005-02-01 Broadcom Corp Method and apparatus for generating a self-correcting local oscillation
US6759910B2 (en) * 2002-05-29 2004-07-06 Xytrans, Inc. Phase locked loop (PLL) frequency synthesizer and method
US6940938B2 (en) * 2002-07-31 2005-09-06 Intel Corporation Phase locked loop having a single sideband modulator
US6965224B1 (en) * 2003-05-16 2005-11-15 Cisco Technology, Inc. Method and apparatus for testing synchronization circuitry
JP4391291B2 (ja) * 2004-03-31 2009-12-24 住友電工デバイス・イノベーション株式会社 無線装置
US7580691B1 (en) * 2005-08-02 2009-08-25 Rf Micro Devices, Inc. System and method for reducing self interference
US7773026B2 (en) * 2008-08-01 2010-08-10 Infineon Technologies Ag Heterodyne transceiver systems and methods
CN101464514B (zh) * 2009-01-22 2011-12-28 中国人民解放军国防科学技术大学 步进频率雷达系统的校准方法与校准处理器
CN105187058A (zh) * 2015-10-29 2015-12-23 南京健瑞电子科技有限公司 频率合成系统及主动式毫米波成像设备
CN105227183B (zh) * 2015-11-16 2018-08-21 中国电子科技集团公司第四十三研究所 一种低杂散的捷变频率源
US10598764B2 (en) * 2017-10-30 2020-03-24 Yekutiel Josefsberg Radar target detection and imaging system for autonomous vehicles with ultra-low phase noise frequency synthesizer
US10205457B1 (en) * 2018-06-01 2019-02-12 Yekutiel Josefsberg RADAR target detection system for autonomous vehicles with ultra lowphase noise frequency synthesizer
CN112886960B (zh) * 2021-01-12 2023-01-13 天津大学 一种具有超低相位噪声可调能力的锁相环

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234929A (en) * 1979-09-24 1980-11-18 Harris Corporation Control device for a phase lock loop vernier frequency synthesizer
US4388597A (en) * 1980-06-03 1983-06-14 Motorola Inc. Frequency synthesizer having plural phase locked loops
JPS63151220A (ja) * 1986-12-16 1988-06-23 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JP2531742B2 (ja) * 1988-05-17 1996-09-04 株式会社東芝 電圧制御発振回路
US4940950A (en) * 1988-08-12 1990-07-10 Tel-Instrument Electronics Corporation Frequency synthesis method and apparatus using approximation to provide closely spaced discrete frequencies over a wide range with rapid acquisition
US4912432A (en) * 1989-04-17 1990-03-27 Raytheon Company Plural feedback loop digital frequency synthesizer
US4965533A (en) * 1989-08-31 1990-10-23 Qualcomm, Inc. Direct digital synthesizer driven phase lock loop frequency synthesizer

Also Published As

Publication number Publication date
US5150078A (en) 1992-09-22
NO302599B1 (no) 1998-03-23
CA2076893C (en) 1999-01-26
ES2103024T3 (es) 1997-08-16
CA2076893A1 (en) 1993-05-30
NO924545L (no) 1993-06-01
EP0545232B1 (en) 1997-06-18
TR26254A (tr) 1995-02-15
EP0545232A1 (en) 1993-06-09
DE69220460D1 (de) 1997-07-24
DE69220460T2 (de) 1998-02-05
NO924545D0 (no) 1992-11-25
JPH05284022A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
JP2710528B2 (ja) 低雑音微細周波数ステップシンセサイザ
US4580289A (en) Fully integratable superheterodyne radio receiver utilizing tunable filters
US5973570A (en) Band centering frequency multiplier
EP2873152B1 (en) Ultra low phase noise signal source
US9793904B1 (en) System and method of noise correcting PLL frequency synthesizers
US5317284A (en) Wide band, low noise, fine step tuning, phase locked loop frequency synthesizer
JPH02186830A (ja) センタ・オフセット・マイクロ波周波数合成器
EP0244571B1 (en) Low phase noise rf synthesizer
JPH0946225A (ja) マイクロ波・ミリ波帯位相同期発振回路
US5301366A (en) High performance frequency tuning with low cost synthesizer
JPH05259906A (ja) 原子時計用ｒｆ連鎖回路
US6806746B1 (en) Direct frequency synthesizer for offset loop synthesizer
EP1107458B1 (en) System for limiting IF variation in phase locked loops
JP3567779B2 (ja) シンセサイザ及び基準信号生成回路
JP2760254B2 (ja) 多チャネルｆｍ受信方法および装置
JPS6131647B2 (ja)
JP2000299646A (ja) ダブルコンバージョンチューナ
JP3161970B2 (ja) 周波数シンセサイザ
JP2004166079A (ja) ローカル信号発生装置
JPH06224957A (ja) 無線送信器
JPS6161734B2 (ja)
JPS6327130A (ja) チユ−ナ用局部発振回路
JPH03157019A (ja) 周波数合成装置
JPH0345936B2 (ja)
JPS61264919A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100908

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100908

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20130908

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term