JP2704720B2 - 遊技機器の制御装置 - Google Patents
遊技機器の制御装置Info
- Publication number
- JP2704720B2 JP2704720B2 JP8210592A JP21059296A JP2704720B2 JP 2704720 B2 JP2704720 B2 JP 2704720B2 JP 8210592 A JP8210592 A JP 8210592A JP 21059296 A JP21059296 A JP 21059296A JP 2704720 B2 JP2704720 B2 JP 2704720B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pachinko machine
- common
- cpu
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pinball Game Machines (AREA)
Description
【発明の詳細な説明】
【０００１】本発明は、ＣＰＵ、ＲＯＭ、ＲＡＭ等を使
用するパチンコ機の制御装置の改良に関する。 【０００２】近年、パチンコ機は、マイクロコンピュー
タの普及に伴い複雑高度な遊技が可能になり、遊技の多
様化が望まれている。 【０００３】 【０００４】 【０００５】 【０００６】ところで、パチンコ機の制御装置は、図７
に示すように基板に、ＣＰＵ３０、ＲＯＭ３２、ＲＡＭ
３１等の電子部品が各々個別に実装されている。 また、
図８に示されるように、電子部品を複数校の基板に分離
して実装されるものもあり、通常これらの各基板はコネ
クタを介して連結されている。複数の基板に分割される
場合には、その分割する基準として、異なる機種間でも
使用可能な共通電子部品（例えばＣＰＵ３０）と、機種
ごとに異なる遊技手順などを格納するＲＯＭ２０等を含
む非共通電子部品とに分割すると、パチンコ機の機種を
交換する場合に非共通電子部品のみを交換すればよい。 【０００７】 【０００８】 【０００９】 【００１０】 【００１１】 【００１２】 【００１３】 【発明が解決しようとする課題】ところで、パチンコ機
は、賞品球を多く払い出すことにより客寄せを図るため
に、遊技場側または第三者によって不正に改造されるこ
とがある。このような不正改造は、主にパチンコ機の制
御装置に対して行うものであり、ＲＯＭに格納されてい
る情報をＲＯＭライタで複写・改竄したり、ＣＰＵの代
わりにエミュレータを接続したり、ＲＡＭの信号をモニ
タしたりして、遊技手順を解析して不正改造するもので
ある。上記ＲＯＭライタおよびエミュレータのいずれ
も、市販の機種が使用されている。 【００１４】 【００１５】 【００１６】 【００１７】 【００１８】 【００１９】 【００２０】 【００２１】 【００２２】 【００２３】図７に示すように、１つの基板に種々の電
子部品が実装されている場合は、電子部品を見分けやす
いので、上記のように不正に改造することは容易であ
る。 そして、図８に示す複数の基板で構成されている場
合にも、電子部品を容易に見分けられ不正に改造されや
すく、さらに、従来単体の基板を分離したことにより小
型化された基板は、着脱が容易となるので不正行為を行
いやすくなるという問題がある。上記のように、遊技場
に搬入されたパチンコ機は、遊技場側または第三者によ
り、上記方法等で遊技手順を解析されたり、さらには客
寄せ等のために、正規のＲＯＭの代わりに、プログラム
を改竄した不正なＲＯＭに交換された制御基板を営業用
として悪用されることがあった。一方、パチンコ機のメ
ーカー側にとっては、これらを防止するため、実開平１
−２６０８５号（実公平６−２１５１３号）に開示され
ているように、回路ボックスに封印シールを貼付してい
た。 【００２４】本発明は、これら不正行為防止対策手段を
有するパチンコ機を提供するものである。 【００２５】 【課題を解決するための手段】本発明は、上記課題を解
決するために、パチンコ機を制御するためのプログラム
が予め格納されているＲＯＭと、ＣＰＵと、該ＣＰＵに
接続された発振回路と、ＲＡＭと、割込信号発生回路
と、を備えるパチンコ機において、前記ＲＯＭ、ＲＡＭ
およびＣＰＵを単一集積回路内に形成したことを特徴と
する構成を備えるものである。 【００２６】本発明は、少なくともＣＰＵ、ＲＯＭ、Ｒ
ＡＭが単一の集積回路内に形成されているので、第三者
が集積回路の構成やその周辺回路との相関関係等のハー
ドウエア、ソフトウエア双方についての解析することは
困難になり、ひいては遊技手順を解析し、ＲＯＭのプロ
グラムを不正に改竄することが困難となる。 【００２７】一方、メーカー側については、回路設計及
び制御基板の信号デザイン等の設計の簡素化、省力化が
可能となり、開発期間の短縮を図ることができる。 【００２８】 【発明の実施の形態】以下に、本発明の一実施の形態を
図面に基づいて詳細に説明する。図２は本発明の制御装
置１を備えた、パチンコ機２の裏側を示している。 【００２９】パチンコ機の制御装置１は基板３６（図
５）に実装された各電子部品で構成され、３で示す基板
ボックス内に従来同様に収容されている。 【００３０】４は賞品球を貯溜する貯溜タンク、５は払
出数を複数種類設けた賞品球払出装置６に貯溜タンク４
の賞品球を誘導する誘導樋、７は基板36に制御される打
球装置で、この打球装置７は図１および図３ないし図４
に示す出力装置（後述）10の一部を構成している。 【００３１】なお、基板３６の信号線の図示は省略して
あり、１１（図３）は基板３６に制御信号を入力する入
力装置を表わす。 【００３２】パチンコ機２は本体である中枠12と、中枠
12にヒンジ15によって開閉可能な外枠14と、中枠12に設
けた遊技盤収納枠16とを主構成としている。この遊技盤
収納枠16には遊技盤19がロック部材18によって着脱可能
に設けてある。 【００３３】さらに、図４に示すように、４４は上皿、
４５は下皿、４６はガラス枠、４７は遊技盤１９に設け
た凸部（図示省略）を収容する収容穴、４８は遊技盤１
９に係合して遊技盤１９を収容する収容凹部である。 【００３４】入力装置11は基板36に遊技を行うための信
号を入力するもので、基板36には入力装置11からの入力
信号と、予めＲＯＭ（後述）20に格納された固有の遊技
手順とに基づいて出力装置10に制御信号を入力する制御
回路29が組み込まれている。 【００３５】図３に示すように、入力装置１１は打球装
置７を作動させる打球開始スイッチ２１と、打球された
パチン入球の入賞をパチンコ球の近接により検知する入
賞検知スイッチ２２とを主構成とする。 【００３６】打球開始スイッチ21はパチンコ機２の表側
右下に設けたハンドル23に内蔵され、ハンドル23操作に
よって接点を閉じ打球（遊技）開始を表わす信号を発生
させる。 【００３７】入賞検知スイッチ22は近接センサからな
り、遊技盤19面に配設された入賞口24内に収容されたリ
ング状のものである。 【００３８】入賞検知スイッチ22は入賞球が前記リング
内を通過することによって、打球されたパチンコ球が入
賞したことを表わす信号を発生させる。25はアウト球孔
である。 【００３９】そのほかの主な入力装置11としては、特定
の入賞状態を検知するとともに特定入賞を表わす信号を
発生させる特定入賞検知スイッチ（図示省略）などがあ
る。 【００４０】出力装置10は基板36から入力される制御信
号に基づいて遊技手順を実行するもので、打球装置７な
ど共通使用可能なものと、パチンコ機２に固有な共通使
用不可能なものとがある。 【００４１】共通使用不可能なものには、たとえば本実
施の形態の場合、遊技盤19表側には前記特定入賞検知ス
イッチの特定の入賞条件に応じて入賞確率を上昇させる
開閉翼26、各種の入賞状態をランプの点灯によって表示
する表示装置27が配設してある。 【００４２】そのほかの主な出力装置10としてはパチン
コ機２の表側に設けた各種の入賞状態を音声で表示する
スピーカ（図示省略）、該スピーカに音声信号を入力す
る音声信号発生回路28，35などがある。 【００４３】基板36は出力装置10を制御するための制御
回路29を構成する電子部品と、基板36に設けたプリント
配線（図示省略）とからなるもので、図１に破線で示す
ように、共通回路８および非共通回路９に分けられてい
る。 【００４４】共通回路８は遊技内容または仕様が異る複
数種類のパチンコ機２にそれぞれ共通使用可能であり、
非共通回路９は前記複数種類の各パチンコ機２にそれぞ
れ遊技機器に固有なものである。したがって、非共通回
路９は異機種の各パチンコ機間における共通使用は不可
能である。 【００４５】共通回路８はＣＰＵ30、ＲＡＭ31、基本
（共通）プログラムを格納したＲＯＭ32、各パチンコ機
２の共通の機構部（図示省略〜たとえば打球装置、賞品
球払出装置など）とＣＰＵ30との基本的な整合を図る整
合回路33、パチンコ機２の異常報知などの共通に使用可
能な音声を発生させる音声信号発生回路28、電源回路3
4、発振回路40、割込信号発生回路41および抵抗器（図
示省略）などの電子部品で構成される（以下、発振回路
40および割込信号発生回路41については、特開昭62−18
3781号公報参照）。 【００４６】発振回路40はＣＰＵ30に外付けで接続され
た発振子（クリスタル〜図示省略）の発振に基づいて所
定周波数、たとえば８〜10ＭHz程度のクロックパルス信
号を発生させるためのもので、ＣＰＵ30は発振回路40か
ら発振されるクロックパルス信号に基づいてＲＯＭ20，
32に書き込まれた制御手順を順次実行する。 【００４７】割込信号発生回路41は発振回路40から発振
されるパルス信号に基づき、所定周期、たとえば４msec
の割込信号を発生させ、これをＣＰＵ30の図示を省略し
たリセット端子に入力する。 【００４８】これによりＣＰＵ30は制御手順を所定番地
から実行させる。これはＣＰＵ30の動作が不安定な状態
であっても、所定周期ごとに制御手順を所定番地から実
行、あるいは再起動させることにより、暴走現象が発生
することを抑止している。 【００４９】そのため上記制御手順は、ＣＰＵ30の実行
に要する時間を最長でも４msecを超えないように１サイ
クルが構成されており、制御手順の１サイクル分がすべ
て実行された後、ＣＰＵ30は制御手順の実行の開始から
４msecが経過するまで、パチンコ機２の制御と直接は無
関係な手順をループするようになっている。 【００５０】なお割込信号がＣＰＵ30に入力されても、
それ以前にＲＡＭ31に書き込まれている各種データが揮
発されないことはもちろんである。 【００５１】また非共通回路９は各パチンコ機２の遊技
手順など固有（非共通）プログラムとデータとを格納し
たＲＯＭ20、記憶容量拡張用のＲＡＭ37、前記機構部の
うちのパチンコ機２に固有のもの（たとえば開閉翼など
所定の条件に応じて入賞確率を上昇させるもの）とＣＰ
Ｕ30との整合を図る整合回路38、固有音声を発生させる
音声信号発生回路35、固有な機構部（開閉翼など）を制
御する機構制御回路39および抵抗器などの電子部品で構
成される。 【００５２】この非共通回路９は集積回路化されてお
り、図５ および図６に示すように、デュアルインライ
ンパッケージ（以下、ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ
Ｐａｃｋａｇｅ）という）４２に形成されている。 【００５３】非共通回路９をＤＩＰ42で形成することに
より、制御回路29の構成要素が第三者によって識別され
にくくしているため、たとえ第三者が制御回路29の解析
を試みても、共通回路８自体および非共通回路９自体の
解析が困難なだけでなく、両回路の相関関係がきわめて
把握しにくく、それはＤＩＰ42で構成された非共通回路
９について一層顕著になる。 【００５４】また上記解析に際し、共通回路８自体およ
び非共通回路９間で相互に教授される信号を時系列に沿
って検出することに基づき、遊技の主構成たるソフトウ
エアの解析が考えられ、所謂エミュレータと呼ばれる解
析機器（図示省略）を制御回路２９、特に共通回路８の
主構成（ＣＰＵ）の代用として接続することになるが、
例えば共通回路８が、少なくともＣＰＵ、ＲＯＭ、ＲＡ
Ｍを含んだ集積回路で構成される場合、その接続は困難
を極め、この手段によるソフトウエア解析は、複数種類
の回路が単一集積回路内に混在することにより、事実
上、不可能である。 【００５５】一方、メーカー側においては、回路設計及
び制御基板設計の簡素化、省力化により、開発期間の短
縮を図ることができる。 【００５６】これに対して、非共通回路９がＤＩＰ42で
構成されている場合、図示を省略した上記ＲＯＭライタ
を活用しようとしても、非共通回路９に包含されている
ＲＯＭ20を上記ＲＯＭライタに対して装着させること、
いいかえれば遊技特有の制御手順を上記ＲＯＭライタに
読み込ませることは、複数種類の回路が単一集積回路内
に混在することにより、このようなソフトウエアの解析
は事実上不可能である。 【００５７】49はベアチップ、50は金ワイヤ、51はピ
ン、52はリードフレーム、53は接着剤、13は配線シー
ト、17はパッケージ基材である。また、43はＤＩＰ42を
着脱可能に実装するソケットである。 【００５８】つぎに上記構成の基板36が装着されたパチ
ンコ機２を、当該パチンコ機２と異る遊技手順（遊技内
容）のパチンコ機２に交換する場合を以下に説明する。 【００５９】以下、交換前に設置箇所に設置されている
パチンコ機２を旧パチンコ機２、交換後に設置箇所に設
置されているパチンコ機２を新パチンコ機２ということ
にする。 【００６０】まず旧パチンコ機２の電源回路34の機能を
機能解除したのち、図示を省略した信号線などを適宜処
理しながらロック部材18を解除して遊技盤19を取り外
す。 【００６１】そして基板ボックス３から基板36を取り外
して、ＤＩＰ42すなわち非共通回路９をソケット43から
引き抜く。 【００６２】しかるのち、新パチンコ機２のＤＩＰ42す
なわち非共通回路９をソケット43に挿入し、基板36を新
パチンコ機２の基板ボックス３に装着して基板36の交換
を終了する。 【００６３】なお、本実施の形態は、非共通回路９のみ
を集積回路化したが、それに限定されるものではなく、
共通回路８のみ、または共通回路８と非共通回路９とを
共に集積回路化してもよい。なお、前述の非共通ＲＯＭ
と共通ＲＯＭ並びにＣＰＵ、ＲＡＭを同一の集積回路で
構成すれば、不正な解析、改竄に対し、より一層の効果
をもたらす。 【００６４】この共通回路８および非共通回路９の集積
回路化（あるいはＤＩＰ42化）に際し、共通回路８は上
述した各構成28,30,31,32,33,40,41のうち、任意の複数
を選択して集積回路化してもよいし、また非共通回路９
は上述した各構成20,35,37,38,39のうち、任意の複数を
選択して集積回路化してもよく、共通回路８および非共
通回路９のいずれか一方を他方に対して着脱可能に設
け、一方に対する他方の装着を容易に構成してもよい。 【００６５】さらに本実施の形態における集積回路は、
集積回路のチップをＤＩＰ42に収めた場合を説明した
が、チップをボンディングなどによって基板36に組み込
んでもよい。この場合には、ほかの電子部品をソケット
43に着脱可能に実装する。 【００６６】また第三者が共通集積回路42の構成と、そ
の周辺回路における相関関係とのハードウエアおよびソ
フトウエアについて解析することを、複数種類の回路が
混在することによって困難にすると同時に、集積回路で
形成することで、不正行為の発生を抑止し、かつ、パル
ス信号が入出力される回路周辺のノイズの影響を抑制し
て信頼度を向上させる。 【００６７】さらに少なくとも、ＲＯＭ２０、３２のい
ずれか、及びＣＰＵおよびＲＡＭを包含する単一集積回
路を形成した構成では、複数種類の回路が混在している
ことにより、ソフトウエアの解析を困難にして、不正行
為を施すことが困難になる。 【００６８】またパチンコ機２の保守に際し、共通ＲＯ
Ｍ32または非共通ＲＯＭ20を包含する集積回路かならる
共通回路８または非共通回路９を交換する場合、パチン
コ機２の種類に応じて容易かつ確実に交換することがで
き、また集積回路には不正行為を施すことが困難にな
る。 【００６９】さらには、基板の信号線デザインおよび回
路設計など基板設計上の制限が緩和される。 【００７０】これにより、パチンコ機２の回路設計及び
基板設計の簡素化、省力化が可能となり、また、基板の
開発が容易になり、これらの作業時間が短縮するので作
業能率が向上する。 【００７１】 【００７２】 【００７３】また、集積回路には不正行為を施すことが
困難になるために、プログラムの書き換え、ハード（基
板、電子部品）の加工など不正行為の防止対策に十分な
効果を有する。 【００７４】
用するパチンコ機の制御装置の改良に関する。 【０００２】近年、パチンコ機は、マイクロコンピュー
タの普及に伴い複雑高度な遊技が可能になり、遊技の多
様化が望まれている。 【０００３】 【０００４】 【０００５】 【０００６】ところで、パチンコ機の制御装置は、図７
に示すように基板に、ＣＰＵ３０、ＲＯＭ３２、ＲＡＭ
３１等の電子部品が各々個別に実装されている。 また、
図８に示されるように、電子部品を複数校の基板に分離
して実装されるものもあり、通常これらの各基板はコネ
クタを介して連結されている。複数の基板に分割される
場合には、その分割する基準として、異なる機種間でも
使用可能な共通電子部品（例えばＣＰＵ３０）と、機種
ごとに異なる遊技手順などを格納するＲＯＭ２０等を含
む非共通電子部品とに分割すると、パチンコ機の機種を
交換する場合に非共通電子部品のみを交換すればよい。 【０００７】 【０００８】 【０００９】 【００１０】 【００１１】 【００１２】 【００１３】 【発明が解決しようとする課題】ところで、パチンコ機
は、賞品球を多く払い出すことにより客寄せを図るため
に、遊技場側または第三者によって不正に改造されるこ
とがある。このような不正改造は、主にパチンコ機の制
御装置に対して行うものであり、ＲＯＭに格納されてい
る情報をＲＯＭライタで複写・改竄したり、ＣＰＵの代
わりにエミュレータを接続したり、ＲＡＭの信号をモニ
タしたりして、遊技手順を解析して不正改造するもので
ある。上記ＲＯＭライタおよびエミュレータのいずれ
も、市販の機種が使用されている。 【００１４】 【００１５】 【００１６】 【００１７】 【００１８】 【００１９】 【００２０】 【００２１】 【００２２】 【００２３】図７に示すように、１つの基板に種々の電
子部品が実装されている場合は、電子部品を見分けやす
いので、上記のように不正に改造することは容易であ
る。 そして、図８に示す複数の基板で構成されている場
合にも、電子部品を容易に見分けられ不正に改造されや
すく、さらに、従来単体の基板を分離したことにより小
型化された基板は、着脱が容易となるので不正行為を行
いやすくなるという問題がある。上記のように、遊技場
に搬入されたパチンコ機は、遊技場側または第三者によ
り、上記方法等で遊技手順を解析されたり、さらには客
寄せ等のために、正規のＲＯＭの代わりに、プログラム
を改竄した不正なＲＯＭに交換された制御基板を営業用
として悪用されることがあった。一方、パチンコ機のメ
ーカー側にとっては、これらを防止するため、実開平１
−２６０８５号（実公平６−２１５１３号）に開示され
ているように、回路ボックスに封印シールを貼付してい
た。 【００２４】本発明は、これら不正行為防止対策手段を
有するパチンコ機を提供するものである。 【００２５】 【課題を解決するための手段】本発明は、上記課題を解
決するために、パチンコ機を制御するためのプログラム
が予め格納されているＲＯＭと、ＣＰＵと、該ＣＰＵに
接続された発振回路と、ＲＡＭと、割込信号発生回路
と、を備えるパチンコ機において、前記ＲＯＭ、ＲＡＭ
およびＣＰＵを単一集積回路内に形成したことを特徴と
する構成を備えるものである。 【００２６】本発明は、少なくともＣＰＵ、ＲＯＭ、Ｒ
ＡＭが単一の集積回路内に形成されているので、第三者
が集積回路の構成やその周辺回路との相関関係等のハー
ドウエア、ソフトウエア双方についての解析することは
困難になり、ひいては遊技手順を解析し、ＲＯＭのプロ
グラムを不正に改竄することが困難となる。 【００２７】一方、メーカー側については、回路設計及
び制御基板の信号デザイン等の設計の簡素化、省力化が
可能となり、開発期間の短縮を図ることができる。 【００２８】 【発明の実施の形態】以下に、本発明の一実施の形態を
図面に基づいて詳細に説明する。図２は本発明の制御装
置１を備えた、パチンコ機２の裏側を示している。 【００２９】パチンコ機の制御装置１は基板３６（図
５）に実装された各電子部品で構成され、３で示す基板
ボックス内に従来同様に収容されている。 【００３０】４は賞品球を貯溜する貯溜タンク、５は払
出数を複数種類設けた賞品球払出装置６に貯溜タンク４
の賞品球を誘導する誘導樋、７は基板36に制御される打
球装置で、この打球装置７は図１および図３ないし図４
に示す出力装置（後述）10の一部を構成している。 【００３１】なお、基板３６の信号線の図示は省略して
あり、１１（図３）は基板３６に制御信号を入力する入
力装置を表わす。 【００３２】パチンコ機２は本体である中枠12と、中枠
12にヒンジ15によって開閉可能な外枠14と、中枠12に設
けた遊技盤収納枠16とを主構成としている。この遊技盤
収納枠16には遊技盤19がロック部材18によって着脱可能
に設けてある。 【００３３】さらに、図４に示すように、４４は上皿、
４５は下皿、４６はガラス枠、４７は遊技盤１９に設け
た凸部（図示省略）を収容する収容穴、４８は遊技盤１
９に係合して遊技盤１９を収容する収容凹部である。 【００３４】入力装置11は基板36に遊技を行うための信
号を入力するもので、基板36には入力装置11からの入力
信号と、予めＲＯＭ（後述）20に格納された固有の遊技
手順とに基づいて出力装置10に制御信号を入力する制御
回路29が組み込まれている。 【００３５】図３に示すように、入力装置１１は打球装
置７を作動させる打球開始スイッチ２１と、打球された
パチン入球の入賞をパチンコ球の近接により検知する入
賞検知スイッチ２２とを主構成とする。 【００３６】打球開始スイッチ21はパチンコ機２の表側
右下に設けたハンドル23に内蔵され、ハンドル23操作に
よって接点を閉じ打球（遊技）開始を表わす信号を発生
させる。 【００３７】入賞検知スイッチ22は近接センサからな
り、遊技盤19面に配設された入賞口24内に収容されたリ
ング状のものである。 【００３８】入賞検知スイッチ22は入賞球が前記リング
内を通過することによって、打球されたパチンコ球が入
賞したことを表わす信号を発生させる。25はアウト球孔
である。 【００３９】そのほかの主な入力装置11としては、特定
の入賞状態を検知するとともに特定入賞を表わす信号を
発生させる特定入賞検知スイッチ（図示省略）などがあ
る。 【００４０】出力装置10は基板36から入力される制御信
号に基づいて遊技手順を実行するもので、打球装置７な
ど共通使用可能なものと、パチンコ機２に固有な共通使
用不可能なものとがある。 【００４１】共通使用不可能なものには、たとえば本実
施の形態の場合、遊技盤19表側には前記特定入賞検知ス
イッチの特定の入賞条件に応じて入賞確率を上昇させる
開閉翼26、各種の入賞状態をランプの点灯によって表示
する表示装置27が配設してある。 【００４２】そのほかの主な出力装置10としてはパチン
コ機２の表側に設けた各種の入賞状態を音声で表示する
スピーカ（図示省略）、該スピーカに音声信号を入力す
る音声信号発生回路28，35などがある。 【００４３】基板36は出力装置10を制御するための制御
回路29を構成する電子部品と、基板36に設けたプリント
配線（図示省略）とからなるもので、図１に破線で示す
ように、共通回路８および非共通回路９に分けられてい
る。 【００４４】共通回路８は遊技内容または仕様が異る複
数種類のパチンコ機２にそれぞれ共通使用可能であり、
非共通回路９は前記複数種類の各パチンコ機２にそれぞ
れ遊技機器に固有なものである。したがって、非共通回
路９は異機種の各パチンコ機間における共通使用は不可
能である。 【００４５】共通回路８はＣＰＵ30、ＲＡＭ31、基本
（共通）プログラムを格納したＲＯＭ32、各パチンコ機
２の共通の機構部（図示省略〜たとえば打球装置、賞品
球払出装置など）とＣＰＵ30との基本的な整合を図る整
合回路33、パチンコ機２の異常報知などの共通に使用可
能な音声を発生させる音声信号発生回路28、電源回路3
4、発振回路40、割込信号発生回路41および抵抗器（図
示省略）などの電子部品で構成される（以下、発振回路
40および割込信号発生回路41については、特開昭62−18
3781号公報参照）。 【００４６】発振回路40はＣＰＵ30に外付けで接続され
た発振子（クリスタル〜図示省略）の発振に基づいて所
定周波数、たとえば８〜10ＭHz程度のクロックパルス信
号を発生させるためのもので、ＣＰＵ30は発振回路40か
ら発振されるクロックパルス信号に基づいてＲＯＭ20，
32に書き込まれた制御手順を順次実行する。 【００４７】割込信号発生回路41は発振回路40から発振
されるパルス信号に基づき、所定周期、たとえば４msec
の割込信号を発生させ、これをＣＰＵ30の図示を省略し
たリセット端子に入力する。 【００４８】これによりＣＰＵ30は制御手順を所定番地
から実行させる。これはＣＰＵ30の動作が不安定な状態
であっても、所定周期ごとに制御手順を所定番地から実
行、あるいは再起動させることにより、暴走現象が発生
することを抑止している。 【００４９】そのため上記制御手順は、ＣＰＵ30の実行
に要する時間を最長でも４msecを超えないように１サイ
クルが構成されており、制御手順の１サイクル分がすべ
て実行された後、ＣＰＵ30は制御手順の実行の開始から
４msecが経過するまで、パチンコ機２の制御と直接は無
関係な手順をループするようになっている。 【００５０】なお割込信号がＣＰＵ30に入力されても、
それ以前にＲＡＭ31に書き込まれている各種データが揮
発されないことはもちろんである。 【００５１】また非共通回路９は各パチンコ機２の遊技
手順など固有（非共通）プログラムとデータとを格納し
たＲＯＭ20、記憶容量拡張用のＲＡＭ37、前記機構部の
うちのパチンコ機２に固有のもの（たとえば開閉翼など
所定の条件に応じて入賞確率を上昇させるもの）とＣＰ
Ｕ30との整合を図る整合回路38、固有音声を発生させる
音声信号発生回路35、固有な機構部（開閉翼など）を制
御する機構制御回路39および抵抗器などの電子部品で構
成される。 【００５２】この非共通回路９は集積回路化されてお
り、図５ および図６に示すように、デュアルインライ
ンパッケージ（以下、ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ
Ｐａｃｋａｇｅ）という）４２に形成されている。 【００５３】非共通回路９をＤＩＰ42で形成することに
より、制御回路29の構成要素が第三者によって識別され
にくくしているため、たとえ第三者が制御回路29の解析
を試みても、共通回路８自体および非共通回路９自体の
解析が困難なだけでなく、両回路の相関関係がきわめて
把握しにくく、それはＤＩＰ42で構成された非共通回路
９について一層顕著になる。 【００５４】また上記解析に際し、共通回路８自体およ
び非共通回路９間で相互に教授される信号を時系列に沿
って検出することに基づき、遊技の主構成たるソフトウ
エアの解析が考えられ、所謂エミュレータと呼ばれる解
析機器（図示省略）を制御回路２９、特に共通回路８の
主構成（ＣＰＵ）の代用として接続することになるが、
例えば共通回路８が、少なくともＣＰＵ、ＲＯＭ、ＲＡ
Ｍを含んだ集積回路で構成される場合、その接続は困難
を極め、この手段によるソフトウエア解析は、複数種類
の回路が単一集積回路内に混在することにより、事実
上、不可能である。 【００５５】一方、メーカー側においては、回路設計及
び制御基板設計の簡素化、省力化により、開発期間の短
縮を図ることができる。 【００５６】これに対して、非共通回路９がＤＩＰ42で
構成されている場合、図示を省略した上記ＲＯＭライタ
を活用しようとしても、非共通回路９に包含されている
ＲＯＭ20を上記ＲＯＭライタに対して装着させること、
いいかえれば遊技特有の制御手順を上記ＲＯＭライタに
読み込ませることは、複数種類の回路が単一集積回路内
に混在することにより、このようなソフトウエアの解析
は事実上不可能である。 【００５７】49はベアチップ、50は金ワイヤ、51はピ
ン、52はリードフレーム、53は接着剤、13は配線シー
ト、17はパッケージ基材である。また、43はＤＩＰ42を
着脱可能に実装するソケットである。 【００５８】つぎに上記構成の基板36が装着されたパチ
ンコ機２を、当該パチンコ機２と異る遊技手順（遊技内
容）のパチンコ機２に交換する場合を以下に説明する。 【００５９】以下、交換前に設置箇所に設置されている
パチンコ機２を旧パチンコ機２、交換後に設置箇所に設
置されているパチンコ機２を新パチンコ機２ということ
にする。 【００６０】まず旧パチンコ機２の電源回路34の機能を
機能解除したのち、図示を省略した信号線などを適宜処
理しながらロック部材18を解除して遊技盤19を取り外
す。 【００６１】そして基板ボックス３から基板36を取り外
して、ＤＩＰ42すなわち非共通回路９をソケット43から
引き抜く。 【００６２】しかるのち、新パチンコ機２のＤＩＰ42す
なわち非共通回路９をソケット43に挿入し、基板36を新
パチンコ機２の基板ボックス３に装着して基板36の交換
を終了する。 【００６３】なお、本実施の形態は、非共通回路９のみ
を集積回路化したが、それに限定されるものではなく、
共通回路８のみ、または共通回路８と非共通回路９とを
共に集積回路化してもよい。なお、前述の非共通ＲＯＭ
と共通ＲＯＭ並びにＣＰＵ、ＲＡＭを同一の集積回路で
構成すれば、不正な解析、改竄に対し、より一層の効果
をもたらす。 【００６４】この共通回路８および非共通回路９の集積
回路化（あるいはＤＩＰ42化）に際し、共通回路８は上
述した各構成28,30,31,32,33,40,41のうち、任意の複数
を選択して集積回路化してもよいし、また非共通回路９
は上述した各構成20,35,37,38,39のうち、任意の複数を
選択して集積回路化してもよく、共通回路８および非共
通回路９のいずれか一方を他方に対して着脱可能に設
け、一方に対する他方の装着を容易に構成してもよい。 【００６５】さらに本実施の形態における集積回路は、
集積回路のチップをＤＩＰ42に収めた場合を説明した
が、チップをボンディングなどによって基板36に組み込
んでもよい。この場合には、ほかの電子部品をソケット
43に着脱可能に実装する。 【００６６】また第三者が共通集積回路42の構成と、そ
の周辺回路における相関関係とのハードウエアおよびソ
フトウエアについて解析することを、複数種類の回路が
混在することによって困難にすると同時に、集積回路で
形成することで、不正行為の発生を抑止し、かつ、パル
ス信号が入出力される回路周辺のノイズの影響を抑制し
て信頼度を向上させる。 【００６７】さらに少なくとも、ＲＯＭ２０、３２のい
ずれか、及びＣＰＵおよびＲＡＭを包含する単一集積回
路を形成した構成では、複数種類の回路が混在している
ことにより、ソフトウエアの解析を困難にして、不正行
為を施すことが困難になる。 【００６８】またパチンコ機２の保守に際し、共通ＲＯ
Ｍ32または非共通ＲＯＭ20を包含する集積回路かならる
共通回路８または非共通回路９を交換する場合、パチン
コ機２の種類に応じて容易かつ確実に交換することがで
き、また集積回路には不正行為を施すことが困難にな
る。 【００６９】さらには、基板の信号線デザインおよび回
路設計など基板設計上の制限が緩和される。 【００７０】これにより、パチンコ機２の回路設計及び
基板設計の簡素化、省力化が可能となり、また、基板の
開発が容易になり、これらの作業時間が短縮するので作
業能率が向上する。 【００７１】 【００７２】 【００７３】また、集積回路には不正行為を施すことが
困難になるために、プログラムの書き換え、ハード（基
板、電子部品）の加工など不正行為の防止対策に十分な
効果を有する。 【００７４】
【図面の簡単な説明】
【図１】本発明の一実施の形態の構成を表したブロック
図である。 【図２】図１のものを収容したパチンコ機裏側を表した
背面図である。 【図３】図２の正面図である。 【図４】図３の遊技盤の着脱状態を表した斜視図であ
る。 【図５】図１の斜視図である。 【図６】図１の集積回路をＤＩＰで構成した場合を表し
た正面図である。 【図７】従来のパチンコ機の制御基板を表した斜視図で
ある。 【図８】図７と異る従来例を示した斜視図である。 【符号の説明】 １ パチンコ機の制御装置 ２ パチンコ機 ８ 共通回路 ９ 非共通回路 10 出力装置 11 入力装置 29 制御回路 42 デュアルインラインパッケージ
図である。 【図２】図１のものを収容したパチンコ機裏側を表した
背面図である。 【図３】図２の正面図である。 【図４】図３の遊技盤の着脱状態を表した斜視図であ
る。 【図５】図１の斜視図である。 【図６】図１の集積回路をＤＩＰで構成した場合を表し
た正面図である。 【図７】従来のパチンコ機の制御基板を表した斜視図で
ある。 【図８】図７と異る従来例を示した斜視図である。 【符号の説明】 １ パチンコ機の制御装置 ２ パチンコ機 ８ 共通回路 ９ 非共通回路 10 出力装置 11 入力装置 29 制御回路 42 デュアルインラインパッケージ
Claims (1)
- (57)【特許請求の範囲】 １．パチンコ機を制御するためのプログラムが予め格納
されているＲＯＭと、ＣＰＵと、 該 ＣＰＵに接続された発振回路と、ＲＡＭと 、割込信号発生回路と 、 を備えるパチンコ機において、 前記ＲＯＭ、ＲＡＭおよびＣＰＵを単一集積回路内に形
成したことを特徴とするパチンコ機の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8210592A JP2704720B2 (ja) | 1996-07-22 | 1996-07-22 | 遊技機器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8210592A JP2704720B2 (ja) | 1996-07-22 | 1996-07-22 | 遊技機器の制御装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33401187A Division JPH0779874B2 (ja) | 1987-12-28 | 1987-12-28 | 遊技機器の制御装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17528497A Division JP2759881B2 (ja) | 1997-06-16 | 1997-06-16 | パチンコ機の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09691A JPH09691A (ja) | 1997-01-07 |
| JP2704720B2 true JP2704720B2 (ja) | 1998-01-26 |
Family
ID=16591881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8210592A Expired - Lifetime JP2704720B2 (ja) | 1996-07-22 | 1996-07-22 | 遊技機器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2704720B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH062181B2 (ja) * | 1986-02-07 | 1994-01-12 | 株式会社三共 | 遊技機 |
| JPH078303B2 (ja) * | 1986-02-08 | 1995-02-01 | 株式会社三洋物産 | 遊技機 |
| JPH0779874B2 (ja) * | 1987-12-28 | 1995-08-30 | 株式会社平和 | 遊技機器の制御装置 |
-
1996
- 1996-07-22 JP JP8210592A patent/JP2704720B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09691A (ja) | 1997-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4457063B2 (ja) | 遊技機 | |
| JP5186893B2 (ja) | 遊技機 | |
| JP2004008373A (ja) | 制御基板ユニット | |
| JP2000300813A (ja) | 遊技機 | |
| JP5701258B2 (ja) | 遊技機 | |
| JP4513173B2 (ja) | 遊技機 | |
| JPH0779874B2 (ja) | 遊技機器の制御装置 | |
| JP2704720B2 (ja) | 遊技機器の制御装置 | |
| JP3756505B2 (ja) | 遊技機 | |
| JP3263101B2 (ja) | 遊技機制御用マイクロコンピュータ | |
| JPH09239131A (ja) | 遊技機 | |
| JP2736885B2 (ja) | パチンコ機 | |
| JP2001087529A5 (ja) | ||
| JP6605806B2 (ja) | 遊技機 | |
| JP2913287B2 (ja) | パチンコ機の制御装置 | |
| JP2769689B2 (ja) | 遊技機器の制御装置 | |
| JP2002136742A (ja) | 遊技機 | |
| JP2614546B2 (ja) | 遊技機 | |
| JPH04215782A (ja) | 遊技機 | |
| JP2759881B2 (ja) | パチンコ機の制御装置 | |
| JP7448979B2 (ja) | 遊技機 | |
| JP2913298B2 (ja) | パチンコ機の制御装置 | |
| JP2913296B2 (ja) | パチンコ機の制御装置 | |
| JP2913297B2 (ja) | パチンコ機の制御装置 | |
| WO2006035615A1 (ja) | 遊技機における制御基板ユニット |