JP2699985B2 - 高速デイジタル・パケット交換システム - Google Patents
高速デイジタル・パケット交換システムInfo
- Publication number
- JP2699985B2 JP2699985B2 JP15008990A JP15008990A JP2699985B2 JP 2699985 B2 JP2699985 B2 JP 2699985B2 JP 15008990 A JP15008990 A JP 15008990A JP 15008990 A JP15008990 A JP 15008990A JP 2699985 B2 JP2699985 B2 JP 2699985B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- path
- data
- control word
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/201—Multicast operation; Broadcast operation
- H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、ディジタル通信ネットワークを介してパケ
ット交換を制御するシステムに関する。
ット交換を制御するシステムに関する。
B.従来の技術 ディジタル・ネットワークに接続されたエンド・ユー
ザ間のデータ量は目下、急速に増大しており、現在利用
可能な通信ネットワークでは近い将来飽和するであろ
う。
ザ間のデータ量は目下、急速に増大しており、現在利用
可能な通信ネットワークでは近い将来飽和するであろ
う。
また、ネットワークを経由するデータフローを圧縮す
るのに寄与しているのが、いわゆる統合技術であり、こ
れによって、音声や映像から得られたデータは単純なデ
ータと共に同じネットワーク設備上で一緒に転送され
る。
るのに寄与しているのが、いわゆる統合技術であり、こ
れによって、音声や映像から得られたデータは単純なデ
ータと共に同じネットワーク設備上で一緒に転送され
る。
通常、一旦サンプルされディジタル符号化された音声
や映像信号を与えるビット・ストリームすなわちデータ
は、基本的に、純粋なデータと差がない。故に、それら
は、ある場所から他の場所へネットワーク上で転送する
ために同じ通信手段を用いることができる。そのような
ネットワークはかなり複雑であり、至る所で集中した節
点を有し、この節点はデータの転送を管理する通信コン
トローラを備えている。
や映像信号を与えるビット・ストリームすなわちデータ
は、基本的に、純粋なデータと差がない。故に、それら
は、ある場所から他の場所へネットワーク上で転送する
ために同じ通信手段を用いることができる。そのような
ネットワークはかなり複雑であり、至る所で集中した節
点を有し、この節点はデータの転送を管理する通信コン
トローラを備えている。
そのため、データはしばしばセルすなわち固定長のパ
ケットに変換される。
ケットに変換される。
各セルは各々、２つの異なるタイプのデータを含んで
いる。１つはあるエンド・ユーザから他のユーザに移送
される情報そのものに関係し、他はネットワークを経由
した上記情報データの宛先を定め、かつ制御したり、パ
ケットの損失がないかをチェックするための「サービ
ス」データである。従って、一般的に言って、各セルは
情報フィールドといわゆるヘッダ・フィールドとを備え
ている。
いる。１つはあるエンド・ユーザから他のユーザに移送
される情報そのものに関係し、他はネットワークを経由
した上記情報データの宛先を定め、かつ制御したり、パ
ケットの損失がないかをチェックするための「サービ
ス」データである。従って、一般的に言って、各セルは
情報フィールドといわゆるヘッダ・フィールドとを備え
ている。
データ転送ネットワーク構成の編成のために種々のア
プローチがなされている。ある構成によれば、各ネット
ワーク節点においてデータを総合するためのチェックを
行ない、それがためにデータ転送速度が低下する。他の
構成は、高速のデータ転送を追究している。
プローチがなされている。ある構成によれば、各ネット
ワーク節点においてデータを総合するためのチェックを
行ない、それがためにデータ転送速度が低下する。他の
構成は、高速のデータ転送を追究している。
後者を、実現するために、高速で動作する交換技術が
必要とされる。そこでは、流れるパケットが節点におい
て可能な最高の速度で交換されかつ最終目的地に振向け
られる必要がある。
必要とされる。そこでは、流れるパケットが節点におい
て可能な最高の速度で交換されかつ最終目的地に振向け
られる必要がある。
従来の技術は、そのような交換システムを設計するの
に多少なりとも弾力的で効率的な構成を提供してくれ
る。
に多少なりとも弾力的で効率的な構成を提供してくれ
る。
C.本発明が解決しようとする課題 本発明の目的は非常に高速で動作し、かつ設計寿命の
長いパケット交換システムを提供することにある。
長いパケット交換システムを提供することにある。
D.課題を解決するための手段 本発明は、転送サイクル中のスチール処理により、交
換節点を介してデータ・パケット・パスを事前設定する
手段を備えたモジュラ・交換機構造に特徴がある。
換節点を介してデータ・パケット・パスを事前設定する
手段を備えたモジュラ・交換機構造に特徴がある。
本発明はデータ転送手段に関するものであり、特に、
次にような複数ステージからなる手段である。すなわ
ち、ステージ毎の制御ワード処理を通じて、Ｎ番目のデ
ータ・セルの転送中にＮ＋１番目のセルのパスを準備す
なわち発見し予約し、順次最後のステージに到るまで用
意されたパスの肯定応答を行ない、最終的にＮ＋１番目
のパスの予約を有効化する（すなわちセットもしくはマ
ークをする）。
次にような複数ステージからなる手段である。すなわ
ち、ステージ毎の制御ワード処理を通じて、Ｎ番目のデ
ータ・セルの転送中にＮ＋１番目のセルのパスを準備す
なわち発見し予約し、順次最後のステージに到るまで用
意されたパスの肯定応答を行ない、最終的にＮ＋１番目
のパスの予約を有効化する（すなわちセットもしくはマ
ークをする）。
E.作用 Ｎ番目のデータ・セルの転送中に制御ワードを用いて
サイクル・スチールによりＮ＋１番目のセルのパス設定
のための処理が実行される。制御装置により制御ワード
が生成され、サイクル・スチール処理が実行される。各
ステージはモジュール構成となっており、大，小いずれ
の交換機能力にも適応できる。
サイクル・スチールによりＮ＋１番目のセルのパス設定
のための処理が実行される。制御装置により制御ワード
が生成され、サイクル・スチール処理が実行される。各
ステージはモジュール構成となっており、大，小いずれ
の交換機能力にも適応できる。
F.実施例 第１図は非同期転送モード（ATM）交換原理を示すシ
ステムである。エンドユーザ（加入者）にはデータ・ソ
ース端末（Ａ）、ビデオ端末（Ｂ）及び音声端末（Ｃ）
が含まれる。ビデオ端末や音声端末については、最初に
生成されたアナログ信号がサンプルされ、ネットワーク
に送り出される前にディジタル符号化される。端末A,B,
Cの出力データは、各々複数バイト毎にフラグ区切り符
号を持つ長い、例えば固定長の、パケットに組立てるこ
とによって、パケット化される。各々のパケットはパケ
タイザ10に列を作って一時蓄積される。
ステムである。エンドユーザ（加入者）にはデータ・ソ
ース端末（Ａ）、ビデオ端末（Ｂ）及び音声端末（Ｃ）
が含まれる。ビデオ端末や音声端末については、最初に
生成されたアナログ信号がサンプルされ、ネットワーク
に送り出される前にディジタル符号化される。端末A,B,
Cの出力データは、各々複数バイト毎にフラグ区切り符
号を持つ長い、例えば固定長の、パケットに組立てるこ
とによって、パケット化される。各々のパケットはパケ
タイザ10に列を作って一時蓄積される。
さらに、第2A図に示されているように、例えばソース
（Ａ）やソース（Ｂ）のよな異ったソースから来た共通
の宛先のネットワーク節点に送られる複数のセル11がマ
ルチプレクサ12で一緒に多重化され、転送ネットワーク
・リンク13（ないしはトランク）に転送される。第2B図
に示したのは64個の情報バイトと５個のヘッダ・バイト
を含む69バイトの長いセル11の例である。ヘッダはバー
チャル・チャネル識別標識VCI及びヘッダ・エラー・コ
ントロールHECを含んでいる。
（Ａ）やソース（Ｂ）のよな異ったソースから来た共通
の宛先のネットワーク節点に送られる複数のセル11がマ
ルチプレクサ12で一緒に多重化され、転送ネットワーク
・リンク13（ないしはトランク）に転送される。第2B図
に示したのは64個の情報バイトと５個のヘッダ・バイト
を含む69バイトの長いセル11の例である。ヘッダはバー
チャル・チャネル識別標識VCI及びヘッダ・エラー・コ
ントロールHECを含んでいる。
第１図に戻って、ローカル交換節点に送られた各セル
は節点ポートを経て交換機14（SWITCH）に送られ、マル
チプレクサ16において再度多重化され、高速（例えば10
Mb/sないし2.4Gb/s）のトランク・ネットワークの同
期ディジタル・ハイ・ウェイ19を介して次のネット・ワ
ーク節点にはいり、さらに各々の送信先に送られる。
は節点ポートを経て交換機14（SWITCH）に送られ、マル
チプレクサ16において再度多重化され、高速（例えば10
Mb/sないし2.4Gb/s）のトランク・ネットワークの同
期ディジタル・ハイ・ウェイ19を介して次のネット・ワ
ーク節点にはいり、さらに各々の送信先に送られる。
交換機14における交換操作はヘッダ・プロセッサ20で
実行されるヘッダ分析プロセスを介してコントローラ18
で制御される。
実行されるヘッダ分析プロセスを介してコントローラ18
で制御される。
本発明は、大小両方の交換能力をサポートできるよう
に、交換機14及び制御手段18、20に対するフレキシブル
な構成をもたらす。その目的のために、交換機は第３図
及び第５図に示すようなモジュラー構成を有する。
に、交換機14及び制御手段18、20に対するフレキシブル
な構成をもたらす。その目的のために、交換機は第３図
及び第５図に示すようなモジュラー構成を有する。
モジュールは交換機・ステージ（例えば３つのステー
ジ）に配列され、交換機を経由して、交換機の入口ポー
トにある受信バッファやアダプタから、交換機出口ポー
トに設けられた送信アダプタバッファに到る、各入力デ
ータ・セルに対する、データ転送パスが形成される。入
力データ・セルは、交換機の入口ポートに割り当てられ
た受信アダプタ32に一時蓄積され、逐次Ｎ−１、Ｎ、Ｎ
＋１、Ｎ＋２、……のように番号が付される。出力デー
タ・セルは、スイッチ出口ポートに各々割り当てられた
送信アダプタ34に一時蓄積される。受信アダプタ32はコ
ントローラ18内に制御手段36を有する。この制御手段
は、漸進的にスイッチを経由した各セルに対するパス
（Path）を発見し予約し、次に、そのパスを肯定応答
（有効化）し、マーク（設定）するための、制御ワード
を生成するのを助ける。
ジ）に配列され、交換機を経由して、交換機の入口ポー
トにある受信バッファやアダプタから、交換機出口ポー
トに設けられた送信アダプタバッファに到る、各入力デ
ータ・セルに対する、データ転送パスが形成される。入
力データ・セルは、交換機の入口ポートに割り当てられ
た受信アダプタ32に一時蓄積され、逐次Ｎ−１、Ｎ、Ｎ
＋１、Ｎ＋２、……のように番号が付される。出力デー
タ・セルは、スイッチ出口ポートに各々割り当てられた
送信アダプタ34に一時蓄積される。受信アダプタ32はコ
ントローラ18内に制御手段36を有する。この制御手段
は、漸進的にスイッチを経由した各セルに対するパス
（Path）を発見し予約し、次に、そのパスを肯定応答
（有効化）し、マーク（設定）するための、制御ワード
を生成するのを助ける。
高速データ転送は第4A図第4B図に示された、パイプラ
イン・ベースのサイクル動作によって達成される。制御
装置は、セル番号Ｎのデータが転送されている間に、同
じ受信アダプタに一時蓄積されたＮ＋１番目のデータ・
セルに対するパスの発見の処理を実行する。これを達成
するために、制御装置は、スチーリング（stealing）サ
イクル（例えば、各セル・サイクル毎にＭ＝８までの制
御フェーズ）を形成し、（ｂ）に示すように純粋の制御
ワード部（CTRLW）と肯定応答データ（ACK/NACK）をそ
の中に含む制御ワードＣを、ルーティング（routing）
する処理を（ａ）に示すＮセルの交換処理中に挿入す
る。制御ワードは、データ・セルＮ＋１の宛先アドレス
を含んでいる。セルＮの交換転送中になされるスチール
（steal）動作による制御位相は、漸次３つの交換機ス
テージ内にセルＮ＋１のパスを見出し、肯定応答バック
を得る。このようにして、ステージ毎にパスを予約し、
最後に予約されたパスを有効化し設定（マーク）する。
イン・ベースのサイクル動作によって達成される。制御
装置は、セル番号Ｎのデータが転送されている間に、同
じ受信アダプタに一時蓄積されたＮ＋１番目のデータ・
セルに対するパスの発見の処理を実行する。これを達成
するために、制御装置は、スチーリング（stealing）サ
イクル（例えば、各セル・サイクル毎にＭ＝８までの制
御フェーズ）を形成し、（ｂ）に示すように純粋の制御
ワード部（CTRLW）と肯定応答データ（ACK/NACK）をそ
の中に含む制御ワードＣを、ルーティング（routing）
する処理を（ａ）に示すＮセルの交換処理中に挿入す
る。制御ワードは、データ・セルＮ＋１の宛先アドレス
を含んでいる。セルＮの交換転送中になされるスチール
（steal）動作による制御位相は、漸次３つの交換機ス
テージ内にセルＮ＋１のパスを見出し、肯定応答バック
を得る。このようにして、ステージ毎にパスを予約し、
最後に予約されたパスを有効化し設定（マーク）する。
３つの異なる状態が出現する。最初の状態は、パスが
交換機の出口ポートに見出される場合である。関係する
入口制御装置は肯定応答（ACK）を得て、パスは事実上
Ｎ＋１番目のセルのためにロックされ、セルＮの転送時
間中にさらに他の制御ワードが生成されることは、Ｎ＋
１番目のセルに対して同報通信が要求されない限り、あ
り得ない。同報通信により、１つのセルを１個より多い
出口ポートにディスパッチ（dispatch）し、その次の制
御ワードが他の出口ポートに対してセルＮ＋１に対する
パスを複数個生成するのに用いられる。
交換機の出口ポートに見出される場合である。関係する
入口制御装置は肯定応答（ACK）を得て、パスは事実上
Ｎ＋１番目のセルのためにロックされ、セルＮの転送時
間中にさらに他の制御ワードが生成されることは、Ｎ＋
１番目のセルに対して同報通信が要求されない限り、あ
り得ない。同報通信により、１つのセルを１個より多い
出口ポートにディスパッチ（dispatch）し、その次の制
御ワードが他の出口ポートに対してセルＮ＋１に対する
パスを複数個生成するのに用いられる。
第２の状態は、交換機のステージ２でテストされたパ
スが利用可能でない場合である。関係する入口制御ワー
ドはステージ１と２において、同じセル・サイクルの間
に処理される次の制御ワードＣで他のパスを探すことに
なる。
スが利用可能でない場合である。関係する入口制御ワー
ドはステージ１と２において、同じセル・サイクルの間
に処理される次の制御ワードＣで他のパスを探すことに
なる。
最後に、第３の状態は、パスがステージ３において自
由でない場合である。これは、パス獲得の失敗もしくは
ブロック状態であり、今調査されたＮ＋１番目のセルの
転送パスの発見動作は、次のセル処理時間まで一時的に
保持される。しかし、システムは、入口の待ち行列を走
査して新しい制御ワードを選定し現在のセル処理時間中
にパス発見の動作を再開するように構成されている。
由でない場合である。これは、パス獲得の失敗もしくは
ブロック状態であり、今調査されたＮ＋１番目のセルの
転送パスの発見動作は、次のセル処理時間まで一時的に
保持される。しかし、システムは、入口の待ち行列を走
査して新しい制御ワードを選定し現在のセル処理時間中
にパス発見の動作を再開するように構成されている。
幾つかの状況が生ずるであろう。入口待ち行列は保持
されている（パス獲得に失敗した）セルの宛先アドレス
と異なる宛先アドレスを持つ他のセルを提供することが
できる。そのセルは、次の制御ワードでパス生成のため
に選択され、すでに述べたパス生成プロセスが繰返され
る。あるいは、入口待ち行列が空であったりあるいは、
失敗した宛先アドレスのセルのみを含んでいるかもしれ
ない。そして、現状のセル転送サイクルの間は他のどの
制御ワードも処理されない。
されている（パス獲得に失敗した）セルの宛先アドレス
と異なる宛先アドレスを持つ他のセルを提供することが
できる。そのセルは、次の制御ワードでパス生成のため
に選択され、すでに述べたパス生成プロセスが繰返され
る。あるいは、入口待ち行列が空であったりあるいは、
失敗した宛先アドレスのセルのみを含んでいるかもしれ
ない。そして、現状のセル転送サイクルの間は他のどの
制御ワードも処理されない。
以上述べた方法は、データ転送中に制御ワードの処理
が強いられる、サイクル・スチール処理を伴う、パス事
前設定プロセスを実行するほんの一つの方法にすぎな
い。しかし、それは、妥当なシステム複雑度で競合（co
ntention）の機会を低減させることができる。
が強いられる、サイクル・スチール処理を伴う、パス事
前設定プロセスを実行するほんの一つの方法にすぎな
い。しかし、それは、妥当なシステム複雑度で競合（co
ntention）の機会を低減させることができる。
他の改良はパス発見制御ワード・ルーティング・シス
テムによって達成される。交換機の第１のステージでな
されたルーティグ・アルゴリズムは第２、第３の交換機
ステージのルーティング・アルゴリズムと異なる。最初
のステージにおいて、制御ワードは、その宛先アドレス
に基づくよりもむしろ予め定義された構成に基づいて交
換機内へ送られる。その構成は、各セル処理サイクルで
変り、所定のセル・サイクル内であっても周期的に変更
できる。対応するルーティング・アルゴリズムについて
は後で詳細に述べる。しかし、すでに述べたように、競
合回避の程度は交換機・ステージ１のレベルで達成され
る。
テムによって達成される。交換機の第１のステージでな
されたルーティグ・アルゴリズムは第２、第３の交換機
ステージのルーティング・アルゴリズムと異なる。最初
のステージにおいて、制御ワードは、その宛先アドレス
に基づくよりもむしろ予め定義された構成に基づいて交
換機内へ送られる。その構成は、各セル処理サイクルで
変り、所定のセル・サイクル内であっても周期的に変更
できる。対応するルーティング・アルゴリズムについて
は後で詳細に述べる。しかし、すでに述べたように、競
合回避の程度は交換機・ステージ１のレベルで達成され
る。
第２、第３の交換機ステージにおいて、制御ワード
は、その宛先アドレスに基づいて送られる。各宛先アド
レスに入口が与えられて、単一のルートが交換機によっ
て定義される。これは競合状態を引起こし、優先順位に
基づいて競合が解消される。この目的のために、制御ワ
ードは、例えば２ビット長の、優先順位フィールドを有
する。
は、その宛先アドレスに基づいて送られる。各宛先アド
レスに入口が与えられて、単一のルートが交換機によっ
て定義される。これは競合状態を引起こし、優先順位に
基づいて競合が解消される。この目的のために、制御ワ
ードは、例えば２ビット長の、優先順位フィールドを有
する。
しかし、複数の衝突する制御ワードが同じ優先順位レ
ベルを有しているときには、第２の機構が呼び出され
る。この第２の機構ないしはアルゴリズムはステージ２
と３で異なるようにして形成されている。
ベルを有しているときには、第２の機構が呼び出され
る。この第２の機構ないしはアルゴリズムはステージ２
と３で異なるようにして形成されている。
これらの機構によりよい理解のために、スイッチ装置
のブロックダイヤグラムを第５図に示す。銘記すべき
は、モジュラー構造の付加がシステムのフレキシビリテ
イを増すことである。各交換機ステージはＭモジュール
MODで形成され、各モジュールはＭ×Ｍ（Ｍ個の入口と
Ｍ個の出力）のマトリックス構成となっている。
のブロックダイヤグラムを第５図に示す。銘記すべき
は、モジュラー構造の付加がシステムのフレキシビリテ
イを増すことである。各交換機ステージはＭモジュール
MODで形成され、各モジュールはＭ×Ｍ（Ｍ個の入口と
Ｍ個の出力）のマトリックス構成となっている。
前記した競合を解決するために、ステージ２のモジュ
ールMODの入口ポートは予め定められた可変の優先順位
が与えられている。この優先順位は、ラウンド・ロビン
（round robin）ベースで各セル処理サイクル毎に順次
変わり、各ポート間の差別を避ける。一方、ステージ３
モジュールの入口ポートは所定の固定優先順位を有す
る。各モジュールMODにおいて、ポートは１乃至Ｍの番
号が付けられ、ステージ３のモジュールは上記番号に対
応して優先順位が低下する。
ールMODの入口ポートは予め定められた可変の優先順位
が与えられている。この優先順位は、ラウンド・ロビン
（round robin）ベースで各セル処理サイクル毎に順次
変わり、各ポート間の差別を避ける。一方、ステージ３
モジュールの入口ポートは所定の固定優先順位を有す
る。各モジュールMODにおいて、ポートは１乃至Ｍの番
号が付けられ、ステージ３のモジュールは上記番号に対
応して優先順位が低下する。
各モジュールMODの構成は第６図に示すとおりであ
る。モジュールは、Ｍ（＝４）×Ｍ（＝４）のマトリッ
クスから成り、交点PCはPC（i,j）で示される。ここで
はモジュールの入口ポートENであり、ｊはモジュールの
出口ポートEXを表わす。各入口ポートENには入口コント
ローラ（CEi）が設けられ、一方、各出口ポートEXは出
口コントローラ（CSj）に接続されている。破線はCE、P
S及びCS間の接続ないしは制御を示す。各交点PC（i,
j）、但し、１≦ｉ≦４、はCSjに接続されている。全て
のCEとCSは交換機制御装置18の一部を成す。
る。モジュールは、Ｍ（＝４）×Ｍ（＝４）のマトリッ
クスから成り、交点PCはPC（i,j）で示される。ここで
はモジュールの入口ポートENであり、ｊはモジュールの
出口ポートEXを表わす。各入口ポートENには入口コント
ローラ（CEi）が設けられ、一方、各出口ポートEXは出
口コントローラ（CSj）に接続されている。破線はCE、P
S及びCS間の接続ないしは制御を示す。各交点PC（i,
j）、但し、１≦ｉ≦４、はCSjに接続されている。全て
のCEとCSは交換機制御装置18の一部を成す。
動作を説明する。各関連する入口コントローラCEには
制御ワードが供給される。入口コントローラCEは出口ポ
ートを所定の機構（モジュールのステージ１に対して）
ないしは制御ワード宛先アドレス（ステージ２と３に対
して）に基づいて定義する。次に、コントローラが、宛
先の出口ポートは自由か否かを、交換機制御装置で定義
されるサイクル・スチール時間にッチェックする。衝突
状態（競合）は出口コントローラCSによって管理され
る。一方、制御ワードＣは入口コントローラCEにストア
される。衝突は同じ宛先を持ち現在処理されているモジ
ュール制御ワードの間で発生する。すなわち、制御ワー
ドで同じモジュールの出口ポートが指定されたとき生ず
る。衝突の発生しないステージ１を除いてこれは起る。
制御ワードが供給される。入口コントローラCEは出口ポ
ートを所定の機構（モジュールのステージ１に対して）
ないしは制御ワード宛先アドレス（ステージ２と３に対
して）に基づいて定義する。次に、コントローラが、宛
先の出口ポートは自由か否かを、交換機制御装置で定義
されるサイクル・スチール時間にッチェックする。衝突
状態（競合）は出口コントローラCSによって管理され
る。一方、制御ワードＣは入口コントローラCEにストア
される。衝突は同じ宛先を持ち現在処理されているモジ
ュール制御ワードの間で発生する。すなわち、制御ワー
ドで同じモジュールの出口ポートが指定されたとき生ず
る。衝突の発生しないステージ１を除いてこれは起る。
モジュールに要求された出口ポートが自由で、衝突が
もしあっても解決されたならば、現在処理中の対応制御
ワードがモジュール出口ポートを介して次の交換機ステ
ージに転送される。続いて第３のステージのパスも発見
されると、制御ワードはスイッチ制御装置によって挿入
された肯定応答データ（ACK）が選択されたスイッチ・
パスを介してフィード・バックされる。かくして、制御
ワードを１つのステージから次のステージに経路転送す
ることによりパスが見出され、このパスは、一時的にそ
のステージで予約され、それから次のセル・サイクルで
正式に使うためにマークがセットされる（設定）。
もしあっても解決されたならば、現在処理中の対応制御
ワードがモジュール出口ポートを介して次の交換機ステ
ージに転送される。続いて第３のステージのパスも発見
されると、制御ワードはスイッチ制御装置によって挿入
された肯定応答データ（ACK）が選択されたスイッチ・
パスを介してフィード・バックされる。かくして、制御
ワードを１つのステージから次のステージに経路転送す
ることによりパスが見出され、このパスは、一時的にそ
のステージで予約され、それから次のセル・サイクルで
正式に使うためにマークがセットされる（設定）。
すでに述べたように、もし衝突状態があれば、関係す
るステージ２又は３の出口コントローラCSが処理する。
そして、発見された、パスの選択された交点を一時的に
予約する。出口コントローラCSは、最高の優先順位の与
えられた制御ワードを選択することによって各モジュー
ル・ポートにおける衝突状態を処理解決する。優先順位
の争いになったとき、出口コントローラCSは、すでに述
べたように、入力ポート番号に基づいて勝った制御ワー
ドを選ぶ。これはステージ２と３だけに有効である。各
セル・サイクルにおいて最初に、出口コントローラCSは
最高の優先順位を与える入口ポートを定義する。その入
口ポートがサービスの要求をされ、制御ワード優先ビッ
トに基づく選択に勝った時、その入口ポートが選ばれ
る。さもなければ、優先順位は、サービスの要求があ
り、かつ優先順位ビットに基づく選択に勝った次の入口
ポートに与えられる。
るステージ２又は３の出口コントローラCSが処理する。
そして、発見された、パスの選択された交点を一時的に
予約する。出口コントローラCSは、最高の優先順位の与
えられた制御ワードを選択することによって各モジュー
ル・ポートにおける衝突状態を処理解決する。優先順位
の争いになったとき、出口コントローラCSは、すでに述
べたように、入力ポート番号に基づいて勝った制御ワー
ドを選ぶ。これはステージ２と３だけに有効である。各
セル・サイクルにおいて最初に、出口コントローラCSは
最高の優先順位を与える入口ポートを定義する。その入
口ポートがサービスの要求をされ、制御ワード優先ビッ
トに基づく選択に勝った時、その入口ポートが選ばれ
る。さもなければ、優先順位は、サービスの要求があ
り、かつ優先順位ビットに基づく選択に勝った次の入口
ポートに与えられる。
交換機ステージ３では、最高の優先順位が与えられる
入口ポートは常に第１のポートである。ステージ２では
アルゴリズムがやや複雑である。最初のセル・サイクル
で、各モジュールの第１の入力ポートが最高の優先順位
を与えられる。Ｘ番目のセル・サイクルにおいて、最高
の優先権は番号Ｘに与えられる（Modulo M）。
入口ポートは常に第１のポートである。ステージ２では
アルゴリズムがやや複雑である。最初のセル・サイクル
で、各モジュールの第１の入力ポートが最高の優先順位
を与えられる。Ｘ番目のセル・サイクルにおいて、最高
の優先権は番号Ｘに与えられる（Modulo M）。
選択された出口ポートを要求された入口ポートに接続
する交点が、対応する出口コントローラCSによって、一
時的に予約される。これは、肯定応答ACKに基づいて完
全に予約され、マークされあるいはセットされ、あるい
は応答NACKによって再び自由にされる。本願において、
ACKやNACKは包括的用語定義集として後で述べる。
する交点が、対応する出口コントローラCSによって、一
時的に予約される。これは、肯定応答ACKに基づいて完
全に予約され、マークされあるいはセットされ、あるい
は応答NACKによって再び自由にされる。本願において、
ACKやNACKは包括的用語定義集として後で述べる。
すでに述べた通り、ステージ１モジュールは特別に作
られている。すなわち、ステージ１の入口、出口ポート
は各々所定の構成により互いに結合されている。例え
ば、ステージ１モジュール入口ポートに供給された入力
制御ワードは、どの宛先アドレスでも自由なアルゴリズ
ムにおいてはある出口ポートに向けられる。それ故、最
初のセル・サイクルの間の第１制御ワード・サイクル・
スチールにおいて、出口ポートの割当ては、（ｉ＋Ｘ）
モジュロＭの出口ポートをｉ番目の入口ポートに接続す
るように回転する。制御サイクルの間、入口ポートがNA
CKを得た時はいつも、その入口ポートが次の最初の例え
ば（ｉ＋Ｘ＋１）番目や（ｉ＋Ｘ＋２）番目等の自由な
出口ポートに一時的に割当てられ、以下、全セル・サイ
クルが処理される間同様に割当てられる。NACK−２（す
なわちステージ２からのNACK）により、パス選択処理は
同じ制御ワードを用いながら再びステージ１入口から再
開される。NACK−３に対しては新しい制御ワードが用い
られる。
られている。すなわち、ステージ１の入口、出口ポート
は各々所定の構成により互いに結合されている。例え
ば、ステージ１モジュール入口ポートに供給された入力
制御ワードは、どの宛先アドレスでも自由なアルゴリズ
ムにおいてはある出口ポートに向けられる。それ故、最
初のセル・サイクルの間の第１制御ワード・サイクル・
スチールにおいて、出口ポートの割当ては、（ｉ＋Ｘ）
モジュロＭの出口ポートをｉ番目の入口ポートに接続す
るように回転する。制御サイクルの間、入口ポートがNA
CKを得た時はいつも、その入口ポートが次の最初の例え
ば（ｉ＋Ｘ＋１）番目や（ｉ＋Ｘ＋２）番目等の自由な
出口ポートに一時的に割当てられ、以下、全セル・サイ
クルが処理される間同様に割当てられる。NACK−２（す
なわちステージ２からのNACK）により、パス選択処理は
同じ制御ワードを用いながら再びステージ１入口から再
開される。NACK−３に対しては新しい制御ワードが用い
られる。
16×16個のポートを有するモジュールであると仮定し
て交換機エレメントの詳細を以下説明する。制御ワード
Ｃの構成は第７図に示されている。
て交換機エレメントの詳細を以下説明する。制御ワード
Ｃの構成は第７図に示されている。
制御ワードの完全性をチェックできるように、１個の
パリティ・ビット・フィールドPARが生成され、制御ワ
ードに挿入される。次の２ビット長のフィールドACK
は、そこにACKやNACKのデータをストアするのに用いら
れる。このデータは、システムに、テストされている候
補のパスは有効かすなわち自由かあるいは否かを知らせ
るためにモジュール入口ポートにフィード・バックされ
る。
パリティ・ビット・フィールドPARが生成され、制御ワ
ードに挿入される。次の２ビット長のフィールドACK
は、そこにACKやNACKのデータをストアするのに用いら
れる。このデータは、システムに、テストされている候
補のパスは有効かすなわち自由かあるいは否かを知らせ
るためにモジュール入口ポートにフィード・バックされ
る。
ACK ：パスが有効であるという意味。
NACK−2:ステージ２において、テストされたパスは無
効である（利用できない）という意味。
効である（利用できない）という意味。
NACK−3:ステージ３において、テストされたパスは無
効であるという意味。
効であるという意味。
ERR ：制御ワード・パリテイ・チェックに失敗
した（failled）という意味。
した（failled）という意味。
第８図は、第７図を引用して説明した制御フードＣの
処理を行なう第１ステージCE（ｉ）の回路構成のブロッ
ク図である。制御ワードCKはシフト・レジスタ81へ送ら
れる。タイマー（図示せず）が、タイム・アウト・セッ
トを値TCとして生成するために用いられる。このTCは、
関係するモジュール出口ポートを決定し、相当する交点
PC（i,j）をマークするために必要な最大の時間に対応
して予め定義されている。
処理を行なう第１ステージCE（ｉ）の回路構成のブロッ
ク図である。制御ワードCKはシフト・レジスタ81へ送ら
れる。タイマー（図示せず）が、タイム・アウト・セッ
トを値TCとして生成するために用いられる。このTCは、
関係するモジュール出口ポートを決定し、相当する交点
PC（i,j）をマークするために必要な最大の時間に対応
して予め定義されている。
パリティチェッカ82が各ステージにおいて制御ワード
Ｃの完全性をチェックする。
Ｃの完全性をチェックする。
第１ステージ・モジュールCE回路は、さらに出口ポー
ト選択回路83及び上記のマークを行なう回路を備えてい
る。
ト選択回路83及び上記のマークを行なう回路を備えてい
る。
ACK/NACKデータはシフト・レジスタ81と回路83の間を
転送されるように形成される。タイム・アウトTCがゼロ
になるまでにシフト・レジスタ81が出口ポート選択回路
83からNACK−３を全く受取らなかったと仮定すると、シ
フト・レジスタ81にストアされている制御ワードＣは次
のステージへ転送される。もし、ACKが受信されたら、
回路CEは不活動状態、すなわち次のセル処理がなされか
つセル・パスがセットされるまでは以降のサイクル・ス
チール動作を実行しない状態になる。
転送されるように形成される。タイム・アウトTCがゼロ
になるまでにシフト・レジスタ81が出口ポート選択回路
83からNACK−３を全く受取らなかったと仮定すると、シ
フト・レジスタ81にストアされている制御ワードＣは次
のステージへ転送される。もし、ACKが受信されたら、
回路CEは不活動状態、すなわち次のセル処理がなされか
つセル・パスがセットされるまでは以降のサイクル・ス
チール動作を実行しない状態になる。
さて、NACK−２が第１ステージ・モジュールにフィー
ド・バックされたと仮定すると、次の制御サイクルの間
に同じ制御ワードが処理されるべきである。この目的の
ために、NACK−２は出口ポート選択装置83に転送され
る。
ド・バックされたと仮定すると、次の制御サイクルの間
に同じ制御ワードが処理されるべきである。この目的の
ために、NACK−２は出口ポート選択装置83に転送され
る。
他方、NACK−３が第１ステージ・モジュールにフィー
ド・バックされたと仮定すると、新しい制御ワードが次
の制御サイクルで処理される。この制御ワードは他の一
時蓄積された入力セルの中身のヘッダーを用いて生成さ
れ、この制御ワードはシフトレジスタ81にストアされ
る。
ド・バックされたと仮定すると、新しい制御ワードが次
の制御サイクルで処理される。この制御ワードは他の一
時蓄積された入力セルの中身のヘッダーを用いて生成さ
れ、この制御ワードはシフトレジスタ81にストアされ
る。
最後に、フィード・バック・制御ワードがERRデータ
を含んでいると仮定すると、同じ制御ワードが次の制御
サイクルで再び処理される。２番目のERRバックがある
と、受信アダプタ行列のセルが捨てられ、新しい制御ワ
ードが待ち行列の次のセルのために生成される。
を含んでいると仮定すると、同じ制御ワードが次の制御
サイクルで再び処理される。２番目のERRバックがある
と、受信アダプタ行列のセルが捨てられ、新しい制御ワ
ードが待ち行列の次のセルのために生成される。
出口ポート選択装置83は、同じモジュールに対する出
口ポートの占有状態、最初の制御サイクルで選ばれた出
口ポートの位置状態、制御サイクルを開始させるために
最後の制御サイクルで選ばれた出口ポート及び前の制御
サイクルの間にNACK−３を受信した入口ポートを考慮し
て選ばれた出口ポートの各状態を永続保持する。
口ポートの占有状態、最初の制御サイクルで選ばれた出
口ポートの位置状態、制御サイクルを開始させるために
最後の制御サイクルで選ばれた出口ポート及び前の制御
サイクルの間にNACK−３を受信した入口ポートを考慮し
て選ばれた出口ポートの各状態を永続保持する。
選択装置83は、最初に、すなわち第１のセル・サイク
ルの最初の制御サイクルにおいて、ｉ番目の出口ポート
を選択するようにセットされる。次に、Ｘ番目のセル・
サイクルの最初の制御サイクルにおいて、ｊ番目の出口
ポートが選ばれる（ｊ＝Ｘモジュロ16）。
ルの最初の制御サイクルにおいて、ｉ番目の出口ポート
を選択するようにセットされる。次に、Ｘ番目のセル・
サイクルの最初の制御サイクルにおいて、ｊ番目の出口
ポートが選ばれる（ｊ＝Ｘモジュロ16）。
選択装置83は、ACKデータを受信したら次のセル・サ
イクルまで非活動状態にする。あるいは、NACKやERRデ
ータを受信して選択装置83は次の制御サイクルで次の自
由な出口ポートを前に選択された出口ポートに追随して
選択する（モジュロ16）。しかし、もしすでに選択され
た出口ポートが再び選択すべく指定されたら、シフトレ
ジスタ81にNACK−３が送られる。
イクルまで非活動状態にする。あるいは、NACKやERRデ
ータを受信して選択装置83は次の制御サイクルで次の自
由な出口ポートを前に選択された出口ポートに追随して
選択する（モジュロ16）。しかし、もしすでに選択され
た出口ポートが再び選択すべく指定されたら、シフトレ
ジスタ81にNACK−３が送られる。
選択装置83は指定された交点を形成するように、出口
ポートが指定されたらいつでも信号をCSへ送る。
ポートが指定されたらいつでも信号をCSへ送る。
第９図に第１ステージ出口コントローラCSjのブロッ
ク図が示されている。第６図に関してすでに述べたよう
に、CSjは、交点PC（l,j）〜PC（M,j）にマークする制
御を行なうために、入口コントローラCEi（ｉ＝１……
Ｍ）から情報を得る。
ク図が示されている。第６図に関してすでに述べたよう
に、CSjは、交点PC（l,j）〜PC（M,j）にマークする制
御を行なうために、入口コントローラCEi（ｉ＝１……
Ｍ）から情報を得る。
加えて、交点が活動状態でかつ有効化（マーク済）さ
れたとき、占有データOCCが対応の出口コントローラCSj
に転送され、占有（OCC）メモリにストアされる。この
占有データは各入口コントローラCEにも送られそこにス
トアされる。
れたとき、占有データOCCが対応の出口コントローラCSj
に転送され、占有（OCC）メモリにストアされる。この
占有データは各入口コントローラCEにも送られそこにス
トアされる。
第10図及び第11図に各々示した通り、第２、第３のス
テージ・モジュールの入口コントローラCEi及び出口コ
ントローラCSjは対応するステージ１の回路と少し異な
る。
テージ・モジュールの入口コントローラCEi及び出口コ
ントローラCSjは対応するステージ１の回路と少し異な
る。
第10図に示す通り、入口コントローラCEiは予め定め
られた値Tcに等しい制御時間中に処理される制御ワード
をストアするためのシフト・レジスタ101を有する。レ
ジスタ101には更に、出口ポート参照番号を示す４個の
アドレス・ビット（DA）、２個の優先順位ビット（PRI
O）及び１個のパリティ・ビット（PAR）がストアされて
いる。時間Tcがカウントされた後、装置104を介して２
ビットの信号が供給される。もし、その信号がACKであ
れば、ACKで更新された制御信号が次のステージへ転送
される。
られた値Tcに等しい制御時間中に処理される制御ワード
をストアするためのシフト・レジスタ101を有する。レ
ジスタ101には更に、出口ポート参照番号を示す４個の
アドレス・ビット（DA）、２個の優先順位ビット（PRI
O）及び１個のパリティ・ビット（PAR）がストアされて
いる。時間Tcがカウントされた後、装置104を介して２
ビットの信号が供給される。もし、その信号がACKであ
れば、ACKで更新された制御信号が次のステージへ転送
される。
換言すると、もしステージ２が処理中であれば制御ワ
ードはステージ３へ転送され、もしステージ３が処理中
であれば制御ワードがステージ２へ送られる。
ードはステージ３へ転送され、もしステージ３が処理中
であれば制御ワードがステージ２へ送られる。
逆に、もし与えられた信号がNACK−２、NACK−３ある
いはERRであれば、更新された制御信号はすぐ前のステ
ージにフィード・バックされる。
いはERRであれば、更新された制御信号はすぐ前のステ
ージにフィード・バックされる。
ERR装置102で実行されるパリティ制御は、レジスタ10
1にストアされている制御ワードに対するパリティを計
算することによって生成されるパリティ・ビットと、制
御ワードのパリティ・ビット（PAR）とを用語牽引でチ
ェックすることによってなされる。ERR信号や信
号も適当に認識装置104に供給される。
1にストアされている制御ワードに対するパリティを計
算することによって生成されるパリティ・ビットと、制
御ワードのパリティ・ビット（PAR）とを用語牽引でチ
ェックすることによってなされる。ERR信号や信
号も適当に認識装置104に供給される。
優先順位回路103は２ビットの優先順位データと４ビ
ットの出口ポート・アドレスとを得る。この２ビット優
先順位データは、指定された出口ポートに対応する出口
コントローラCSへ送られる。
ットの出口ポート・アドレスとを得る。この２ビット優
先順位データは、指定された出口ポートに対応する出口
コントローラCSへ送られる。
肯定応答装置104は各制御サイクル毎にリセットされ
る。もし転送の間にパリティの変更があれば肯定応答装
置104はERR装置102からERR信号を受信し、また、接続さ
れた出口コントローラからACKやNACKを受信する。も
し、出口ポートが使用中かNACKが受信されたならば、肯
定応答装置104はNACK−２かNACK−３（どのステージを
対象としているかによって決る）をシフトレジスタ101
に供給する。また、肯定応答装置104がACKを得れば、こ
のACKはシフトレジスタ101にストアされる。
る。もし転送の間にパリティの変更があれば肯定応答装
置104はERR装置102からERR信号を受信し、また、接続さ
れた出口コントローラからACKやNACKを受信する。も
し、出口ポートが使用中かNACKが受信されたならば、肯
定応答装置104はNACK−２かNACK−３（どのステージを
対象としているかによって決る）をシフトレジスタ101
に供給する。また、肯定応答装置104がACKを得れば、こ
のACKはシフトレジスタ101にストアされる。
第２、第３ステージの出口コントローラCSjが第11図
に示されている。第１ステージCSjと同様に、占有回路2
01が設けられている、出口ポートが自由でないとき、OC
C信号が優先順位ビット・コントローラ202に送られる。
このコントローラ202は、次に各要求された入口ポート
を肯定応答する肯定応答装置204にNACKを送る。もし、
反対にがオンならば、制御ワードの優先順位が比
較され、優先順位テストに敗れた装置を肯定応答するよ
う肯定応答装置にNACKを送る。
に示されている。第１ステージCSjと同様に、占有回路2
01が設けられている、出口ポートが自由でないとき、OC
C信号が優先順位ビット・コントローラ202に送られる。
このコントローラ202は、次に各要求された入口ポート
を肯定応答する肯定応答装置204にNACKを送る。もし、
反対にがオンならば、制御ワードの優先順位が比
較され、優先順位テストに敗れた装置を肯定応答するよ
う肯定応答装置にNACKを送る。
優先順位入口ポート・コントローラ203は、最初に、
すなわち各セル・サイクルに、ラウンド・ロビン形式で
入口ポートに優先順位を指定するのに用いられる。も
し、ポートが活動状態にあり、しかもNACKを受信してい
なければ、ラウンド・ロビン形式で優先順位が割り当て
られる。さもなければ、優先順位入口ポート・コントロ
ーラは、活動状態でかつNACKがなく前の最高の優先順位
の入口ポートを指定する。勝者は、ACK信号を生成する
と共に対応する交点を切替える。
すなわち各セル・サイクルに、ラウンド・ロビン形式で
入口ポートに優先順位を指定するのに用いられる。も
し、ポートが活動状態にあり、しかもNACKを受信してい
なければ、ラウンド・ロビン形式で優先順位が割り当て
られる。さもなければ、優先順位入口ポート・コントロ
ーラは、活動状態でかつNACKがなく前の最高の優先順位
の入口ポートを指定する。勝者は、ACK信号を生成する
と共に対応する交点を切替える。
肯定応答装置204は各制御サイクルにおいてリセット
され、それから、競争で選ばれなかった入口ポートから
NACKを受取り、また選ばれた入口ポートからACKを受取
る。あるいは、もし、出口ポートが使用中であれば全て
の要求入口ポートからNACKを得る。これらのデータは、
同時に対応する入口コントローラECへ送られる。
され、それから、競争で選ばれなかった入口ポートから
NACKを受取り、また選ばれた入口ポートからACKを受取
る。あるいは、もし、出口ポートが使用中であれば全て
の要求入口ポートからNACKを得る。これらのデータは、
同時に対応する入口コントローラECへ送られる。
第６図を参照して述べたように、あるモジュールを経
由するデータ・パスは交点PCを経由して形成される。各
交点PCは活動状態（すなわち交点がマークされるかスイ
ッチ・オンされる）あるいは非活動状態のいずれかにで
きるシフトレジスタを備えており、出口コントローラCS
からパルス信号を受信した時活動状態にされる。換言す
ると、フィード・バック制御ワードがACKを含んでいれ
ば、交点PCは活動状態に保持され、OCC信号は出口コン
トローラ・メモリ（第11図、201）にストアされる。交
点PCは、それから“有効化された（Validated）”とマ
ークされる。すなわち、現在のセル・サイクル及び次の
セル・サイクル（次のセル・サイクル中の制御サイクル
の間を除く）も活動状態のままである。かくして、セル
・パスが設定される。
由するデータ・パスは交点PCを経由して形成される。各
交点PCは活動状態（すなわち交点がマークされるかスイ
ッチ・オンされる）あるいは非活動状態のいずれかにで
きるシフトレジスタを備えており、出口コントローラCS
からパルス信号を受信した時活動状態にされる。換言す
ると、フィード・バック制御ワードがACKを含んでいれ
ば、交点PCは活動状態に保持され、OCC信号は出口コン
トローラ・メモリ（第11図、201）にストアされる。交
点PCは、それから“有効化された（Validated）”とマ
ークされる。すなわち、現在のセル・サイクル及び次の
セル・サイクル（次のセル・サイクル中の制御サイクル
の間を除く）も活動状態のままである。かくして、セル
・パスが設定される。
一方、フィード・バック制御ワードNACKからERRを含
んでいたら、交点PCは非活動状態とされ、パスはリセッ
トされる。一度、データ・セルが交換機を介して転送さ
れると、パスは自動的にリセットされる。
んでいたら、交点PCは非活動状態とされ、パスはリセッ
トされる。一度、データ・セルが交換機を介して転送さ
れると、パスは自動的にリセットされる。
G.効果 以上述べたように、データ・セル転送中に、次のデー
タ・セルの転送のためのパスを設定すなわち発見し、予
約し、それからパスをセットするための処理を、制御ワ
ードを用いてサイクル・スチール・ベースで実行するこ
とによって、非常に高速の交換機を提供することができ
る。
タ・セルの転送のためのパスを設定すなわち発見し、予
約し、それからパスをセットするための処理を、制御ワ
ードを用いてサイクル・スチール・ベースで実行するこ
とによって、非常に高速の交換機を提供することができ
る。
さらに、モジュラ構造の導入によって、システムの基
本原理は変えずにトラフィック速度の高い交換機として
設計寿命を伸ばすことができる。例えば、どれかのステ
ージにおいてモジュールの数を変えることにより、そし
て、あるいは、交換機当りのステージの数を変え、かつ
モジュールの接続方法を変えることによって、基本シス
テムは変えずに長く使用できる。
本原理は変えずにトラフィック速度の高い交換機として
設計寿命を伸ばすことができる。例えば、どれかのステ
ージにおいてモジュールの数を変えることにより、そし
て、あるいは、交換機当りのステージの数を変え、かつ
モジュールの接続方法を変えることによって、基本シス
テムは変えずに長く使用できる。
第１図は、本発明を含むシステムの概要を示す図であ
る。第2A図及び第2B図は、本発明によるデータ配列の例
を示す図である。第３図は、本発明の実施例になる交換
機の概要を示す図である。第4A図及び第4B図は、本発明
のサイクル・スチールを説明する図、第５図は、本発明
に適用されるモジラーのブロック図、第６図は本発明の
交換機のモジュール構成の詳細を示す図、第７図は、制
御ワード構成の例を示す図、第８図〜第11図は各々モジ
ュール構成の例を示す図である。 符号の説明 11……セル 14……交換機 18……コントローラ 32……受信アダプタ 34……送信アダプタ 36……制御手段
る。第2A図及び第2B図は、本発明によるデータ配列の例
を示す図である。第３図は、本発明の実施例になる交換
機の概要を示す図である。第4A図及び第4B図は、本発明
のサイクル・スチールを説明する図、第５図は、本発明
に適用されるモジラーのブロック図、第６図は本発明の
交換機のモジュール構成の詳細を示す図、第７図は、制
御ワード構成の例を示す図、第８図〜第11図は各々モジ
ュール構成の例を示す図である。 符号の説明 11……セル 14……交換機 18……コントローラ 32……受信アダプタ 34……送信アダプタ 36……制御手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アラン・ヴドレンヌ フランス国06400カニユ、ブレヴアー ル・ダルサス38番地 (56)参考文献 電子情報通信学会技術研究報告，ＳＥ 87−132 電子情報通信学会論文誌 Ｖｏｌ．Ｊ 73−Ｂ−Ｉ，Ｎｏ．12，Ｐ．894−901
Claims (9)
- 【請求項１】非同期で受信したデータ・セルを、１つの
マルチ・ステージ交換機の入口ポートから少くとも１つ
のセル宛先に対応した交換機の出口ポートへ転送するた
めの高速デイジタル・パケット交換システムであって、 （ａ）非同期で受信したデータ・セルを一時蓄積するた
めの受信バッファ手段と、 （ｂ）Ｎ番目のセルの転送中に、上記交換機を介してＮ
＋１番目のセルを転送すべきパスを発見し、かつ設定す
るための制御手段を備え、該制御手段は、 セルの宛先アドレス・フィールドを含む制御ワードを生
成し、該フィールドをＮ＋１番目のセルの宛先データと
共に送る制御ワード生成手段と、 サイクル・スチール手段と、 上記サイクル・スチール手段及び上記制御ワード生成手
段に応答して、Ｎ番目のセル転送の間にサイクル・スチ
ール単位で漸次（Ｎ＋１）番目のデータ・セルのパスを
見出し、予約し、設定するパス生成手段と を含み、さらに上記サイクル・スチール手段は、 Ｎ番目のセルの転送処理サイクルを周期的にスチールす
る手段と、 上記サイクル・スチールの発生に応答して上記Ｎ＋１番
目のパス生成手段を各サイクル・スチールの発生毎にト
リガする手段、及び、 Ｎ番目のセルの転送処理中に、パスを発見した後にＮ＋
１番目のセルのパスを設定するための後続のサイクル・
スチールを無効にする手段と を備えていることを特徴とする高速ディジタル・パケッ
ト交換システム。 - 【請求項２】上記データ・セルは情報セクションとヘッ
ダ・セクションとを有し、上記制御ワードの宛先アドレ
スは上記ヘッダ・セクションによってもたらされること
を特徴とする請求項１項記載の高速パケット交換システ
ム。 - 【請求項３】上記サイクル・スチール手段における後続
のサイクル・スチールを無効にする手段は、Ｎ＋１番目
のセルの同時通報が要求されない限り、後続のサイクル
・スチールを無効にすることを特徴とする請求項１また
は２記載の高速パケット交換システム。 - 【請求項４】上記制御手段は、上記Ｎ＋１番目のセルの
転送のためのパスを発見した時上記制御ワードに応答
（ACK）データを挿入する手段と、 上記応答データを上記Ｎ＋１番目のセルの交換機入口ポ
ートに戻すための手段とを備え、それによって上記発見
されたパスを設定することを特徴とする請求項３記載の
高速パケット交換システム。 - 【請求項５】上記マルチ・ステージ交換機は３ステージ
交換機であり、上記制御手段は、ステージ２や３で各々
自由なパスを発見できなかったときステージ２からの応
答データNACK−２とステージ３からの応答データNACK−
３を異なるように符号化する符号化手段と、 上記交換機入口制御手段が上記NACK−２のデータを受取
った場合、同じ制御ワードで次のサイクル・スチールが
発生したときステージ１と２に対するパス生成を再開
し、あるいは上記制御手段が上記NACK−３のデータを受
取ったとき上記パス生成において違った制御ワードを生
成する手段と を備えていることを特徴とする請求項４記載の高速パケ
ット交換システム。 - 【請求項６】上記入口ポート制御手段がNACK−３のデー
タを受取ったときパス生成を再開する手段は、 同じ受信バッファ手段で待ち行列をなしているセルを走
査し、それらのセルの宛先アドレス獲得に最後に失敗し
たＮ＋１番目のセルの宛先アドレスと比較する手段と、 上記比較において獲得に失敗したＮ＋１番目のセルと違
った宛先アドレスを持つ一時蓄積されたセルを上記比較
手段が検出できなかったとき、現在処理中のＮ番目のセ
ルの間に続くサイクル・スチールを無効にするために上
記走査手段に応答する手段と を有することを特徴とする請求項５記載の高速パケット
交換システム。 - 【請求項７】上記制御手段は、所定の構成によって、ス
テージ１の入口ポートと出口ポートを互いに連携させる
ことによりステージ１における制御ワード発見のパスを
形成する手段と、 上記制御ワード内の宛先アドレスに基づいてステージ２
と３に制御ワードを発見するパスを形成する手段と を備えていることを特徴とする請求項６記載の高速パケ
ット交換システム。 - 【請求項８】上記所定の構成は、 ステージの出口と入口の関係を周期的に変えるよう構成
されていることを特徴とする請求項７記載の高速パケッ
ト交換システム。 - 【請求項９】ステージ２とステージ３にルートを形成す
る手段は、上記制御ワードに優先順位フィールドを有し
かつそこに優先順位データを挿入することによって競合
状態を解決する手段を有し、ステージ３の優先順位は固
定され、ステージ２についてはラウンド・ロビン形式で
変化することを特徴とする請求項８記載の高速パケット
交換システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP89480103.4 | 1989-06-29 | ||
| EP89480103A EP0405042B1 (en) | 1989-06-29 | 1989-06-29 | High speed digital packet switching system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0338137A JPH0338137A (ja) | 1991-02-19 |
| JP2699985B2 true JP2699985B2 (ja) | 1998-01-19 |
Family
ID=8203064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15008990A Expired - Lifetime JP2699985B2 (ja) | 1989-06-29 | 1990-06-11 | 高速デイジタル・パケット交換システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5038343A (ja) |
| EP (1) | EP0405042B1 (ja) |
| JP (1) | JP2699985B2 (ja) |
| DE (1) | DE68918275T2 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268532A (ja) * | 1990-03-19 | 1991-11-29 | Fujitsu Ltd | Ａｔｍセルのブロードキャスト方式 |
| GB9011743D0 (en) * | 1990-05-25 | 1990-07-18 | Plessey Telecomm | Data element switch |
| JP2821255B2 (ja) * | 1990-09-12 | 1998-11-05 | 株式会社日立製作所 | 通信網接続装置 |
| US5166926A (en) * | 1990-12-18 | 1992-11-24 | Bell Communications Research, Inc. | Packet address look-ahead technique for use in implementing a high speed packet switch |
| US5703879A (en) * | 1991-08-02 | 1997-12-30 | Gpt Limited | ATM switching arrangement |
| US5345443A (en) * | 1992-04-30 | 1994-09-06 | At&T Bell Laboratories | Network-based digital bandwidth-on-demand |
| US5664107A (en) * | 1992-10-13 | 1997-09-02 | Bay Networks, Inc. | Method for providing for automatic topology discovery in an ATM network or the like |
| US5694547A (en) * | 1992-10-13 | 1997-12-02 | Bay Networks, Inc. | System for registration of clients in an ATM network providing for communication of client registration messages to a central manager |
| US5430716A (en) * | 1993-01-15 | 1995-07-04 | At&T Corp. | Path hunt for efficient broadcast and multicast connections in multi-stage switching fabrics |
| AU724624B2 (en) * | 1993-01-29 | 2000-09-28 | Telefonaktiebolaget Lm Ericsson (Publ) | Controlled access ATM switch |
| MX9308193A (es) * | 1993-01-29 | 1995-01-31 | Ericsson Telefon Ab L M | Conmutador atm de acceso controlado. |
| US5631935A (en) * | 1993-05-06 | 1997-05-20 | Run-Rad Unlimited Networking, Ltd. | Method and apparatus for governing information transfer using an efficient transport protocol |
| SE515148C2 (sv) * | 1993-06-23 | 2001-06-18 | Ericsson Telefon Ab L M | Styrning av cellväljare |
| JPH0779233A (ja) * | 1993-06-29 | 1995-03-20 | Synoptics Commun Inc | トポロジを確定する装置及びトポロジ情報を通信する方法及び装置 |
| US5400325A (en) * | 1993-06-29 | 1995-03-21 | Synoptics Communications, Inc. | Method and apparatus providing for hunt groups in an ATM network of the like |
| US5450578A (en) * | 1993-12-23 | 1995-09-12 | Unisys Corporation | Method and apparatus for automatically routing around faults within an interconnect system |
| US5495589A (en) * | 1993-12-23 | 1996-02-27 | Unisys Corporation | Architecture for smart control of bi-directional transfer of data |
| SE504985C2 (sv) * | 1995-05-09 | 1997-06-09 | Ericsson Telefon Ab L M | ATM-växelkärna |
| KR0146762B1 (ko) * | 1995-07-24 | 1998-08-17 | 양승택 | 병렬 공통 버스형 고속 패킷 교환 시스템에 중재 교환 장치 및 그 방법 |
| KR0146446B1 (ko) * | 1995-07-24 | 1998-08-17 | 양승택 | 병렬 공통 버스형 고속 패킷 교환 시스템의 가입자 입출력 장치 |
| US5651005A (en) * | 1995-08-29 | 1997-07-22 | Microsoft Corporation | System and methods for supplying continuous media data over an ATM public network |
| DE69636126T2 (de) * | 1995-11-15 | 2006-12-07 | Enterasys Networks, Inc. | Verteilte verbindungsorientierte dienste für vermittelte fernmeldenetz |
| US5684800A (en) * | 1995-11-15 | 1997-11-04 | Cabletron Systems, Inc. | Method for establishing restricted broadcast groups in a switched network |
| US5784374A (en) * | 1996-02-06 | 1998-07-21 | Advanced Micro Devices, Inc. | Contention resolution system in ATM switch |
| US6747954B1 (en) | 1997-12-19 | 2004-06-08 | Telefonaktiebolaget Lm Ericsson (Publ) | Asynchronous transfer mode switch providing pollstate status information |
| US6483831B1 (en) * | 1997-12-19 | 2002-11-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Asynchronous transfer mode switch |
| US6477143B1 (en) | 1998-01-25 | 2002-11-05 | Dror Ginossar | Method and apparatus for packet network congestion avoidance and control |
| JP2002533998A (ja) * | 1998-12-18 | 2002-10-08 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | プロセッサクラスタを有する電気通信プラットホーム用のインターネットプロトコルハンドラ |
| WO2001011915A1 (de) * | 1999-08-05 | 2001-02-15 | Siemens Aktiengesellschaft | Verfahren und vorrichtung zum selektiven übertragen einer nachricht in einem digitalen vermittlungssystem |
| US6578086B1 (en) | 1999-09-27 | 2003-06-10 | Nortel Networks Limited | Dynamically managing the topology of a data network |
| US7065076B1 (en) * | 2000-08-25 | 2006-06-20 | Promise Technology, Inc. | Modular scalable switching networks |
| US6912390B2 (en) | 2000-12-22 | 2005-06-28 | Telefonaktiebolaget Lm Ericsson | Connection handling in SRNC relocation |
| US7016369B2 (en) | 2000-12-22 | 2006-03-21 | Telefonaktiebolaget Lm Ericsson (Publ) | Binding information for telecommunications network |
| GB0226819D0 (en) * | 2002-11-16 | 2002-12-24 | Marconi Comm Ltd | Construction of a path through a packet network |
| US7356587B2 (en) * | 2003-07-29 | 2008-04-08 | International Business Machines Corporation | Automatically detecting malicious computer network reconnaissance by updating state codes in a histogram |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4656622A (en) * | 1984-09-26 | 1987-04-07 | American Telephone And Telegraph Company | Multiple paths in a self-routing packet and circuit switching network |
| FR2572871B1 (fr) * | 1984-11-08 | 1987-01-23 | Labo Cent Telecommunicat | Commutateur de paquets asynchrone |
| US4696000A (en) * | 1985-12-12 | 1987-09-22 | American Telephone And Telegraph Company, At&T Bell Laboratories | Nonblocking self-routing packet and circuit switching network |
| US4821258A (en) * | 1986-08-06 | 1989-04-11 | American Telephone And Telegraph Company At&T Bell Laboratories | Crosspoint circuitry for data packet space division switches |
| US4817084A (en) * | 1986-10-16 | 1989-03-28 | Bell Communications Research, Inc. | Batcher-Banyan packet switch with output conflict resolution scheme |
| US4761780A (en) * | 1986-12-22 | 1988-08-02 | Bell Communications Research, Inc. | Enhanced efficiency Batcher-Banyan packet switch |
-
1989
- 1989-06-29 DE DE68918275T patent/DE68918275T2/de not_active Expired - Lifetime
- 1989-06-29 EP EP89480103A patent/EP0405042B1/en not_active Expired - Lifetime
-
1990
- 1990-06-11 JP JP15008990A patent/JP2699985B2/ja not_active Expired - Lifetime
- 1990-06-20 US US07/541,428 patent/US5038343A/en not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| 電子情報通信学会技術研究報告，ＳＥ８７−１３２ |
| 電子情報通信学会論文誌 Ｖｏｌ．Ｊ７３−Ｂ−Ｉ，Ｎｏ．１２，Ｐ．８９４−９０１ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE68918275D1 (de) | 1994-10-20 |
| JPH0338137A (ja) | 1991-02-19 |
| EP0405042A1 (en) | 1991-01-02 |
| EP0405042B1 (en) | 1994-09-14 |
| DE68918275T2 (de) | 1995-03-30 |
| US5038343A (en) | 1991-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2699985B2 (ja) | 高速デイジタル・パケット交換システム | |
| US6122279A (en) | Asynchronous transfer mode switch | |
| US5361255A (en) | Method and apparatus for a high speed asynchronous transfer mode switch | |
| KR100334922B1 (ko) | 효율적인출력요구패킷스위치와방법 | |
| US4884264A (en) | Hybrid time multiplex switching system with optimized buffer memory | |
| US5745489A (en) | Buffered crosspoint matrix for an asynchronous transfer mode switch and method of operation | |
| US4991172A (en) | Design of a high speed packet switching node | |
| EP0195589B1 (en) | Switching system for transmission of data | |
| US4752777A (en) | Delta network of a cross-point switch | |
| JP4006205B2 (ja) | 別々の出力バッファを備えたスイッチング構成および方法 | |
| US20050152352A1 (en) | Scalable crossbar matrix switching apparatus and distributed scheduling method thereof | |
| JPH10164096A (ja) | マルチキャスト・パケット・アクセス調停方法 | |
| JPH10224377A (ja) | デジタル信号の双方向伝送のための経路指定スイッチ | |
| JPH0715435A (ja) | 非同期転送モード交換装置 | |
| US5398235A (en) | Cell exchanging apparatus | |
| JPH10190710A (ja) | アクセス調停方法 | |
| JPS6342542A (ja) | デ−タパケット空間分割スイッチおよびデ−タパケットの交換方法 | |
| US5414696A (en) | Cell exchanging apparatus | |
| JPH10224376A (ja) | デジタル信号の双方向伝送用経路指定スイッチ | |
| US7130301B2 (en) | Self-route expandable multi-memory packet switch with distributed scheduling means | |
| EP0960501A2 (en) | Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method | |
| US6621824B1 (en) | Data transmission system and method of operation | |
| US6819675B2 (en) | Self-route multi-memory expandable packet switch with overflow processing means | |
| US7254139B2 (en) | Data transmission system with multi-memory packet switch | |
| US7142515B2 (en) | Expandable self-route multi-memory packet switch with a configurable multicast mechanism |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 13 |