KR0146762B1 - 병렬 공통 버스형 고속 패킷 교환 시스템에 중재 교환 장치 및 그 방법 - Google Patents

병렬 공통 버스형 고속 패킷 교환 시스템에 중재 교환 장치 및 그 방법

Info

Publication number
KR0146762B1
KR0146762B1 KR1019950021929A KR19950021929A KR0146762B1 KR 0146762 B1 KR0146762 B1 KR 0146762B1 KR 1019950021929 A KR1019950021929 A KR 1019950021929A KR 19950021929 A KR19950021929 A KR 19950021929A KR 0146762 B1 KR0146762 B1 KR 0146762B1
Authority
KR
South Korea
Prior art keywords
signal
value
polling
address
bit
Prior art date
Application number
KR1019950021929A
Other languages
English (en)
Other versions
KR970009050A (ko
Inventor
김동원
류원
김대웅
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950021929A priority Critical patent/KR0146762B1/ko
Priority to US08/685,571 priority patent/US5809027A/en
Publication of KR970009050A publication Critical patent/KR970009050A/ko
Application granted granted Critical
Publication of KR0146762B1 publication Critical patent/KR0146762B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40084—Bus arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/16—Arrangements for providing special services to substations
    • H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H04L12/40195—Flexible bus arrangements involving redundancy by using a plurality of nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44—Star or tree networks

Abstract

본 발명은 병렬 공통 버스형 고속 패킷 교환 시스템의 중재 교환 장치 및 그 방법에 관한 것으로, 각 노드들간에 일대일 통신, 일대 다수들간의 통신을 지원하며, 각 노드로부터 발생한 패킷을 신속, 정확하게 전달하는 병렬 공통 버스형 고속 패킷 교환 시스템의 중재 교환 장치 및 그 방법을 제공하기 위하여, 폴링에 의하여 중재를 수행하고 공통 병렬 버스를 통하여 데이타를 전달하는 비교적 간단한 매체 접근 프로토콜을 가지면서 320Mbps급의 고속의 성능을 내며, 공통 버스의 사용권을 중재하는 방식에 있어서 폴링과 데이타 전달이 병렬로 처리되고, 패킷 헤드의 정보 분석 및 조작을 통하여 일대일 통신 뿐만아니라 브로드캐스팅, 멀티캐스팅이 가능하며, 확장을 통하여 노드 접속수가 192개까지 가능하도록 하여 버스 사용 효율을 높일 수 있고, 확장이 가능하며, 성형의 근거리 통신망이나 고속 패킷 교환을 필요로 하는 대형 통신 시스템의 내부 고속 연동망으로 활용할 수 있는 효과가 있다.

Description

병렬 공통 버스형 고속 패킷 교환 시스템의 중재 교환 장치 및 그 방법
제1도는 병렬 공통 버스형 고속 패킷 교환 시스템의 전체 구성도,
제2도는 병렬 공통 버스형 고속 패킷 교환 시스템의 연동 확장 구성도,
제3도는 패킷 포맷 및 헤드 필드의 구성도,
제4도는 본 발명에 따른 중재 교환 장치의 구성도,
제5도는 본 발명에 따른 동작 타이밍도,
제6도는 본 발명에 따른 전체 흐름도.
*도면의 주요 부분에 대한 부호의 설명
7:폴링 프로세서 8:태그 분석기
9:무빙 프로세서 10:소스 주소 레지스터
11:길이 카운터 12:헤드 변환부
13:비교기 14:목적지 주소 레지스터
본 발명은 병렬 공통 버스형 고속 패킷 교환 시스템의 중재 교환 장치 및 그 방법에 관한 것으로, 특히 각 노드들간에 일대일 통신, 일대 다수들간의 통신을 지원하며, 각 노드로부터 발생한 패킷을 신속, 정확하게 전달하기 위하여 가입자 입출력 장치, 중재 교환 장치, 병렬 공통 버스부로 구성된 병렬 공통 버스형 고속 패킷 교환 시스템의 중재 교환 장치 및 그 방법에 관한 것이다.
종래의 패킷 교환 또는 메시지 교환 통신 방식은 직렬 연결 형태의 토큰링이나 직렬 버스 형태의 이더넷, 토큰 버스등의 소결합 방식의 저속 LAN(Local Area Network)기술과 광섬유 등을 이용한 보다 고속의 FDDI(Fiber Distributed Data Interface), DQDB(Distributed Queue Dual Bus),ATMR(Asynchronous Tranfer Mode Ring) 등의 MAN(Metropolitan Area Network)기술이 이용되고 있다. 또한, 밀결합 형태의 공통 메모리 통신 방식, 공통 시스템 버스 방식들이 병렬 컴퓨터 및 소형 패킷 교환 장치들에 이용되고 있는 상황이다.
이러한 방식들 중 랜(LAN), 맨(MAN)등은 근거리의 분산된 노드들간의 통신을 위하여 비교적 복잡한 매체 접근 통신 프로토콜을 사용하여 성능에 비해 (약 100Mbps 미만) 고가인 문제점이 있었고, 밀결합 방식의 공통 메모리, 공통 시스템 버스 방식은 공통 매체(메모리, 버스)에 대한 사용권을 중재하는 방식이 요구/승인/인지 등의 중재후 사용권이 주어지는 방식으로 중재 시간이 비교적 길어 공통 매체 이용률이 낮은 편으로 수용 가능한 노드수가 적으며 또한 한 셀프내의 백플레인 실장 규모로서 근거리의 분산 노드들을 수용할 수 없는 문제점이 있었다.
상기 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 폴링에 의하여 중재를 수행하고 공통 병렬 버스를 통하여 데이타를 전달하는 비교적 간단한 매체 접근 프로토콜을 가지면서 320Mbps급의 고속의 성능을 내며, 공통 버스의 사용권을 중재하는 방식에 있어서 폴링과 데이타 전달이 병렬로 처리되므로 버스 사용 효율이 높고, 패킷 헤드의 정보 분석 및 조작을 통하여 일대일 통신 뿐만아니라 브로드캐스팅, 멀티캐스팅이 가능하며, 확장을 통하여 노드 접속수가 192개까지 가능한 병렬 공통 버스형 고속 패킷 교환 시스템의 중재 교환 장치 및 그 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 장치는, 병렬 공통 버스형 고속 패킷 교환 시스템에 있어서, 외부로부터 전송 요구 신호를 입력받아 무빙 요구 신호를 출력하며, 무빙 요구에 대한 응답 신호를 입력받아 폴링 주소 AS(Address Strobe) 신호와 폴링 주소를 외부로 출력하는 폴링 프로세싱 수단;외부로부터 태그 신호를 입력받아 시작, 계속, 끝 태그를 나타내는 신호를 출력하는 태그 분석 수단; 외부로부터 입력되는 LEN비트를 래치 신호에 따라 래치하며 길이 카운터 감소 클럭 신호에 따라 길이 카운터를 감소하여 카운터 값을 출력하는 길이 카운팅 수단;
B비트, M비트가 세팅된 경우 외부로부터 입력되는 헤드 필드를 래치 신호에 따라 래치한 후에 변환 신호에 따라 소스시스템 ID(SSID)비트에 자신의 고유SSID를 쓰고, 헤드 변환부 출력 인에이블 신호에 따라 변환된 헤드 데이타를 자기 자신과 외부로 출력하는 헤드 변환수단; 외부로부터 입력되는 SSID 필드와 자신의 고유 SSID를 비교하여 비교된 값을 출력하는 비교수단; 외부로부터 B비트, M비트, DA비트를 입력받아 래치 신호에 따라 래치하여 목적지 주소를 외부로 출력하는 목적지 주소 레지스터; 상기 폴링 프로세싱 수단으로부터 폴링 주소를 입력받아 래치 신호에 따라 래치하여 소스 주소를 외부로 출력하는 소스 주소 레지스터; 및 상기 폴링 프로세싱 수단의 무빙 요구 신호를 입력받아 상기 소스 주소 레지스터에 래치 신호를 출력하고 상기 폴링 프로세싱 수단에 응답 신호를 출력하며, 상기 태그 분석 수단으로부터 시작, 계속, 끝 태그신호를 입력받아 태그값에 따라 상기 길이 카운팅 수단 및 목적지 주소 레지스터에 래치 신호를 출력하고, 상기 길이 카운팅 수단에 길이 카운터 감소 클럭 신호를 출력하여 상기 길이 카운팅 수단으로부터 카운터 값을 입력받으며, B비트, M비트를 입력받아 세팅된 경우 상기 헤드 변환 수단에 래치 신호를 출력하고, 상기 비교 수단의 출력을 입력받아 상기 헤드 변환 수단에 변환 신호를 출력하고 외부로 소스 주소 AS신호를 출력하며, 상기 헤드 변환 수단에 헤드 변환부 출력 인에이블 신호를 출력하고, 외부로 소스 주소 AS신호, 목적지 주소 AS신호, 읽기 .쓰기 신호, 패킷 카운터 증감 신호를 출력하는 무빙 프로세싱 수단을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 방법은, 병렬 공통 버스형 고속 패킷 교환 시스템의 중재 교환 장치에 적용되는 중재 교환 방법에 있어서, 폴링 프로세싱 수단의 폴링 주소 값을 '0'으로 초기하고 폴링 주소 AS신호를 발생한 후에 무빙 프로세싱 수단에게 무빙 요구 신호를 출력하는 제1단계; 상기 제1단계 수행 후, 상기 무빙 프로세싱 수단은 상기 폴링 프로세싱 수단으로부터 무빙 요구 신호를 수신하면 소스 주소 래치 신호를 발생하고 응답 신호를 상기 폴링 프로세싱 수단으로 출력하고 소스 주소 AS신호와 읽기 신호를 출력한 후에 입력된 태그값의 상태를 판단하는 제2단계; 상기 제2단계 수행 후, 태그값이 시작 프레임이면 패킷 헤드 처리를 수행하는 제3단계; 상기 제2단계 수행 후, 태그 값이 계속 프레임이면 패킷 전달 교환 동작을 수행하는 제4단계; 및 상기 제2단계 수행 후, 태그값이 끝 프레임이면 패킷 전달 종료 처리를 수행하는 제5단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.
제1도는 병렬 공통 버스형 고속 패킷 교환 시스템의 전체 구성도로서, 1은 중재 교환 장치, 2는 가입자 입출력 장치, 3은 가입자 노드, 4,5,6은 각각 제어 신호 버스, 데이타 신호 버스, 주소 신호 버스로 공통 버스를 나타낸다.
병렬 공통 버스형 고속 패킷 교환 시스템은 각 가입자 노드(3)들과 직렬 접속되어 패킷 교환의 입출력을 담당하는 가입자 입출력 장치(2), 상기 가입자 입출력 장치(2)들간에 공통 매체인 병렬 공통 버스 사용권을 중재하고 패킷 데이타들의 전달을 담당하는 중재 교환 장치(1) 및 패킷 데이타들의 실제 수송로 역활의 데이타 신호 버스(5)와 상기 가입자 입출력 장치(2)와 중재 교환 장치(1)사이의 제어 신호 버스(4)와 주소 신호 버스(6)로 구성된 병렬 공통 버스등 크게 3개의 기능부로 구성된다.
각 기능부는 고유의 주소를 가지며, 이러한 주소의 할당은 2비트로 할당되어 최대 3개의 장치를 연동 구조로서 수용가능한 패킷 교환 시스템의 주소와 중재 교환 장치(1)의 ID(Identification)를 나타내는 시스템 ID와 6비트가 할당되어 한 장치당 64채널까지 수용가능한 가입자 입출력 장치(2)의 주소를 나타내는 가입자 입출력 장치 ID로 할당된다. 따라서, 3개의 장치를 연동 확장 구조로 운용시 최대 192개의 채널이 수용되며 각 채널은 시스템 ID(Identification)와 가입자 입출력 장치 ID를 합쳐서 고유 주소화하여 할당된다.
제2도는 병렬 공통 버스형 고속 패킷 교환 시스템의 연동 확장 구성도로서, 교환 시스템간 가입자 입출력 장치(2)들을 상호 연결함으로써 구성이 된다.
연동확장 구조에서 브로드캐스팅 및 멀티캐스팅은 패킷을 수신한 가입자 입출력 장치(2)가 속한 중재 교환 장치가 소스 중재 교환 장치가 되며 상기 소스 중재 교환 장치의 ID가 소스 시스템 ID(SSID)가 된다.
제3도는 패킷 포맷 및 헤드 필드의 구성도로서, 32비트의 데이타와 4비트의 태그로 구성된다.
32비트의 데이타는 브로드캐스팅 신호를 나타내기 위한 1비트의 B비트, 멀티캐스팅 신호를 나타내기 위한 1비트의 M비트,B비트 또는 M비트가 세트될때 소스 가입자 입출력 장치(2)로부터는 '0'값으로 설정되며 중재 교환 장치(1)를 거치면서 중재 교환 장치(1)가 자기 자신의 시스템 ID를 새겨넣기 위한 소스 시스템ID(SSID), 4바이트 정렬 데이타를 만들기 위하 패킷 길이가 4의 배수로 나누어지지 않을 경우, 나머지 바이트를 채워넣는 갯수를 나타내는 PAD(Padding byte count), 바이트 수로 표시하며 전체 패킷의 길이를 나타내는 LEN, 목적지 주소를 나타내거나 M비트가 세트될때는 그룹 주소를 나타내는 DA(Destination Address), 소스 주소를 나타내는 SA(Source Address)로 구성된 헤드 필드와 다수의 32비트 데이타 필드와 에러 검출 코드를 나타내는 CRC-32(Cyclic Redundancy Code)로 구성된다. 4비트의 태그는 시작을 나타내는 SOF(Start of Frame), 계속을 나타내는 COF(Continuous of Frame), 끝을 나타내는 EOF(End of Frame)로 구성된다.
제4도는 본 발명에 따른 중재 교환 장치(1)의 전체 구성도로서, 중재 교환 장치(1)는 병렬 공통 버스를 통하여 각 가입자 입출력 장치(2)의 상태 파악 및 버스 사용권 중재를 위한 폴링 중재 기능과 패킷 헤드 분석 및 데이타 교환 전달 기능을 담당한다.
중재 교환 장치(1)는 외부로부터 전송 요구 신호를 입력받아 무빙 요구 신호를 무빙 프로세서(9)로 출력하여 무빙 요구에 대한 응답 신호를 무빙 프로세서(9)로부터 입력받아 폴링 주소AS(Address Strobe)신호와 폴링 주소를 외부로 출력하고 폴링 주소를 소스 주소 레지스터(10)로도 출력하는 폴링 프로세서(7), 외부로부터 4비트의 태그 신호를 입력받아 시작, 계속, 끝 태그를 나타내는 신호를 무빙 프로세서(9)로 출력하는 태그 분석기(8), 외부로부터 입력되는 LEN비트를 무빙 프로세서(9)로부터 입력되는 래치 신호에 따라 래치하여 무빙 프로세서(9)로부터 입력되는 길이 카운터 감소 클럭 신호에 따라 카운터를 감소하여 카운터 값을 무빙 프로세서(9)에 출력하는 길이 카운터(11), B비트, M비트가 세팅된 경우 외부로부터 입력되는 32비트 데이타의 헤드 필드를 무빙 프로세서(9)의 변환 신호에 따라 소스시스템 ID(SSID)비트에 자신의 고유 SSID를 쓰고, 무빙 프로세서(9)의 출력 인에이블 신호에 따라 변환된 헤드 데이타를 자기 자신과 외부로 출력하는 헤드 변환부(12), 외부로부터 입력되는 32비트 데이타의 헤드 필드중 SSID 필드와 자신의 고유 SSID를 비교하여 비교된 값을 무빙 프로세서(9)로 출력하는 비교기(13), 외부로부터 입력되는 32비트 데이타의 헤드 필드중 B브트, M비트, DA비트를 입력받아 무빙 프로세서(9)의 래치 신호에 따라 래치하여 목적지 주소를 외부로 출력하는 목적지 주소 레지스터(14), 상기 폴링 프로세서(7)로부터 폴링 주소를 입력받아 무빙 프로세서(9)의 래치 신호에 따라 래치하여 소스 주소를 외부로 출력하는 소스 주소 레지스터(10) 및 상기 폴링 프로세서(7)의 무빙 요구 신호를 입력받아 상기 소스 주소 레지스터(10)에 래치 신호를 출력하고 상기 폴링 프로세서(7)에 응답 신호를 출력하며, 상기 태그 분석기(8)로부터 시작, 계속, 끝 태그 신호를 입력받아 태그값에 따라 길이 카운터(11) 및 목적지 주소 레지스터(14)에 래치 신호를 출력하고 상기 길이 카운터(11)에 감소 클럭 신호를 출력하여 길이 카운터(11)로부터 카운터 값을 입력받아며, B비트, M비트를 입력받아 세팅된 경우 상기 헤드 변환부(12)에 래치 신호를 출력하고, 상기 비교기(13)의 출력을 입력받아 상기 헤드 변환부(12)에 변환 신호와 소스 가입자 입출력 장치에 비활성화된 소스 주소 AS신호를 출력하고, 상기 헤드 변환부(12)에 헤드 변환부 출력 인에이블 신호를 출력하고, 가입자 입출력 장치(2)로 소스 주소 AS신호, 목적지 주소 AS신호, 읽기, 쓰기 신호, 패킷 카운터 증감 신호를 출력하는 무빙 프로세서(9)를 구비한다.
한편, 상기 헤드 변환부(12)는 브로드캐스팅, 멀티캐스팅 전송일 경우에 외부로부터 입력되는 32비트 데이타의 헤드 필드를 무빙 프로세서(9)의 래치 신호에 따라 래치하는 레지스터(12-1), 상기 레지스터(12-1)로부터 래치된 헤드 필드를 입력받아 상기 무빙 프로세서(9)의 변환 신호에 의해 SSID비트에 자기 자신의 고유 SSID비트를 쓰는 선택기 (12-2) 및 상기 레지스터(12-1)와 선택기(12-2)의 출력을 입력받아 변환된 헤드 필드를 무빙 프로세서(9)의 출력 인에이블 신호에 의해 데이타 버스에 출력하고 자기 자신에게 피드백하는 버퍼부(12-3)를 구비한다.
교환 전달 동작에서 목적지가 하나일 경우는 일대일 통신이라 하고, 장치내의 모든 가입자 입출력 장치(2)를 목적지로 할때를 브로드캐스팅이라 하며, 장치내의 특정 그룹을 정해 그룹 소속 가입자 입출력 장치(2)들을 목적지로 할때를 멀티캐스팅이라 한다. 일대일 통신은 패킷 헤드의 B비트 또는 M비트가 세트되지 않은 경우이며 DA 비트가 목적지 주소를 나타낸다. 브로드캐스팅은 패킷헤드의 B비트가 세트되고, M비트는 세트되지 않은 경우이며 이때 DA비트는 무시되고, 목적지 주소의 B비트가 활성화된다. 브로드캐스팅을 원하는 가입자 노드(3)는 패킷 헤드의 B비트를 세트하고, SSID비트는 0의 값으로 초기화하여 페킷을 전송해야 한다. 단일 패킷 교환 시스템내에서는 B비트가 세트된 브로드캐스팅 처리는 모든 가입자 입출력 장치(2)에서 수신 처리가 되며, 연동 확장 구조에서는 브로드캐스팅 패킷을 접수한 가입자 입출력 장치(2)가 속한 중재 교환 장치(1)를 소스 중재 교환 장치라 하고 이의 ID를 소스시스템ID(SSID)라 한다. 멀티캐스팅은 페킷 헤드의 M비트가 세트되고 B비트가 세트되지 않았으 때를 말하며, 브로드캐스팅일대와 동작 방법은 같다. 단, 목적지 주소인 DA필드가 그룹 주소를 나타내며 그룹 주소 해석 방식을 따르는 것이 다르다.
상기와 같이 구성된 중재 교환 장치(1)의 동작을 제5도의 타이밍도와 함께 살펴보면, 폴링 프로세서(7)는 제5도의 (a)와 같은 폴링 주소를 순차적으로 발생시켜 가며 각 가입자 입출력 장치(2)로부터의 요구 신호 발생 유무를 검사해 나가는 역할을 한다. 만약 요구 신호가 활성화된 가입자 입출력 장치(2)가 있다면 무빙 프로세서(9)에게 무빙 요구 신호를 출력한다. 무빙 프로세서(9)는 무빙 서비스가 가능한 시기에 응답 신호를 폴링 프로세서(7)에게 출력하고, 폴링 프로세서(7)는 동시에 그때의 폴링 주소를 소스 주소 레지스터(10)에 무빙 프로세서(9)의 래치 신호에 의해 래치하여 제5도의 (b)와 같은 소스 주소를 출력한다. 폴링 프로세서(7)는 응답 신호를 받으면 다음 차례의 요구 신호가 발생한 가입자 입출력 장치(2)가 있는 지를 검사하는 폴링 검사를 계속한다. 이러한 폴링 프로세서(7)는 SAM448 시퀀서(Sequencer)로 구성된다.
무빙 프로세서(9)는 래치된 소스 주소의 유효함을 표시하는 소스 주소 AS(Address Strobe)신호를 활성화시킴과 동시에 공통 버스상에 제5도의 (d)와 같은 읽기 신호를 발생시킨다. 이때, 소스로 선택된 가입자 입출력 장치(2)로부터 패킷 데이타가 데이타 버스상에 읽혀져 나오게 되며 첫번째로 읽혀진 4바이트 데이타 및 4비트 태그 값은 제3도의 패킷 포맷 구성도에서와 같이 패킷 헤드 정보로 취급되므로 태그 분석기(8)에서 분석된다.
태그 분석기(8)는 패킷의 시작, 계속, 끝 프레임을 검출해서 무빙 프로세서(9)에게 알려주며 무빙 프로세서(9)는 시작 프레임인 경우 길이카운터(11)와 목적지 주소 레지스터(14)에게 래치 신호를 발생시켜 길이 카운터(11)에는 LEN비트를 래치하고, 목적지 주소 레지스터(14)에는 B비트, M비트, DA비트를 래치하여 데이타가 출력될 목적지를 나타내는 제5도의(c)와 같은 목적지 주소를 출력한다.
무빙 프로세서(9)는 입력된 32비트 데이타의 헤드 필드중 B비트, M비트를 입력받아 세트되었는지 판단하여 세트되지 않은 경우는 DA 비트가 나타내는 목적지 주소로 데이타 전달 과정을 수행하고, 세트된 경우는 헤드 변환부(12)에 래치 신호를 출력하여 패킷 헤드를 레지스터(12-1)에 래치한다.
비교기(13)에서는 입력된 헤드 필드중 SSID비트값과 자기 자신의 고유의 SSID값을 비교하여 비교된 값을 무빙 프로세서(9)에게 출력하고, 무빙 프로세서(9)는 비교기(13)의 출력이 '0'인 경우는 헤드 변환부(12)의 선택기(12-2)에 변환 신호를 출력하여 소스시스템 ID(SSID)필드에 자기 자신의 고유 SSID값을 새겨넣는 동작을 수행하며, 비교기(13)의 출력이 일치하지 않으면 자기가 소스시스템이 아니므로 패킷 전달 과정을 수행하고, 비교기(13)의 출력이 일치한 경우는 브로드캐스팅,멀티캐스팅이 완료된 것이므로 패킷 소거 동작으로 들어간다. 무빙 프로세서(9)는 제5도의 (k)와 같이 헤드 변환 신호가 발생되면 소스 가입자 입출력 장치(2)에게 출력되고 있는 제5도의 (h)와 같이 소스 주소 AS 신호를 비활성화시키며 소스 가입자 입출력 장치(2)에서는 데이타 버스에 출력하고 있는 헤드 데이타의 출력을 차단시킨다. 이때 제5도의 (j)와 같이 무빙 프로세서(9)로부터 헤드 변환부(12)에 래치된 정보와 선택기(12-2)를 거친 정보가 출력되어 목적지 가입자 입출력 장치(2)에게 전달된다.
패킷 소거 동작은 소스 주소 AS신호와 읽기 신호만 발생시키고, 쓰기 신호는 발생시키지 않으면서 패킷 길이만큼 읽어냄으로써 자동 소거되도록 한다. 패킷 전달 과정은 무빙 프로세서(9)는 소스 주소 AS신호와 읽기 신호에 의해 읽혀진 데이타를 목적지 주소 AS신호와 쓰기 신호를 출력하여 패킷 헤드 정보중 LEN비트를 래치한 상기 길이 카운터(11)에 무빙 프로세서(9)는 읽기, 쓰기신호에 맞추어 제5도의 (g)와 같이 길이 카운터 감소 클럭 신호를 발생시켜 주면서 선택된 목적지 가입자 입출력 장치(2)로 출력하고, 길이 카운터(11)의 출력 카운터 값을 입력받아 카운터 값이 '0'이 될때까지 반복적으로 수행한다. 카운터값이 '0'이 되면 하나의 패킷이 모두 무빙된 것으로 간주하며, 태그 분석기(8)로부터 입력된 끝 프레임 신호와 일치하는지 확인하고 만약 일치하지 않으면 오류가 발생한 것으로 간주하여 에러 처리하고, 일치하면 패킷 카운터 증가,감소 신호를 가입자 입출력 장치(2)에 출력한다.
제6도는 본 발명에 따른 전체 흐름도로서, 본 발명은 폴링 프로세서(7)와 무빙 프로세서(9)에 탑재되어 동작한다.
먼저, 폴링 프로세서(7)의 폴링 주소 값을 '0'으로 초기하고(50) 폴링 주소 AS신호를 발생한 후에(51) 가입자 입출력 장치(2)에서 전송 요구 신호가 발생하였는지 순차적으로 검사를 수행하여 전송 요구 신호가 검출되었는지 판단하여(52) 전송요구 신호가 발생하지 않았으면 폴링 주소값을 증가시켜 폴링 주소 어드레스 스트로브 발생과정 부터 계속 수행하고(53), 전송 요구 신호가 검출되면 무빙 프로세서(9)에게 무빙 요구 신호를 출력한다(54).
이후, 무빙 프로세서(9)로부터 응답 신호를 수신할때까지 대기하여 응답 신호를 수신하면 폴링 주소값을 증가시켜 폴링 주소 어드레스 스트로브 발생 과정부터 계속 수행한다(55).
무빙 프로세서(9)는 폴링 프로세서(7)로부터 무빙 요구 신호를 수신하면(56) 소스 주소 래치 신호를 발생하여 소스 주소 레지스터(10)에 출력하고(57) 응답 신호를 폴링 프로세서(7)로 출력한 후에(58) 소스 주소 AS신호와 읽기 신호를 출력하여 전송을 요구한 가입자 입출력 장치(2)로부터 데이타를 읽어온다(59). 입력된 32비트 입력 데이타중 4비트의 태그 신호는 태그 분석기(8)에 의해 분석되어 무빙 프로세서(9)에 입력되며 무빙 프로세서(9)는 입력된 태그값의 상태를 판단하여(59) 시작 프레임이면 패킷 헤드의 처리 동작을 수행한다.
패킷 헤드 처리 동작은 길이 카운터(11)와 목적지 주소 레지스터(14)에 래치 신호를 출력한 후에 (61) 패킷 헤드 필드의 B비트, M비트가 세트되었는지 판단하여(62) 세트되어 있으면 비교기(13)로부터 SSID비트의 비교된 값을 입력받아(63) '0'이면 브로드캐스팅 또는 멀티캐스팅을 위한 초기화 상태이므로 헤드 변환부(12)에 변환 신호를 출력하여 SSID비트에 자기 자신의 고유 SSID값을 쓰고(67) 일치 신호이면 브로드캐스팅, 멀티캐스팅이 완료된 상태이므로 패킷 소거 처리 동작을 수행한다.
패킷 소거 처리 동작은 길이 카운터(11)에 길이 카운터 감소 클럭 신호를 출력하고(64)소스 주소 AS신호와 읽기 신호를 출력한 후에(65) 길이 카운터(11)의 출력 값을 판단하여(66) 출력 값이 '0'이면 소거 동작이 완료된 것이므로 초기 상태로 복귀하고 출력값이 '0'이 아니면 길이 카운터 감소 클럭 신호를 출력하는 과정부터 반복 수행한다.
B비트,M비트가 세트되어 있지 않았거나, SSID비트의 비교값이 불일치하거나, 헤드변환 처리를 수행하였거나, 분석된 태그값이 계속 프레임이면 패킷 전달 교환 동작을 수행한다. 패킷 전달 교환 동작은 목적지 주소 AS신호와 쓰기 신호를 공통 버스에 출력하고(68) 길이 카운터(11)에 길이 카운터 감소 클럭 신호를 출력하여(68) 태그값이 끝 프레임이 입력될때까지 소스 주소 AS신호와 읽기 신호를 출력하는 과정(59)부터 반복 수행한다.
태그값이 끝프레임이 입력되면 길이 카운터(11)의 카운터값이 '0'인지 확인하여(70) '0'이 아니면 에러 처리를 하고(71), '0'이면 패킷 카운터 증가,감소 신호를 가입자 입출력 장치(2)로 출력하고 초기상태로 복귀한다(72).
상기와 같이 구성되어 동작하는 본 발명은 병렬 공통 버스 기반의 시스템 버스 구조를 가지며 고속의 중재 교환부를 두어, 폴링, 중재, 교환 동작이 전용 하드웨어 처리기에 의해 병렬 동작 처리됨으로써, 버스 사용 효율을 높일 수 있고 확장이 가능하며, 브로드캐스팅, 멀티캐스팅이 지원되므로 성형의 근거리 통신망이나 고속 패킷 교환을 필요로 하는 대형 통신 시스템의 내부 고속 연동망으로 활용할 수 있는 효과가 있다.

Claims (8)

  1. 병렬 공통 버스형 고속 패킷 교환 시스템에 있어서, 외부로부터 전송 요구 신호를 입력받아 무빙 요구 신호를 출력하며, 무빙 요구에 대한 응답 신호를 입력받아 폴링 주소AS(Address Strobe) 신호와 폴링 주소를 외부로 출력하는 폴링 프로세싱 수단(7); 외부로부터 태그 신호를 입력받아 시작, 계속, 끝 태그를 나타내는 신호를 출력하는 태그 분석 수단(8); 외부로부터 입력되는 LEN비트를 래치 신호에 따라 래치하며 길이 카운터 감소 클럭 신호에 따라 길이 카운터를 감소하여 카운터 값을 출력하는 길이 카운팅 수단(11); B비트,M비트가 세팅된 경우 외부로부터 입력되는 헤드 필드를 래치 신호에 따라 래치한 후에 변환 신호에 따라 소스시스템 ID(SSID) 비트에 자신의 고유 SSID를 쓰고, 헤드 변환부 출력 인에이블 신호에 따라 변환된 헤드 데이타를 자기 자신과 외부로 출력하는 헤드 변환 수단(12); 외부로부터 입력되는 SSID 필드와 자신의 고유 SSID를 비교하여 비교된 값을 출력하는 비교수단(13); 외부로부터 B비트, M비트, DA비트를 입력받아 래치 신호에 따라 래치하여 목적지 주소를 외부로 출력하는 목적지 주소 레지스터(14); 상기 폴링 프로세싱 수단(7)으로부터 폴링 주소를 입력받아 래치 신호에 따라 래치하여 소스 주소를 외부로 출력하는 소스 주소 레지스터(10); 및 상기 폴링 프로세싱 수단(7)의 무빙 요구 신호를 입력받아 상기 소스 주소 레지스터(10)에 래치 신호를 출력하고 상기 폴링 프로세싱 수단(7)에 응답 신호를 출력하며, 상기 태그 분석 수단(8)으로부터 시작, 계속, 끝 태그신호를 입력받아 태그값에 따라 상기 길이 카운팅 수단 (11) 및 목적지 주소 레지스터(14)에 래치 신호를 출력하고, 상기 길이 카운팅 수단(11)에 길이 카운터 감소 클럭 신호를 출력하여 상기 길이 카운팅 수단(11)으로부터 카운터 값을 입력받으며, B비트, M비트를 입력받아 세팅된 경우 상기 헤드 변환 수단(12)에 래치 신호를 출력하고, 상기 비교 수단(13)의 출력을 입력받아 상기 헤드 변환 수단(12)에 변환 신호를 출력하고 외부로 소스 주소 AS신호를 출력하며, 상기 헤드 변환 수단(12)에 헤드 변환부 출력 인에이블 신호를 출력하고, 외부로 소스 주소 AS신호, 목적지 주소 AS신호, 읽기 .쓰기 신호, 패킷 카운터 증감 신호를 출력하는 무빙 프로세싱 수단(9)을 구비하는 것을 특징으로 하는 병렬 공통 버스형 고속 패킷 교환 시스템의 중재 교환 장치.
  2. 제2항에 있어서, 상기 헤드 변환 수단(12)은, 브로드 캐스팅, 멀티캐스팅 전송일 경우에 외부로부터 입력되는 데이타의 헤드 필드를 상기 무빙 프로세싱 수단(9)의 래치 신호에 따라 래치하는 레지스터(12-1); 상기 레지스터(12-1)로부터 래치된 헤드 필드를 입력받아 상기 무빙 프로세싱 수단(9)의 변환 신호에 의해 SSID비트에 자기 자신의 고유 SSID비트를 쓰는 선택 수단(12-2); 및 상기 레지스터(12-1)와 선택수단(12-2)의 출력을 입력받아 변환된 헤드 필드를 상기 무빙 프로세싱 수단(9)의 헤드 변환부 출력 인에이블 신호에 의해 외부로 출력하고 자기 자신에기 피드백하는 버퍼링 수단(12-3)을 구비하는 것을 특징으로 하는 병렬 공통 버스형 고속 패킷 시스템의 중재 교환 장치.
  3. 병렬 공통 버스형 고속 패킷 시스템의 중재 교환 장치에 적용되는 중재 교환 방법에 있어서, 폴링 프로세싱 수단(7)은 폴링 주소 값을 '0'으로 초기하고 폴링 주소 AS신호를 발생한 후에 무빙 프로세싱 수단(9)에게 무빙 요구 신호를 출력하는 제1단계(50내지 55); 상기 제1단계(50 내지 55) 수행 후, 상기 무빙 프로세싱 수단(9)은 상기 폴링 프로세싱 수단(7)으로부터 무빙 요구 신호를 수신하면 소스 주소 래치 신호를 발생하고 응답 신호를 상기 폴링 프로세싱 수단(7)으로 출력하고 소스 주소 AS신호와 읽기 신호를 출력한 후에 입력된 태그값의 상태를 판단하는 제2단계(56 내지 60); 상기 제2단계(56 내지 60) 수행 후, 태그값이 시작 프레임이면 패킷 헤드 처리를 수행하는 제3단계(61 내지 67); 상기 제2단계(56 내지 60) 수행 후, 태그 값이 계속 프레임이면 패킷 전달 교환 동작을 수행하는 제4단계(68,69); 및 상기 제2단계(56 내지 60) 수행 후, 태그값이 끝 프레임이면 패킷 전달 종료 처리를 수행하는 제5단계(70 내지 72)를 포함하는 것을 특징으로 하는 병렬 공통 버스형 고속 패킷 시스템의 중재 교환 방법.
  4. 제3항에 있어서, 상기 제1단계(50 내지 55)는, 상기 폴링 프로세싱 수단(7)의 폴링 주소 값을 '0'으로 초기하고 폴링 주소 AS신호를 발생한 후에 가입자 입출력 장치(2)에서 전송 요구 신호가 발생하였는지 검사하는 제6단계(50내지 52); 상기 제6단계(50내지 52) 수행 후, 전송 요구 신호가 발생하지 않았으면 폴링 주소값을 증가시켜 폴링 주소 어드레스 스트로브 발생 과정부터 반복 수행하는 제7단계(53); 및 상기 제6단계(50내지 52) 수행 후, 전송 요구 신호가 검출되면 무빙 프로세싱 수단(9)에게 무빙 요구 신호를 출력한 후에 상기 무빙 프로세싱 수단(9)으로부터 응답 신호를 수신할때까지 대기하여 응답 신호를 수신하면 폴링 주소값을 증가시켜 폴링 주소 어드레스 스트로브 발생 과정부터 계속 수행하는 제8단계(54,55)를 포함하는 것을 특징으로 하는 병렬 공통 버스형 고속 패킷 교환 시스템의 중재 교환 방법.
  5. 제3항에 있어서, 상기 제3단계(61내지 67)는, 길이 카운팅수단(11)과 목적지 주소 레지스터(14)에 래치 신호를 출력한 후에 패킷 헤드 필드의 B비트, M비트가 세트되어 있으면 비교수단(13)로부터 SSID비트의 비교된 값을 입력받아 그 값을 판단하는 제6단계(61 내지 63); 상기 제6단계(61 내지 63)수행 후,비교된 값이 '0'이면 헤드 변환수단(12)에 변환 신호를 출력하여 SSID비트에 자기 자신의 고유 SSID값을 쓰는 제7단계(67);및 상기 제6단계(61내지 63)수행 후, 비교된 값이 일치 신호이면 브로드캐스팅, 멀티캐스팅이 완료된 상태이므로 패킷 소거 처리 동작을 수행하는 제8단계(64내지 66)를 포함하는 것을 특징으로 하는 병렬 공통 버스형 고속 패킷 시스템의 중재 교환 방법.
  6. 제5항에 있어서, 상기 제8단계(64 내지 66)는, 상기 길이 카운팅수단(11)에 길이 카운터 감소 클럭 신호를 출력하고 소스 주소 AS신호와 읽기 신호를 출력한 후에 상기 길이 카운팅수단(11)의 출력 값을 판단하는 제9단계(64내지 66); 및 상기 제9단계(64 내지 66) 수행 후, 출력 값이 '0'이면 소거 동작이 완료된 것이므로 초기 상태로 복귀하고 출력값이 '0'이 아니면 길이 카운터 감소 클럭 신호를 출력하는 과정부터 반복 수행하는 제10단계를 포함하는 것을 특징으로 하는 병렬 공통 버스형 고속 패킷 교환 시스템의 중재 교환 방법.
  7. 제3항에 있어서,상기 제4단계(68,69)는, B비트,M비트가 세트되어 있지 않았거나, SSID비트의 비교값이 불일치하거나, 헤드변환 처리를 수행하였거나, 분석된 태그값이 계속 프레임이면 목적지 주소 AS신호와 쓰기 신호를 공통 버스에 출력하는 제6단계(68); 길이 카운팅수단(11)에 길이 카운터 감소 클럭 신호를 출력하여 태그값이 끝 프레임이 입력될때까지 소스 주소 AS신호와 읽기 신호를 출력하는 과정부터 반복 수행하는 제7단계(69)를 포함하는 것을 특징으로 하는 병렬 공통 버스형 고속 패킷 교환 시스템의 중재 교환 방법.
  8. 제3항에 잇어서, 상기 제5단계(70 내지 72)는, 길이 카운팅 수단(11)의 카운터 값이 '0'인지 확인하는 제6단계(70); 상기 제6단계(70)수행 후, 카운터 값이 '0'이 아니면 에러처리를 하는 제7단계(71);및 상기 제6단계(70) 수행 후, 카운터 값이 '0'이면 패킷 카운터 증가, 감소 신호를 가입자 입출력 수단(2)으로 출력하고 초기 상태로 복귀하는 제8단계(72)를 포함하는 것을 특징으로 하는 병렬 공통 버스형 고속 패킷 교환 시스템의 중재 교환 방법.
KR1019950021929A 1995-07-24 1995-07-24 병렬 공통 버스형 고속 패킷 교환 시스템에 중재 교환 장치 및 그 방법 KR0146762B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950021929A KR0146762B1 (ko) 1995-07-24 1995-07-24 병렬 공통 버스형 고속 패킷 교환 시스템에 중재 교환 장치 및 그 방법
US08/685,571 US5809027A (en) 1995-07-24 1996-07-24 Arbitration switching system and a method of arbitration switching in a high-speed packet switching system with a parallel common bus type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950021929A KR0146762B1 (ko) 1995-07-24 1995-07-24 병렬 공통 버스형 고속 패킷 교환 시스템에 중재 교환 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR970009050A KR970009050A (ko) 1997-02-24
KR0146762B1 true KR0146762B1 (ko) 1998-08-17

Family

ID=19421443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021929A KR0146762B1 (ko) 1995-07-24 1995-07-24 병렬 공통 버스형 고속 패킷 교환 시스템에 중재 교환 장치 및 그 방법

Country Status (2)

Country Link
US (1) US5809027A (ko)
KR (1) KR0146762B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735190B1 (en) 1998-10-21 2004-05-11 Lucent Technologies Inc. Packet transport method device utilizing header removal fields
US6408001B1 (en) 1998-10-21 2002-06-18 Lucent Technologies Inc. Method for determining label assignments for a router
US6298394B1 (en) * 1999-10-01 2001-10-02 Stmicroelectronics, Ltd. System and method for capturing information on an interconnect in an integrated circuit
JP4595195B2 (ja) * 1999-12-28 2010-12-08 パナソニック株式会社 セキュリティシステム
US6513092B1 (en) * 2000-04-18 2003-01-28 Nec Eluminant Technologies, Inc. 1:N protection switching architecture for common processing units
US6813267B1 (en) * 2000-09-11 2004-11-02 Sun Microsystems, Inc. Tunable broadcast/point-to-point packet arbitration
US20020112070A1 (en) * 2000-12-08 2002-08-15 The Boeing Company Network controller for digitally controlling remote devices via a common bus
US6708239B1 (en) * 2000-12-08 2004-03-16 The Boeing Company Network device interface for digitally interfacing data channels to a controller via a network
EP1892890A3 (en) * 2000-12-08 2011-04-20 The Boeing Company Network controller for digitally controlling remote devices via a common bus
JP3795016B2 (ja) * 2001-04-26 2006-07-12 ザ・ボーイング・カンパニー ネットワークバス上に事象トリガを作るシステム、方法及びバスコントローラ
US6914914B1 (en) * 2001-05-22 2005-07-05 Rockwell Automation Technologies, Inc. System and method for multi-chassis configurable time synchronization
US7010621B2 (en) * 2002-02-14 2006-03-07 The Boeing Company System having a spread-spectrum clock for further suppression of electromagnetic emissions in network devices communicating via a network bus
US7065583B2 (en) * 2002-02-14 2006-06-20 The Boeing Company System and associated suppression assembly for limiting electromagnetic emissions in network devices communicating via a network bus
US7082485B2 (en) * 2002-07-24 2006-07-25 The Boeing Company Systems and methods for establishing peer-to-peer communications between network devices communicating via a common bus
WO2020097697A1 (en) * 2018-11-16 2020-05-22 Davies Alexander Phillip A method of communication between nodes in a network

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5951186B2 (ja) * 1979-10-19 1984-12-12 日本電信電話株式会社 制御装置
US4569044A (en) * 1983-05-25 1986-02-04 Case Western Reserve University Distributed data communication system
US5434861A (en) * 1989-02-02 1995-07-18 Pritty; David Deterministic timed bus access method
EP0405042B1 (en) * 1989-06-29 1994-09-14 International Business Machines Corporation High speed digital packet switching system
US5282198A (en) * 1990-07-18 1994-01-25 At&T Bell Laboratories Initialization of data stations on a dual bus data subnetwork
US5115430A (en) * 1990-09-24 1992-05-19 At&T Bell Laboratories Fair access of multi-priority traffic to distributed-queue dual-bus networks
GB2278259B (en) * 1993-05-21 1997-01-15 Northern Telecom Ltd Serial bus system
KR970007249B1 (ko) * 1994-01-18 1997-05-07 삼성전자 주식회사 데이타버스폭 변환장치
WO1995020193A1 (en) * 1994-01-25 1995-07-27 Apple Computer, Inc. Improved bus protocol using separate clocks for arbitration and data transfer

Also Published As

Publication number Publication date
KR970009050A (ko) 1997-02-24
US5809027A (en) 1998-09-15

Similar Documents

Publication Publication Date Title
KR0146446B1 (ko) 병렬 공통 버스형 고속 패킷 교환 시스템의 가입자 입출력 장치
KR0146762B1 (ko) 병렬 공통 버스형 고속 패킷 교환 시스템에 중재 교환 장치 및 그 방법
US5857075A (en) Method and integrated circuit for high-bandwidth network server interfacing to a local area network
US5351043A (en) Queueing protocol
US6263374B1 (en) Apparatus for coupling a bus-based architecture to a switch network
US5708779A (en) Multimedia system and method of controlling data transfer between a host system and a network adapter using a DMA engine
US7567590B2 (en) Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure
JP3340738B2 (ja) 並行パケットバスに関する方法及び装置
US5752076A (en) Dynamic programming of bus master channels by intelligent peripheral devices using communication packets
GB2330993A (en) Detecting a prescribed pattern in a data stream by selectively skipping groups of non-relevant data bytes
US6122681A (en) Super pipelined architecture for transmit flow in a network controller
US6167471A (en) Method of and apparatus for dispatching a processing element to a program location based on channel number of received data
US6516371B1 (en) Network interface device for accessing data stored in buffer memory locations defined by programmable read pointer information
US6473818B1 (en) Apparatus and method in a network interface device for asynchronously generating SRAM full and empty flags using coded read and write pointer values
JPH0863954A (ja) 先入先出し（ｆｉｆｏ）メモリ
EP0588030A2 (en) Master microchannel apparatus for converting to switch architecture
US20050143843A1 (en) Command pacing
US6597690B1 (en) Method and apparatus employing associative memories to implement limited switching
KR20010033660A (ko) 데이터 전송 제어 장치 및 전자기기
KR0150756B1 (ko) 병렬 공통 버스형 고속 패킷 교환 시스템의 가입자 노드 입출력 정합 장치
US7012925B2 (en) System for transmitting local area network (LAN) data frames
US20020085572A1 (en) Method and apparatus employing associative memories to implement message passing
KR100688477B1 (ko) Ｕｓｂ 디바이스 내 엔드포인트들의 메모리 관리 방법
JPH04326833A (ja) ローカルエリアネットワークにおけるローカルエリアネットワーク・コントローラの制御を簡単化すると共にローカルエリアネットワークにおけるデータ伝送を制御するための方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 17

EXPY Expiration of term