JP2683121B2 - スペクトラム拡散通信用受信装置 - Google Patents
スペクトラム拡散通信用受信装置Info
- Publication number
- JP2683121B2 JP2683121B2 JP32231389A JP32231389A JP2683121B2 JP 2683121 B2 JP2683121 B2 JP 2683121B2 JP 32231389 A JP32231389 A JP 32231389A JP 32231389 A JP32231389 A JP 32231389A JP 2683121 B2 JP2683121 B2 JP 2683121B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- reference clock
- code
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は拡散符号により拡散されたスペクトラム拡散
通信用受信装置に関するものである。
通信用受信装置に関するものである。
［従来の技術］ スペクトラム拡散装置では、送信側からは情報が拡散
符号で拡散されて送信される。これに対して、受信側で
は、送信側の拡散符号と共通の符号で受信信号を逆拡散
して送信情報を復調する。この復調のために、受信側で
は、復調用符号を送信側の符号と同じ周波数及び同じ位
相で発生する必要がある。
符号で拡散されて送信される。これに対して、受信側で
は、送信側の拡散符号と共通の符号で受信信号を逆拡散
して送信情報を復調する。この復調のために、受信側で
は、復調用符号を送信側の符号と同じ周波数及び同じ位
相で発生する必要がある。
［発明が解決しようとしている課題］ しかしながら、上記従来例では、復調用符号と送信側
の符号の同期合わせには時間がかかり、更に、一度同期
合わせが達成さた後に何らかの原因で送信情報がとだえ
てしまうと、再度同期を捕捉しなければならなかった。
の符号の同期合わせには時間がかかり、更に、一度同期
合わせが達成さた後に何らかの原因で送信情報がとだえ
てしまうと、再度同期を捕捉しなければならなかった。
［課題を解決するための手段］ 本発明は、受信信号と参照符号の相関をとる相関手段
と、上記相関手段から周期的に出力される相関信号の夫
々に基づいて第１基準クロックを発生する第１発生手段
と、第２基準クロックを発生する第２発生手段と、上記
第１発生手段から上記第１基準クロックが発生されない
と、上記第２基準クロックを選択し、上記第１発生手段
から上記第１基準クロックが発生されると、上記第１基
準クロックを選択する選択手段と、同期パルスを生成す
る生成手段と、上記生成手段により生成された上記同期
パルスに応じて上記受信信号を復調する復調手段とを有
し、上記生成手段は、上記選択手段により選択された基
準クロックと上記同期パルスの位相差に応じて上記同期
パルスを生成し、上記第２発生手段は、上記選択手段に
より第２基準クロックが選択されると、第２基準クロッ
クが上記生成手段に供給される様に、第２基準クロック
を発生するようにしたものである。
と、上記相関手段から周期的に出力される相関信号の夫
々に基づいて第１基準クロックを発生する第１発生手段
と、第２基準クロックを発生する第２発生手段と、上記
第１発生手段から上記第１基準クロックが発生されない
と、上記第２基準クロックを選択し、上記第１発生手段
から上記第１基準クロックが発生されると、上記第１基
準クロックを選択する選択手段と、同期パルスを生成す
る生成手段と、上記生成手段により生成された上記同期
パルスに応じて上記受信信号を復調する復調手段とを有
し、上記生成手段は、上記選択手段により選択された基
準クロックと上記同期パルスの位相差に応じて上記同期
パルスを生成し、上記第２発生手段は、上記選択手段に
より第２基準クロックが選択されると、第２基準クロッ
クが上記生成手段に供給される様に、第２基準クロック
を発生するようにしたものである。
［第１実施例］ 第１図に本発明の第１実施例の構成をしめす。１は64
KHzのクロックを生成する発振器、２は発振器１のクロ
ックとコンボリュウション出力から得られたクロックを
切り替えるクロック切り替え回路である。３はクロック
再生回路であり、フェイズ・コンパレータ、VCO（電圧
制御発振器）で構成されている。４は分周回路、５は拡
散符号発生器であり、１周期が255の参照PN（凝似雑
音）符号を発生させる。６は相関を取るための弾性表面
波コンボルデバイス（以下はSAWコンボルバと記す）、
７は包絡線検波器、８はピーク検出回路、９は受信スペ
クトラム拡散信号（以下、受信信号と記す）、10はロー
カルオシレータ、11はタイミング抽出回路、20,30はミ
キサである。
KHzのクロックを生成する発振器、２は発振器１のクロ
ックとコンボリュウション出力から得られたクロックを
切り替えるクロック切り替え回路である。３はクロック
再生回路であり、フェイズ・コンパレータ、VCO（電圧
制御発振器）で構成されている。４は分周回路、５は拡
散符号発生器であり、１周期が255の参照PN（凝似雑
音）符号を発生させる。６は相関を取るための弾性表面
波コンボルデバイス（以下はSAWコンボルバと記す）、
７は包絡線検波器、８はピーク検出回路、９は受信スペ
クトラム拡散信号（以下、受信信号と記す）、10はロー
カルオシレータ、11はタイミング抽出回路、20,30はミ
キサである。
第２図は、クロックを再生するための一連の動作を示
したタイムチャートである。９−ａはSAWコンボルバに
入力される受信信号であり、５−ａは相関を取る為に用
いられる参照用PN符号（以下は逆拡散符号と示す）であ
る。７−ａは包絡線検波回路７の出力、８−ａは包絡線
のピークを検出し再生されたクロック情報である。１−
ａは発振器１により発生されるクロックであり、１−ｂ
は発振器１をコントロールするコントロール信号であ
る。２−ａはクロック再生回路３に入力される基準クロ
ックである。以下に実際の動作について説明する。
したタイムチャートである。９−ａはSAWコンボルバに
入力される受信信号であり、５−ａは相関を取る為に用
いられる参照用PN符号（以下は逆拡散符号と示す）であ
る。７−ａは包絡線検波回路７の出力、８−ａは包絡線
のピークを検出し再生されたクロック情報である。１−
ａは発振器１により発生されるクロックであり、１−ｂ
は発振器１をコントロールするコントロール信号であ
る。２−ａはクロック再生回路３に入力される基準クロ
ックである。以下に実際の動作について説明する。
初めにクロック切り替え回路２は、コンボリュウショ
ン出力から再生されたクロック８−ａが入力されるまで
の間、発振器１を発振させ64KHzのクロックをクロック
再生回路３に供給する。クロック再生回路３は、発振回
路１により発生される64KHzのクロック１−ａに同期し
て16.32MHzのクロックを再生する。すなわち、クロック
再生回路３のフェイズコンパレータは、分周回路４によ
り255分周されたVCOの出力とクロック２−ａの位相を比
較して、両者が一致するようにVCOの出力を調整する。
したがって、クロック再生回路３は発振器１が発生する
クロックの255倍の周波数（16.32MHz）のクロック３−
ａを再生することになる。
ン出力から再生されたクロック８−ａが入力されるまで
の間、発振器１を発振させ64KHzのクロックをクロック
再生回路３に供給する。クロック再生回路３は、発振回
路１により発生される64KHzのクロック１−ａに同期し
て16.32MHzのクロックを再生する。すなわち、クロック
再生回路３のフェイズコンパレータは、分周回路４によ
り255分周されたVCOの出力とクロック２−ａの位相を比
較して、両者が一致するようにVCOの出力を調整する。
したがって、クロック再生回路３は発振器１が発生する
クロックの255倍の周波数（16.32MHz）のクロック３−
ａを再生することになる。
一方、第３図に構成を示すタインミング抽出回路11で
は、符号発生器５が出力する符号スタート５−ａを入力
してから基準クロック２−ａが入力されるまでをカウン
タ112によクロック３−ａをアップカウントする。そし
て、基準クロック２−ａが入力されると遅延検出回路11
1はU/Dカウンタ112をダウンカウントに切り換え、カウ
ンタ112はクロック３−ａをダウンカウントする。そし
て、コンパレータ113は、符号スタート５−ａが入力さ
れてから基準クロック２−ａが入力されるまでと同じ数
のクロック３−ａが、基準クロック２−ａが入力されて
から入力されると、同期タイミング発生回路114にタイ
ミングパルス11−ａを出力させる。符号発生器５はタイ
ミングパルス11−ａを入力すると、復調用の逆拡散符号
を発生する。
は、符号発生器５が出力する符号スタート５−ａを入力
してから基準クロック２−ａが入力されるまでをカウン
タ112によクロック３−ａをアップカウントする。そし
て、基準クロック２−ａが入力されると遅延検出回路11
1はU/Dカウンタ112をダウンカウントに切り換え、カウ
ンタ112はクロック３−ａをダウンカウントする。そし
て、コンパレータ113は、符号スタート５−ａが入力さ
れてから基準クロック２−ａが入力されるまでと同じ数
のクロック３−ａが、基準クロック２−ａが入力されて
から入力されると、同期タイミング発生回路114にタイ
ミングパルス11−ａを出力させる。符号発生器５はタイ
ミングパルス11−ａを入力すると、復調用の逆拡散符号
を発生する。
第４図を用いて説明すると、第４図（ａ）がタイミン
グ抽出回路11が符号スタート５−ａを入力した時に対応
し、第４図（ｂ）が基準クロック２−ａが入力した時に
対応する。そして、第４図（ａ）から（ｂ）に経過する
までの時間と同じ時間が第４図（ｂ）の時から経過する
と第４図（ｃ）の状態となる。この時は、受信信号の拡
散符号がSAWコンボルバ６の積分時間と一致する時であ
り、この時に符号発生器５が復調用逆拡散符号の発生を
開始するようにすれば、受信信号に含まれる拡散符号と
同期をとることができる。
グ抽出回路11が符号スタート５−ａを入力した時に対応
し、第４図（ｂ）が基準クロック２−ａが入力した時に
対応する。そして、第４図（ａ）から（ｂ）に経過する
までの時間と同じ時間が第４図（ｂ）の時から経過する
と第４図（ｃ）の状態となる。この時は、受信信号の拡
散符号がSAWコンボルバ６の積分時間と一致する時であ
り、この時に符号発生器５が復調用逆拡散符号の発生を
開始するようにすれば、受信信号に含まれる拡散符号と
同期をとることができる。
もしここでピーク検出出力８−ａに抜けが生じると、
第２図に示すように、クロック切り替え回路２は発振コ
ントロール信号１−ｂをLow（低）し、発振器１の発振
を再生させクロック再生回路３に発振器出力を出力す
る。これは、クロック1bitビット分の抜けによるPLL
（フェイズロックループ）の位相の変動を最小限に押さ
え、再度ピーク検出出力８−ａが得られたときに短時間
でPLLをクロックさせるためである。ピーク検出出力８
−ａが抜けた後に再度ピーク検出出力８−ａがクロック
切り替え回路２に入力されると、クロック切り替え回路
２は再び発振コントロール信号１−ｂを立ち上げて、ピ
ーク検出出力８−ａをクロック再生回路３に入力する。
第２図に示すように、クロック切り替え回路２は発振コ
ントロール信号１−ｂをLow（低）し、発振器１の発振
を再生させクロック再生回路３に発振器出力を出力す
る。これは、クロック1bitビット分の抜けによるPLL
（フェイズロックループ）の位相の変動を最小限に押さ
え、再度ピーク検出出力８−ａが得られたときに短時間
でPLLをクロックさせるためである。ピーク検出出力８
−ａが抜けた後に再度ピーク検出出力８−ａがクロック
切り替え回路２に入力されると、クロック切り替え回路
２は再び発振コントロール信号１−ｂを立ち上げて、ピ
ーク検出出力８−ａをクロック再生回路３に入力する。
［第２実施例］ 前記実施例のクロック切り替え回路の制御を、マイク
ロ・プロセッサー（ワンタッチ・マイコン等）により行
なうことも可能である。
ロ・プロセッサー（ワンタッチ・マイコン等）により行
なうことも可能である。
第５図にマイクロ・プロセッサー用いた第２実施例の
構成をしめす。41はクロックの発振及びクロックの切り
替えの制御を行なうマイクロ・プロセッサーである。42
は発振器のクロックとコンボリュウション出力から得ら
れたクロックを切り替えるクロック切り替え回路であ
る。３はクロック再生回路であり、フェイズ・コンパレ
ータ、VCOで構成されている。４は分周回路、５は拡散
符号発生器であり１周期が255の参照PN符号を発生させ
る。６は相関を取るための弾性表面波コンボルバデイス
（以下はSAWコンボルバと記す）、７は包絡線検波器、
８はピーク検出回路、19は受信スペクトラム拡散信号
（以下、受信信号と記す）、10はローカルオシレータ、
11はタイミング抽出回路、20,30はミキサである。
構成をしめす。41はクロックの発振及びクロックの切り
替えの制御を行なうマイクロ・プロセッサーである。42
は発振器のクロックとコンボリュウション出力から得ら
れたクロックを切り替えるクロック切り替え回路であ
る。３はクロック再生回路であり、フェイズ・コンパレ
ータ、VCOで構成されている。４は分周回路、５は拡散
符号発生器であり１周期が255の参照PN符号を発生させ
る。６は相関を取るための弾性表面波コンボルバデイス
（以下はSAWコンボルバと記す）、７は包絡線検波器、
８はピーク検出回路、19は受信スペクトラム拡散信号
（以下、受信信号と記す）、10はローカルオシレータ、
11はタイミング抽出回路、20,30はミキサである。
第６図は、クロックを再生するための一連の動作を示
したタイムチャートである。19−ａはSAWコンボルバに
入力される受信信号であり、５−ａは相関を取る為に用
いられる参照用PN符号（以下は逆拡散符号と示す）であ
る。17−ａは包絡線検波回路７の出力、18−ａは包絡線
のピークを検出し再生されたクロック情報である。41−
ａはマイクロ・プロセッサー41により発生されるクロッ
クであり、42−ａは発振器をコントロールするコントロ
ール信号である。41−ｂはクロック再生回路３に対して
供給するクロックを選択するためのクロック切り替え信
号であり、12−ｂはクロック再生回路３に入力される基
準クロックである。以下に第７図にしたがって、実際の
動作について説明する。
したタイムチャートである。19−ａはSAWコンボルバに
入力される受信信号であり、５−ａは相関を取る為に用
いられる参照用PN符号（以下は逆拡散符号と示す）であ
る。17−ａは包絡線検波回路７の出力、18−ａは包絡線
のピークを検出し再生されたクロック情報である。41−
ａはマイクロ・プロセッサー41により発生されるクロッ
クであり、42−ａは発振器をコントロールするコントロ
ール信号である。41−ｂはクロック再生回路３に対して
供給するクロックを選択するためのクロック切り替え信
号であり、12−ｂはクロック再生回路３に入力される基
準クロックである。以下に第７図にしたがって、実際の
動作について説明する。
初めに、クロック切り替え回路42は、コンボリュショ
ン出力から再生されたピーク検出信号18−ａが入力され
るまでの間、マイクロ・プロセッサー41を発振させ、64
KHzのクロックをクロック再生回路３に供給する（S7
1）。クロック再生回路３は、マイクロ・プロセッサー4
1により発生される64KHzのクロック11−ａに同期して1
6.32MHzのクロックを再生、拡散符号発生器５に供給し
ている。この16.32MHzのクロックに同期して拡散符号発
生器５は、逆拡散符号５−ａを発生させる。この発生さ
れた逆拡散符号５−ａは、ミキサー20に供給される。ロ
ーカル・オシレータ10から出力される200MHzのキャリヤ
ー信号は、この逆拡散符号５−ａにより変調されたSAW
コンボルバ６の逆拡散符号入力に供給され続ける。
ン出力から再生されたピーク検出信号18−ａが入力され
るまでの間、マイクロ・プロセッサー41を発振させ、64
KHzのクロックをクロック再生回路３に供給する（S7
1）。クロック再生回路３は、マイクロ・プロセッサー4
1により発生される64KHzのクロック11−ａに同期して1
6.32MHzのクロックを再生、拡散符号発生器５に供給し
ている。この16.32MHzのクロックに同期して拡散符号発
生器５は、逆拡散符号５−ａを発生させる。この発生さ
れた逆拡散符号５−ａは、ミキサー20に供給される。ロ
ーカル・オシレータ10から出力される200MHzのキャリヤ
ー信号は、この逆拡散符号５−ａにより変調されたSAW
コンボルバ６の逆拡散符号入力に供給され続ける。
次いで信号が受信されると、受信信号19は、SAWコン
ボルバ６の受信信号入力に供給される。初めに受信され
る受信信号19は、初期同期をとるためのプリアンブルと
なっている。この入力された２つの信号は、SAWコンボ
ルバ６より相関が取られコンボリユーション出力16−ａ
として出力される。ここで得られたコンボリューション
出力16−ａは、包絡線検波回路７により全波整流された
のちに、ローパスフィルターによりその包絡線が取られ
る。この包絡線検波された信号17−ａは、ピーク検出回
路８に入力されてそのピークが検出される。このときの
ピーク検出出力18−ａにおいて、その立ち上がりエッジ
がピークの位置となることから、疑似ピーク検出や、雑
音等の影響を最少限にするためにピーク出力18−ａはHi
ghの区間が多く（少なくともデューティ51％以上）取ら
れたパルスとなっている。パルス状になったピーク検出
出力18−ａは、クロック切り替え回路42に入力される。
クロック切り替え回路は、ピーク検出出力18−ａが入力
されると発振コントロール信号42−ａを立ち上げる（S7
2）。これを受けたマイクロ・プロセッサー41は、現在
の発振クロックの状態がHighであるかLOWであるかを識
別する（S73）。もしHighであれば約15μｓ後に、クロ
ック再生回路３に供給するクロックをピーク検出出力18
−ａに切り替えるために、クロック切り替え信号41−ｂ
をHighに立ち上げる（S74）。このときマイクロ・プロ
セッサー41は発振クロックの状態がHighからLowになっ
た時点で（S75）、クロックの発振を停止し（S76）、ク
ロック切り替え信号11−ｂをHighにした後に出力をHigh
に固定する（S78）。また、現在の発振クロックの状態
がLowの場合には、発振コントロールが立ち上がった後
にすぐにHighに立ち上げる。このときのマイクロ・プロ
セッサー41は前述同様にクロック切り替え信号41−ｂを
Highにした後に出力をHighに固定する（S79）。
ボルバ６の受信信号入力に供給される。初めに受信され
る受信信号19は、初期同期をとるためのプリアンブルと
なっている。この入力された２つの信号は、SAWコンボ
ルバ６より相関が取られコンボリユーション出力16−ａ
として出力される。ここで得られたコンボリューション
出力16−ａは、包絡線検波回路７により全波整流された
のちに、ローパスフィルターによりその包絡線が取られ
る。この包絡線検波された信号17−ａは、ピーク検出回
路８に入力されてそのピークが検出される。このときの
ピーク検出出力18−ａにおいて、その立ち上がりエッジ
がピークの位置となることから、疑似ピーク検出や、雑
音等の影響を最少限にするためにピーク出力18−ａはHi
ghの区間が多く（少なくともデューティ51％以上）取ら
れたパルスとなっている。パルス状になったピーク検出
出力18−ａは、クロック切り替え回路42に入力される。
クロック切り替え回路は、ピーク検出出力18−ａが入力
されると発振コントロール信号42−ａを立ち上げる（S7
2）。これを受けたマイクロ・プロセッサー41は、現在
の発振クロックの状態がHighであるかLOWであるかを識
別する（S73）。もしHighであれば約15μｓ後に、クロ
ック再生回路３に供給するクロックをピーク検出出力18
−ａに切り替えるために、クロック切り替え信号41−ｂ
をHighに立ち上げる（S74）。このときマイクロ・プロ
セッサー41は発振クロックの状態がHighからLowになっ
た時点で（S75）、クロックの発振を停止し（S76）、ク
ロック切り替え信号11−ｂをHighにした後に出力をHigh
に固定する（S78）。また、現在の発振クロックの状態
がLowの場合には、発振コントロールが立ち上がった後
にすぐにHighに立ち上げる。このときのマイクロ・プロ
セッサー41は前述同様にクロック切り替え信号41−ｂを
Highにした後に出力をHighに固定する（S79）。
クロック再生回路３では、VCOにより発振される16.32
MHzのクロック13−ａを符号発生器５と共に分周回路４
に出力する。そして、クロック再生回路３は分周回路14
により1/255に分周した64KHzのクロックと、ピーク検出
出力18−ａをフェイズ・コンパレーターにより位相比較
しその後差分を電圧に変換しVCOに供給し、受信信号に
対して同期したクロックの再生を行なう。
MHzのクロック13−ａを符号発生器５と共に分周回路４
に出力する。そして、クロック再生回路３は分周回路14
により1/255に分周した64KHzのクロックと、ピーク検出
出力18−ａをフェイズ・コンパレーターにより位相比較
しその後差分を電圧に変換しVCOに供給し、受信信号に
対して同期したクロックの再生を行なう。
もしここでピーク検出出力18−ａに抜けが生じると、
第６図に示すように、クロック切り替え回路42は発振コ
ントロール信号42−ａをLowにする。これを受けたマイ
クロ・プロセッサー41は発振を再開させ、クロック切り
替え信号41−ｂをLowにしクロック再生回路３に対して
発振器出力を出力させる。この後のクロック切り替え信
号41−ｂの動作タイミングは前述同様である。これによ
り、フェージング等の影響によるクロック1bit分の抜け
や、急激な位相の変動（位相の遅れによる擬似的なビッ
ト落ち）によるPLLの周波数の変動を最少限に押さえ、
再度ピーク検出出力18−ａが得られたときに短時間でPL
Lをロックすることができる。
第６図に示すように、クロック切り替え回路42は発振コ
ントロール信号42−ａをLowにする。これを受けたマイ
クロ・プロセッサー41は発振を再開させ、クロック切り
替え信号41−ｂをLowにしクロック再生回路３に対して
発振器出力を出力させる。この後のクロック切り替え信
号41−ｂの動作タイミングは前述同様である。これによ
り、フェージング等の影響によるクロック1bit分の抜け
や、急激な位相の変動（位相の遅れによる擬似的なビッ
ト落ち）によるPLLの周波数の変動を最少限に押さえ、
再度ピーク検出出力18−ａが得られたときに短時間でPL
Lをロックすることができる。
［発明の効果］ 以上説明したように、本発明によれば、受信信号と参
照符号の相関に基づいて周期的に出力される第１基準ク
ロックが発生されない場合は、同期パルスを生成するPL
L構成の生成手段に第２基準クロックを供給しているの
で、第１基準クロックが発生されない場合に、複雑な回
路を用いることなく、同期パルスの変動を抑え、再度、
第１基準クロックが発生された時に、確実に同期パルス
を生成して、直ちに受信信号の復調を再開することがで
きる。
照符号の相関に基づいて周期的に出力される第１基準ク
ロックが発生されない場合は、同期パルスを生成するPL
L構成の生成手段に第２基準クロックを供給しているの
で、第１基準クロックが発生されない場合に、複雑な回
路を用いることなく、同期パルスの変動を抑え、再度、
第１基準クロックが発生された時に、確実に同期パルス
を生成して、直ちに受信信号の復調を再開することがで
きる。
特に、本発明によれば、第１基準クロックが発生され
ないことにより第２基準クロックが選択された時に、第
２基準クロックが同期パルスの生成手段に供給される様
に第２基準クロックを発生しているので、複雑な回路を
用いずに、同期パルスの変動を最小限に抑えることがで
きる。
ないことにより第２基準クロックが選択された時に、第
２基準クロックが同期パルスの生成手段に供給される様
に第２基準クロックを発生しているので、複雑な回路を
用いずに、同期パルスの変動を最小限に抑えることがで
きる。
第１図は同期回路のブロック図、第２図は実際の動作の
タイムチャート図、第３図はタイミング抽出回路のブロ
ック図、第４図はコンボルバの信号図、第５図はマイク
ロ・プロセッサーを用いた同期回路のブロック図、第６
図は第５図の実際の動作のタイムチャート図、第７図は
マイクロプロセッサーの簡略化したフローチャートであ
る。 １は発振器、２はクロック切り替え回路、３はクロック
再生回路、５は拡散符号発生器、６はSAWコンボルバ、
８はピーク検出回路、11はマイクロプロセッサーであ
る。
タイムチャート図、第３図はタイミング抽出回路のブロ
ック図、第４図はコンボルバの信号図、第５図はマイク
ロ・プロセッサーを用いた同期回路のブロック図、第６
図は第５図の実際の動作のタイムチャート図、第７図は
マイクロプロセッサーの簡略化したフローチャートであ
る。 １は発振器、２はクロック切り替え回路、３はクロック
再生回路、５は拡散符号発生器、６はSAWコンボルバ、
８はピーク検出回路、11はマイクロプロセッサーであ
る。
Claims (1)
- 【請求項１】受信信号と参照符号の相関をとる相関手段
と、 上記相関手段から周期的に出力される相関信号の夫々に
基づいて第１基準クロックを発生する第１発生手段と、 第２基準クロックを発生する第２発生手段と、 上記第１発生手段から上記第１基準クロックが発生され
ないと、上記第２基準クロックを選択し、上記第１発生
手段から上記第１基準クロックが発生されると、上記第
１基準クロックを選択する選択手段と、 同期パルスを生成する生成手段と、 上記生成手段により生成された上記同期パルスに応じて
上記受信信号を復調する復調手段とを有し、 上記生成手段は、上記選択手段により選択された基準ク
ロックと上記同期パルスの位相差に応じて上記同期パル
スを生成し、 上記第２発生手段は、上記選択手段により第２基準クロ
ックが選択されると、第２基準クロックが上記生成手段
に供給される様に、第２基準クロックを発生することを
特徴とするスペクトラム拡散通信用受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32231389A JP2683121B2 (ja) | 1989-12-11 | 1989-12-11 | スペクトラム拡散通信用受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32231389A JP2683121B2 (ja) | 1989-12-11 | 1989-12-11 | スペクトラム拡散通信用受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03182133A JPH03182133A (ja) | 1991-08-08 |
| JP2683121B2 true JP2683121B2 (ja) | 1997-11-26 |
Family
ID=18142235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32231389A Expired - Fee Related JP2683121B2 (ja) | 1989-12-11 | 1989-12-11 | スペクトラム拡散通信用受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2683121B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61121547A (ja) * | 1984-11-16 | 1986-06-09 | Sony Corp | スペクトラム拡散信号受信装置 |
-
1989
- 1989-12-11 JP JP32231389A patent/JP2683121B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03182133A (ja) | 1991-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926440A (en) | Spread-spectrum communication apparatus | |
| US5365543A (en) | Transmitting circuit and receiving circuit | |
| US6560271B1 (en) | Pseudo noise code acquisition apparatus for direct sequence spread spectrum communications | |
| US5090023A (en) | Spread spectrum communication system | |
| US5179574A (en) | Spread PN code signal receiver | |
| US4918707A (en) | Spread spectrum demodulating device for spread spectrum communication system | |
| JP2683121B2 (ja) | スペクトラム拡散通信用受信装置 | |
| JP2003032225A (ja) | 送信装置、受信装置、送信方法、並びに受信方法 | |
| JPH09275364A (ja) | スペクトラム拡散通信用同期装置 | |
| JPS59169244A (ja) | 同期判定装置 | |
| JP3622895B2 (ja) | スペクトラム拡散通信装置 | |
| JP2732102B2 (ja) | スペクトラム拡散通信装置 | |
| JP2770966B2 (ja) | スペクトラム拡散通信用受信装置 | |
| GB2313750A (en) | Digital delay locked loop | |
| JPH08265219A (ja) | クロック信号再生回路 | |
| JPS63139438A (ja) | クロツク発生回路 | |
| JPH06164542A (ja) | スペクトラム拡散信号復調回路 | |
| JPH06164540A (ja) | スペクトラム拡散信号復調回路 | |
| JP2000295207A (ja) | シンプレックス衛星通信におけるクロック再生装置 | |
| JPH05235895A (ja) | スペクトラム拡散信号受信装置 | |
| JPH02164151A (ja) | スペクトラム拡散通信装置 | |
| JPH04172728A (ja) | スペクトラム拡散信号受信装置 | |
| JPS60194637A (ja) | 同期回路 | |
| JPS6388943A (ja) | 復調器制御方式 | |
| JPH08149046A (ja) | スペクトラム拡散受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |