JP2681632B2 - 交流２線式無接点スイッチ - Google Patents
交流２線式無接点スイッチInfo
- Publication number
- JP2681632B2 JP2681632B2 JP61314641A JP31464186A JP2681632B2 JP 2681632 B2 JP2681632 B2 JP 2681632B2 JP 61314641 A JP61314641 A JP 61314641A JP 31464186 A JP31464186 A JP 31464186A JP 2681632 B2 JP2681632 B2 JP 2681632B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fet
- mos
- detection
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は負荷と交流電源間に接続され、検出信号線
と交流電源線を共用した交流２線式無接点スイッチに関
し、特に過電流保護機能を備えるとともに漏れ電流およ
び残留電圧の少ない交流２線式無接点スイッチに関す
る。 〔従来の技術〕 交流２線式無接点スイッチとは、光電スイッチ，近接
スイッチ等の無接点スイッチの内部駆動電源を独立の交
流電源供給線に依らず、検出信号出力端に接続される２
本の信号出力線から供給を受けるようにしたものであ
る。それゆえ、検出信号出力端を交流電源と負荷との間
に単に接続するのみで負荷への電源をスイッチング制御
できるので、極めて簡単に様々な目的の検出制御に対し
て交流２線式無接点スイッチを用いることが可能であ
る。 ところが交流２線式無接点スイッチは、検出信号が出
力されない時にも駆動電源を無接点スイッチに供給する
必要があるので、この時に検出信号出力端に発生する漏
れ電流を防止することは原理的に不可能である。また、
検出信号が出力されない時にも同様に駆動電源を供給す
る必要があるため、検出信号出力端両端に若干の電圧が
残留するのを防止することも同様に不可能である。しか
し漏れ電流および残留電圧は少なければ少ないほど動作
特性上良いので、これらを低減することが望まれてい
た。 この問題点を解決する技術として、実開昭59−59037
号公報に開示されているものが提案されている。この技
術は第２図に示すように、MOS・Ｎチャンネル・エンハ
ンスメント形FET1を交流２線式無接点スイッチの定電圧
回路に用いることにより、漏れ電流および残留電圧の低
減化を企図している。すなわち、MOS・FET1はゲートの
入力インピーダンスを大きくすることができ、よって抵
抗R1の抵抗値を増大できるので検出信号が出力されない
時の漏れ電流を少なくできる。また、MOS・FET1の導通
時のインピーダンスは10〜20Ωと非常に小さいので、検
出信号が出力されている時の残留電圧も少なくできる。 また交流２線式無接点スイッチにおいて、事故により
負荷が内部短絡状態となったり、あるいは作業者が誤っ
て適正負荷を接続することなく交流電源を無接点スイッ
チに接続することがある。このような短絡状態から内部
回路を保護するために、無接点スイッチ内部に過電流保
護回路を設けることがある。ところがこの場合に、保護
回路の動作が遅ければ過電流保護が働くまでの間に過電
流がスイッチング素子等にそのまま流れてしまい、スイ
ッチング素子等の破壊を招来するという問題点があっ
た。そこで過電流防止のために、スイッチング素子に直
列に電流制限用抵抗を接続した無接点スイッチが提案さ
れている。しかしこの抵抗の電力容量は大きなものとし
なければならず、その形状も大きくなるがゆえ無接点ス
イッチ全体を小型化することが困難であった。 この問題点を解決するため、特開昭60−150318号公報
に開示されている技術が提案されている。この技術は第
３図に示すように、過電流検知用抵抗R2とサイリスタ２
を設けることにより交流２線式無接点スイッチの過電流
保護を行っている。すなわち負荷３に過電流が流れた場
合に抵抗R2の両端の電圧が上昇するため、サイリスタ２
がトリガされ導通する。よって、MOS・FET4のゲート電
位がゼロ付近に落ちFET4は遮断される。したがって、過
電流は電流制限を受けるとともに瞬時に遮断される。 〔発明が解決しようとする問題点〕 ところが、これら２つの従来技術には以下に述べる問
題点がある。まず実開昭59−59037号公報に開示されて
いる技術（第２図参照）には、MOS・FET1のしきい電圧
値にばらつきがあるため、個々の交流２線式無接点スイ
ッチにおいてこのしきい電圧値に対応したツェナーダイ
オードZD1のツェナー電圧を各々選定せねばならず、量
産化には向かないという問題点がある。 次に特開昭60−150318号公報に開示の技術（第３図参
照）においても、用いられるMOS・FET4のしきい電圧値
にばらつきがあるため、上記と同様の問題点がある。そ
の他にこの技術には次のような問題点もある。この回路
における検出信号が出力されている場合の抵抗要素は、
MOS・FET4、サイリスタ14、および過電流検知用抵抗R2
の３つの素子である。しかし、サイリスタ14の導通時の
抵抗値および抵抗R2の抵抗値は極めて小さいので殆ど無
視できる。それゆえFET4の導通時の抵抗値のみで、検出
信号出力時のこの回路の抵抗値が決定される。一般にMO
S・FETは導通時の抵抗値を減少させるため、チップ上に
セルを多数個並列接続することにより形成されている。
したがって、FET4の抵抗値を減少させるためにはセルの
より多数個の並列接続が必要となり、チップ面積の増大
化によるコストアップを招来している。 この発明は上記問題点に鑑みてなされたものであり、
過電流保護機能を備えるとともにMOS・FETの選択に制約
がない、漏れ電流および残留電圧の少ない交流２線式無
接点スイッチの提供を目的とする。 〔問題点を解決するための手段〕 上記問題点を解決し、この目的を達成するための具体
的手段は、定電圧回路および全波整流回路を介して負荷
に直列に接続された交流電源に接続される検出対象物の
近接あるいは離間により第１の開閉素子を開閉するため
の検出信号を出力する検出回路と、この前記開閉素子に
より開閉され、負荷の制御を行うスイッチング素子を有
する開閉回路と、前記負荷の駆動時に前記検出回路に電
圧を供給する平滑コンデンサと、を有する交流２線式無
接点スイッチにおいて、前記定電圧回路がMOS・FET（Me
tal Oxide Semiconductor・Field Effect Transistor）
およびこのMOS・FETのソースにカソードが接続されたツ
ェナーダイオードを備え、前記ツェナーダイオードのア
ノードに接続された抵抗と、前記抵抗と並列に接続さ
れ、前記MOS・FETのゲートおよび前記第１の開閉素子に
接続される第２の開閉素子を備え、前記MOS・FETのゲー
トに第１のサイリスタが接続され、前記ツェナーダイオ
ードと並列に第２のサイリスタのアノード、ゲート間が
接続されるとともにこの前記第２のサイリスタのカソー
ドが前記開閉回路に接続され、かつ、この開閉回路に直
列に過電流検知用素子を接続したことである。 〔作用〕 この発明は前述のような手段を採ったので、次のよう
な作用がもたらされる。検出回路が検出信号を出力して
いない場合にはスイッチング素子は導通し、MOS・FETは
ソースに接続されたツェナーダイオードにより定められ
る電圧によってゲート電位が制御されるので、定電圧を
出力し検出回路に供給する。 次に検出回路が検出信号を出力すると、スイッチング
素子は遮断される。するとMOS・FETのソース電位は上昇
し、ツェナーダイオードに並列接続されたサイリスタが
トリガされ導通する。これを受けて開閉回路が導通し負
荷を駆動する。 この場合に事故により負荷が内部短絡状態となった
り、あるいは作業者が誤って適正負荷を接続することな
く交流電源を無接点スイッチに接続して、過電流が交流
２線式無接点スイッチの回路内に流入すると過電流検知
用素子が過電流を検知する。これを受けて、MOS・FETの
ゲートに接続されたサイリスタがトリガされ導通する。
この導通により、FETのゲート電位はゼロ付近に落ちFET
は遮断される。したがって開閉回路にFETからサイリス
タを経由して電圧が供給されないので、開閉回路も遮断
され過電流の遮断がなされる。 〔実 施 例〕 この発明を、以下１実施例に基づいて詳細に説明す
る。なお、従来例と同一部分は同一記号を付しその説明
を簡略化する。 第１図に示すように、この発明にかかる交流２線式無
接点スイッチは、出力端子5,6間にダイオードブリッジ
回路８が接続されるとともに、外部に負荷３を介して交
流電源７が接続されている。ダイオードブリッジ回路８
の正負間には、定電圧回路の主構成要素であるエンハン
スメント特性のMOS・FET9、検出対象物の近接あるいは
離間により検出信号を出力する検出回路10、検出対象物
の近接により発振を行う発振回路11、FET9のソースに接
続されたツェナーダイオードZD2、このツェナーダイオ
ードZD2にアノード、ゲート間が並列接続されたサイリ
スタ12、FET9のゲートに接続されたサイリスタ13、負荷
駆動時に検出回路10に電圧を供給する平滑コンデンサ
C1、開閉回路であるトランジスタTr1、スイッチング素
子であるトランジスタTr3、このトランジスタTr3の導通
時にのみ導通するトランジスタTr2、平滑コンデンサC1
の直流電圧をFET9のゲートに伝達するダイオードD1およ
び抵抗R8、FET9のソースと検出回路10間に接続されたダ
イオードD2、トランジスタTr1のエミッタに接続された
過電流検知用素子である抵抗R4、および抵抗R3,R5,R6,R
7,R9が接続されている。 このような構成からなるこの回路の動作を以下説明す
る。まず検出対象物が離間していると発振回路11は発振
を行い、検出回路10は検出信号を出力しない。したがっ
て検出回路10の出力信号はHIGHとなり、スイッチング
素子であるトランジスタTr3はベース電流が供給され導
通する。これを受けてトランジスタTr2もアクティブと
なる。MOS・FET9は、R3を介してゲート電位が上昇して
オン状態となるので、ソース電位も上昇する。この場合
にツェナーダイオードZD2のツェナー電圧、トランジス
タTr2のベース・エミッタ間電圧、およびトランジスタT
r3のコレクタ・エミッタ間電圧の各々の電圧値の和をFE
T9のソース電位が越えようとするとTr2がコレクタ電流
を流しはじめ、ソース電位は一定値で安定する。したが
ってFET9は定電圧を検出回路10に供給する。この時、Tr
2のベースコレクタ間の電位差は、ツェナーダイオードZ
D2のツェナーダイオードのツェナー電圧に、R6の両端の
電圧が0.6Vになるような電流と検出回路に流れる電流を
流すだけのドレイン電流を流すためのソースゲート間電
圧（MOS・FET9のソースゲート間電圧）を加えた電圧に
なる。 次に検出対象物が近接して発振回路11が発振を停止す
ると、検出回路10は検出信号を出力する。したがって、
検出回路10の出力信号はLOWになるのでトランジスタT
r3は遮断され、これに伴いトランジスタTr2も遮断され
る。するとMOS・FET9のソース電位は上昇し、ツェナー
ダイオードZD2のツェナー電圧、サイリスタ12のトリガ
電圧、および開閉回路であるトランジスタTr1のベース
・エミッタ間電圧の各々の電圧値の和をFET9のソース電
位が越えると、サイリスタ12はトリガされ導通する。ト
ランジスタTr1はベース電流が供給されるので導通し、
負荷３が駆動される。 この状態において、事故あるいは作業者の誤接続によ
り負荷３が短絡状態となり、無接点スイッチ過電流が流
れこんだ場合について次に説明する。過電流の流入によ
り過電流検知用素子である抵抗R4の両端電圧が上昇し、
サイリスタ13がトリガされ導通する。この導通によりMO
S・FET9のゲートの電位がゼロ付近に落ち、FET9が遮断
される。そしてベース電流の供給が絶たれるのでトラン
ジスタTr1も遮断され、過電流の流入阻止が瞬時に達成
される。 この実施例においては負荷の開閉を行う開閉回路にト
ランジスタTr1を用いているので、オン抵抗（導通時の
抵抗値）を小さくでき、かつ定電圧回路の主構成要素で
あるMOS・FET9に安価なものを使用でき、コストダウン
が図れる。 〔発明の効果〕 以上の説明から明らかなように、この発明は、定電圧
回路および全波整流回路を介して負荷に直列に接続され
た交流電源に接続される検出対象物の近接あるいは離間
により第１の開閉素子を開閉するための検出信号を出力
する検出回路と、この前記開閉素子により開閉され、負
荷の制御を行うスイッチング素子を有する開閉回路と、
前記負荷の駆動時に前記検出回路に電圧を供給する平滑
コンデンサと、を有する交流２線式無接点スイッチにお
いて、前記定電圧回路がMOS・FET（Metal Oxide Semico
nductor・Field Effect Transistor）およびこのMOS・F
ETのソースにカソードが接続されたツェナーダイオード
を備え、前記ツェナーダイオードのアノードに接続され
た抵抗と、前記抵抗と並列に接続され、前記MOS・FETの
ゲートおよび前記第１の開閉素子に接続される第２の開
閉素子を備え、前記MOS・FETのゲートに第１のサイリス
タが接続され、前記ツェナーダイオードと並列に第２の
サイリスタのアノード、ゲート間が接続されるとともに
この前記第２のサイリスタのカソードが前記開閉回路に
接続され、かつ、この開閉回路に直列に過電流検知用素
子を接続したので、MOS・FETのソース電位によりゲート
電位を制御することができる。それゆえFETの素子自体
の特性にばらつきがあっても、個々のFETのソース電位
に応じたゲート電位により動作する。それゆえ、個々の
FETの特性に対応したツェナーダイオードを選定する必
要がないので、交流２線式無接点スイッチの大量生産が
可能である。 またツェナーダイオードを１個しか使用していないの
で、検出信号出力時と非出力時の検出回路への供給定電
圧に差異が殆どなく、常時安定した検出動作が可能であ
る。さらに過電流検知用素子を用いているので過電流保
護を成し得る。さらに定電圧回路の主構成要素にMOS・F
ETを用いているので、漏れ電流および残留電圧の低減が
なされる。
と交流電源線を共用した交流２線式無接点スイッチに関
し、特に過電流保護機能を備えるとともに漏れ電流およ
び残留電圧の少ない交流２線式無接点スイッチに関す
る。 〔従来の技術〕 交流２線式無接点スイッチとは、光電スイッチ，近接
スイッチ等の無接点スイッチの内部駆動電源を独立の交
流電源供給線に依らず、検出信号出力端に接続される２
本の信号出力線から供給を受けるようにしたものであ
る。それゆえ、検出信号出力端を交流電源と負荷との間
に単に接続するのみで負荷への電源をスイッチング制御
できるので、極めて簡単に様々な目的の検出制御に対し
て交流２線式無接点スイッチを用いることが可能であ
る。 ところが交流２線式無接点スイッチは、検出信号が出
力されない時にも駆動電源を無接点スイッチに供給する
必要があるので、この時に検出信号出力端に発生する漏
れ電流を防止することは原理的に不可能である。また、
検出信号が出力されない時にも同様に駆動電源を供給す
る必要があるため、検出信号出力端両端に若干の電圧が
残留するのを防止することも同様に不可能である。しか
し漏れ電流および残留電圧は少なければ少ないほど動作
特性上良いので、これらを低減することが望まれてい
た。 この問題点を解決する技術として、実開昭59−59037
号公報に開示されているものが提案されている。この技
術は第２図に示すように、MOS・Ｎチャンネル・エンハ
ンスメント形FET1を交流２線式無接点スイッチの定電圧
回路に用いることにより、漏れ電流および残留電圧の低
減化を企図している。すなわち、MOS・FET1はゲートの
入力インピーダンスを大きくすることができ、よって抵
抗R1の抵抗値を増大できるので検出信号が出力されない
時の漏れ電流を少なくできる。また、MOS・FET1の導通
時のインピーダンスは10〜20Ωと非常に小さいので、検
出信号が出力されている時の残留電圧も少なくできる。 また交流２線式無接点スイッチにおいて、事故により
負荷が内部短絡状態となったり、あるいは作業者が誤っ
て適正負荷を接続することなく交流電源を無接点スイッ
チに接続することがある。このような短絡状態から内部
回路を保護するために、無接点スイッチ内部に過電流保
護回路を設けることがある。ところがこの場合に、保護
回路の動作が遅ければ過電流保護が働くまでの間に過電
流がスイッチング素子等にそのまま流れてしまい、スイ
ッチング素子等の破壊を招来するという問題点があっ
た。そこで過電流防止のために、スイッチング素子に直
列に電流制限用抵抗を接続した無接点スイッチが提案さ
れている。しかしこの抵抗の電力容量は大きなものとし
なければならず、その形状も大きくなるがゆえ無接点ス
イッチ全体を小型化することが困難であった。 この問題点を解決するため、特開昭60−150318号公報
に開示されている技術が提案されている。この技術は第
３図に示すように、過電流検知用抵抗R2とサイリスタ２
を設けることにより交流２線式無接点スイッチの過電流
保護を行っている。すなわち負荷３に過電流が流れた場
合に抵抗R2の両端の電圧が上昇するため、サイリスタ２
がトリガされ導通する。よって、MOS・FET4のゲート電
位がゼロ付近に落ちFET4は遮断される。したがって、過
電流は電流制限を受けるとともに瞬時に遮断される。 〔発明が解決しようとする問題点〕 ところが、これら２つの従来技術には以下に述べる問
題点がある。まず実開昭59−59037号公報に開示されて
いる技術（第２図参照）には、MOS・FET1のしきい電圧
値にばらつきがあるため、個々の交流２線式無接点スイ
ッチにおいてこのしきい電圧値に対応したツェナーダイ
オードZD1のツェナー電圧を各々選定せねばならず、量
産化には向かないという問題点がある。 次に特開昭60−150318号公報に開示の技術（第３図参
照）においても、用いられるMOS・FET4のしきい電圧値
にばらつきがあるため、上記と同様の問題点がある。そ
の他にこの技術には次のような問題点もある。この回路
における検出信号が出力されている場合の抵抗要素は、
MOS・FET4、サイリスタ14、および過電流検知用抵抗R2
の３つの素子である。しかし、サイリスタ14の導通時の
抵抗値および抵抗R2の抵抗値は極めて小さいので殆ど無
視できる。それゆえFET4の導通時の抵抗値のみで、検出
信号出力時のこの回路の抵抗値が決定される。一般にMO
S・FETは導通時の抵抗値を減少させるため、チップ上に
セルを多数個並列接続することにより形成されている。
したがって、FET4の抵抗値を減少させるためにはセルの
より多数個の並列接続が必要となり、チップ面積の増大
化によるコストアップを招来している。 この発明は上記問題点に鑑みてなされたものであり、
過電流保護機能を備えるとともにMOS・FETの選択に制約
がない、漏れ電流および残留電圧の少ない交流２線式無
接点スイッチの提供を目的とする。 〔問題点を解決するための手段〕 上記問題点を解決し、この目的を達成するための具体
的手段は、定電圧回路および全波整流回路を介して負荷
に直列に接続された交流電源に接続される検出対象物の
近接あるいは離間により第１の開閉素子を開閉するため
の検出信号を出力する検出回路と、この前記開閉素子に
より開閉され、負荷の制御を行うスイッチング素子を有
する開閉回路と、前記負荷の駆動時に前記検出回路に電
圧を供給する平滑コンデンサと、を有する交流２線式無
接点スイッチにおいて、前記定電圧回路がMOS・FET（Me
tal Oxide Semiconductor・Field Effect Transistor）
およびこのMOS・FETのソースにカソードが接続されたツ
ェナーダイオードを備え、前記ツェナーダイオードのア
ノードに接続された抵抗と、前記抵抗と並列に接続さ
れ、前記MOS・FETのゲートおよび前記第１の開閉素子に
接続される第２の開閉素子を備え、前記MOS・FETのゲー
トに第１のサイリスタが接続され、前記ツェナーダイオ
ードと並列に第２のサイリスタのアノード、ゲート間が
接続されるとともにこの前記第２のサイリスタのカソー
ドが前記開閉回路に接続され、かつ、この開閉回路に直
列に過電流検知用素子を接続したことである。 〔作用〕 この発明は前述のような手段を採ったので、次のよう
な作用がもたらされる。検出回路が検出信号を出力して
いない場合にはスイッチング素子は導通し、MOS・FETは
ソースに接続されたツェナーダイオードにより定められ
る電圧によってゲート電位が制御されるので、定電圧を
出力し検出回路に供給する。 次に検出回路が検出信号を出力すると、スイッチング
素子は遮断される。するとMOS・FETのソース電位は上昇
し、ツェナーダイオードに並列接続されたサイリスタが
トリガされ導通する。これを受けて開閉回路が導通し負
荷を駆動する。 この場合に事故により負荷が内部短絡状態となった
り、あるいは作業者が誤って適正負荷を接続することな
く交流電源を無接点スイッチに接続して、過電流が交流
２線式無接点スイッチの回路内に流入すると過電流検知
用素子が過電流を検知する。これを受けて、MOS・FETの
ゲートに接続されたサイリスタがトリガされ導通する。
この導通により、FETのゲート電位はゼロ付近に落ちFET
は遮断される。したがって開閉回路にFETからサイリス
タを経由して電圧が供給されないので、開閉回路も遮断
され過電流の遮断がなされる。 〔実 施 例〕 この発明を、以下１実施例に基づいて詳細に説明す
る。なお、従来例と同一部分は同一記号を付しその説明
を簡略化する。 第１図に示すように、この発明にかかる交流２線式無
接点スイッチは、出力端子5,6間にダイオードブリッジ
回路８が接続されるとともに、外部に負荷３を介して交
流電源７が接続されている。ダイオードブリッジ回路８
の正負間には、定電圧回路の主構成要素であるエンハン
スメント特性のMOS・FET9、検出対象物の近接あるいは
離間により検出信号を出力する検出回路10、検出対象物
の近接により発振を行う発振回路11、FET9のソースに接
続されたツェナーダイオードZD2、このツェナーダイオ
ードZD2にアノード、ゲート間が並列接続されたサイリ
スタ12、FET9のゲートに接続されたサイリスタ13、負荷
駆動時に検出回路10に電圧を供給する平滑コンデンサ
C1、開閉回路であるトランジスタTr1、スイッチング素
子であるトランジスタTr3、このトランジスタTr3の導通
時にのみ導通するトランジスタTr2、平滑コンデンサC1
の直流電圧をFET9のゲートに伝達するダイオードD1およ
び抵抗R8、FET9のソースと検出回路10間に接続されたダ
イオードD2、トランジスタTr1のエミッタに接続された
過電流検知用素子である抵抗R4、および抵抗R3,R5,R6,R
7,R9が接続されている。 このような構成からなるこの回路の動作を以下説明す
る。まず検出対象物が離間していると発振回路11は発振
を行い、検出回路10は検出信号を出力しない。したがっ
て検出回路10の出力信号はHIGHとなり、スイッチング
素子であるトランジスタTr3はベース電流が供給され導
通する。これを受けてトランジスタTr2もアクティブと
なる。MOS・FET9は、R3を介してゲート電位が上昇して
オン状態となるので、ソース電位も上昇する。この場合
にツェナーダイオードZD2のツェナー電圧、トランジス
タTr2のベース・エミッタ間電圧、およびトランジスタT
r3のコレクタ・エミッタ間電圧の各々の電圧値の和をFE
T9のソース電位が越えようとするとTr2がコレクタ電流
を流しはじめ、ソース電位は一定値で安定する。したが
ってFET9は定電圧を検出回路10に供給する。この時、Tr
2のベースコレクタ間の電位差は、ツェナーダイオードZ
D2のツェナーダイオードのツェナー電圧に、R6の両端の
電圧が0.6Vになるような電流と検出回路に流れる電流を
流すだけのドレイン電流を流すためのソースゲート間電
圧（MOS・FET9のソースゲート間電圧）を加えた電圧に
なる。 次に検出対象物が近接して発振回路11が発振を停止す
ると、検出回路10は検出信号を出力する。したがって、
検出回路10の出力信号はLOWになるのでトランジスタT
r3は遮断され、これに伴いトランジスタTr2も遮断され
る。するとMOS・FET9のソース電位は上昇し、ツェナー
ダイオードZD2のツェナー電圧、サイリスタ12のトリガ
電圧、および開閉回路であるトランジスタTr1のベース
・エミッタ間電圧の各々の電圧値の和をFET9のソース電
位が越えると、サイリスタ12はトリガされ導通する。ト
ランジスタTr1はベース電流が供給されるので導通し、
負荷３が駆動される。 この状態において、事故あるいは作業者の誤接続によ
り負荷３が短絡状態となり、無接点スイッチ過電流が流
れこんだ場合について次に説明する。過電流の流入によ
り過電流検知用素子である抵抗R4の両端電圧が上昇し、
サイリスタ13がトリガされ導通する。この導通によりMO
S・FET9のゲートの電位がゼロ付近に落ち、FET9が遮断
される。そしてベース電流の供給が絶たれるのでトラン
ジスタTr1も遮断され、過電流の流入阻止が瞬時に達成
される。 この実施例においては負荷の開閉を行う開閉回路にト
ランジスタTr1を用いているので、オン抵抗（導通時の
抵抗値）を小さくでき、かつ定電圧回路の主構成要素で
あるMOS・FET9に安価なものを使用でき、コストダウン
が図れる。 〔発明の効果〕 以上の説明から明らかなように、この発明は、定電圧
回路および全波整流回路を介して負荷に直列に接続され
た交流電源に接続される検出対象物の近接あるいは離間
により第１の開閉素子を開閉するための検出信号を出力
する検出回路と、この前記開閉素子により開閉され、負
荷の制御を行うスイッチング素子を有する開閉回路と、
前記負荷の駆動時に前記検出回路に電圧を供給する平滑
コンデンサと、を有する交流２線式無接点スイッチにお
いて、前記定電圧回路がMOS・FET（Metal Oxide Semico
nductor・Field Effect Transistor）およびこのMOS・F
ETのソースにカソードが接続されたツェナーダイオード
を備え、前記ツェナーダイオードのアノードに接続され
た抵抗と、前記抵抗と並列に接続され、前記MOS・FETの
ゲートおよび前記第１の開閉素子に接続される第２の開
閉素子を備え、前記MOS・FETのゲートに第１のサイリス
タが接続され、前記ツェナーダイオードと並列に第２の
サイリスタのアノード、ゲート間が接続されるとともに
この前記第２のサイリスタのカソードが前記開閉回路に
接続され、かつ、この開閉回路に直列に過電流検知用素
子を接続したので、MOS・FETのソース電位によりゲート
電位を制御することができる。それゆえFETの素子自体
の特性にばらつきがあっても、個々のFETのソース電位
に応じたゲート電位により動作する。それゆえ、個々の
FETの特性に対応したツェナーダイオードを選定する必
要がないので、交流２線式無接点スイッチの大量生産が
可能である。 またツェナーダイオードを１個しか使用していないの
で、検出信号出力時と非出力時の検出回路への供給定電
圧に差異が殆どなく、常時安定した検出動作が可能であ
る。さらに過電流検知用素子を用いているので過電流保
護を成し得る。さらに定電圧回路の主構成要素にMOS・F
ETを用いているので、漏れ電流および残留電圧の低減が
なされる。
【図面の簡単な説明】
第１図はこの発明にかかる交流２線式無接点スイッチの
１実施例の回路図、 第２図および第３図は従来例の回路図である。 ３……負荷、７……交流電源（電源）、９……MOS・FET
（定電圧回路）、10……検出回路、12,13……サイリス
タ、Tr1……トランジスタ（開閉回路）、Tr2……トラン
ジスタ（スイッチング素子）、C1……平滑コンデンサ、
ZD2……ツェナーダイオード（定電圧回路）、R4……抵
抗（過電流検知用素子）。
１実施例の回路図、 第２図および第３図は従来例の回路図である。 ３……負荷、７……交流電源（電源）、９……MOS・FET
（定電圧回路）、10……検出回路、12,13……サイリス
タ、Tr1……トランジスタ（開閉回路）、Tr2……トラン
ジスタ（スイッチング素子）、C1……平滑コンデンサ、
ZD2……ツェナーダイオード（定電圧回路）、R4……抵
抗（過電流検知用素子）。
Claims (1)
- (57)【特許請求の範囲】 １．定電圧回路および全波整流回路を介して負荷に直列
に接続された交流電源に接続され， 検出対象物の近接あるいは離間により第１の開閉素子を
開閉するための検出信号を出力する検出回路と、 この前記開閉素子により開閉され、負荷の駆動制御を行
うスイッチング素子を有する開閉回路と、 前記負荷の駆動時に前記検出回路に電圧を供給する平滑
コンデンサと、 を有する交流２線式無接点スイッチにおいて、 前記定電圧回路がドレインとゲート間に抵抗が接続され
たMOS・FETと、このMOS・FETのソースにカソードが接続
されたツェナーダイオードと、 このツェナーダイオードのアノードに接続された抵抗
と、 前記アノードに制御端子が接続され前記MOS・FETのゲー
トと前記第１の開閉素子に接続される第２の開閉素子を
備え、 前記MOS・FETのゲートに第１のサイリスタのアノードが
接続され、 前記ツェナーダイオードと並列に第２のサイリスタのア
ノードとゲートが接続されるとともにカソードは前記開
閉回路の制御端子に接続され、かつ、この開閉回路に直
列に過電流検知用素子が接続され、前記過電流検知用素
子の出力端子が前記第１のサイリスタのゲート端子に接
続されている、 ことを特徴とする交流２線式無接点スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314641A JP2681632B2 (ja) | 1986-12-23 | 1986-12-23 | 交流２線式無接点スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314641A JP2681632B2 (ja) | 1986-12-23 | 1986-12-23 | 交流２線式無接点スイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63160413A JPS63160413A (ja) | 1988-07-04 |
| JP2681632B2 true JP2681632B2 (ja) | 1997-11-26 |
Family
ID=18055768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314641A Expired - Fee Related JP2681632B2 (ja) | 1986-12-23 | 1986-12-23 | 交流２線式無接点スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2681632B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609371B2 (ja) * | 1980-12-11 | 1985-03-09 | オムロン株式会社 | 交流２線式無接点スイツチ |
| JPS5959037U (ja) * | 1982-10-12 | 1984-04-17 | 株式会社山武 | 交流２線式無接点スイツチ |
| JPS60150318A (ja) * | 1984-01-18 | 1985-08-08 | Omron Tateisi Electronics Co | 電子スイツチ |
| JPH0614611B2 (ja) * | 1984-04-02 | 1994-02-23 | オムロン株式会社 | ２線式検出スイッチ |
| JPS614218A (ja) * | 1984-06-19 | 1986-01-10 | 松下電器産業株式会社 | 巻回型金属化フイルムコンデンサの製造方法 |
-
1986
- 1986-12-23 JP JP61314641A patent/JP2681632B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63160413A (ja) | 1988-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5375028A (en) | Overcurrent protective device and device for detecting overcurrent | |
| US4429339A (en) | AC Transistor switch with overcurrent protection | |
| US4616305A (en) | AC/DC power MOSFET reversing H-drive system | |
| JP3040342B2 (ja) | 電力用ｍｏｓゲート型回路のための制御回路 | |
| JPS58130726A (ja) | パワ−トランジスタの保護回路 | |
| JPH02278915A (ja) | 電力用ｍｏｓｆｅｔの保護回路 | |
| JP2681632B2 (ja) | 交流２線式無接点スイッチ | |
| EP0425035A2 (en) | Overload protection drive circuit for a power transistor | |
| US3761800A (en) | Integral cycle thyristor power controller | |
| JPS63276319A (ja) | 半導体スイツチング素子の駆動回路 | |
| JP2696168B2 (ja) | 交流２線式無接点スイッチ | |
| JPH02260712A (ja) | スイッチ回路 | |
| JPH08308116A (ja) | 逆流阻止回路を有する回路装置 | |
| JP3474775B2 (ja) | インバータ制御用半導体装置 | |
| JPS6179321A (ja) | スイツチ装置 | |
| JP3730354B2 (ja) | 非可制御スイッチング手段 | |
| JP3350562B2 (ja) | 「オン・オフ検出機能と主電流検出機能を持つスイッチング回路」、「オン・オフ検出機能と自己保持機能と自己ターン・オフ機能を持つスイッチング回路」、「オン・オフ検出機能と主電流検出機能を持つスイッチング回路」及び「オン・オフ検出機能と自己保持機能と自己ターン・オフ機能を持つスイッチング回路」 | |
| JP2805349B2 (ja) | スイッチング回路 | |
| JPS62172813A (ja) | 半導体リレ−回路 | |
| JPH03873Y2 (ja) | ||
| SU1684873A1 (ru) | Устройство дл управлени симистором | |
| JPH0438597Y2 (ja) | ||
| JPH02177721A (ja) | 交流２線式無接点スイッチ | |
| JP3358091B2 (ja) | 二線式電子スイッチ | |
| JPH0786522B2 (ja) | 接点データ読み込み回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |