JP2679419B2 - 接続検査回路 - Google Patents
接続検査回路Info
- Publication number
- JP2679419B2 JP2679419B2 JP3004931A JP493191A JP2679419B2 JP 2679419 B2 JP2679419 B2 JP 2679419B2 JP 3004931 A JP3004931 A JP 3004931A JP 493191 A JP493191 A JP 493191A JP 2679419 B2 JP2679419 B2 JP 2679419B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- register
- output
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【０００１】
【産業上の利用分野】本発明は接続検査装置に関し、特
にＳＯＪ（表面実装）パッケージに搭載され、集積回路
の出力回路の出力端子は、電源ピンに抵抗が挿入されて
おり、さらに、入力回路は、高インピーダンスを形成す
ると共に入力端子と電源又はグランド電位間に逆方向の
ダイオードが挿入されたデバイスのリードピンとプリン
ト配線基板の接続状態を検査する接続検査回路に関す
る。
にＳＯＪ（表面実装）パッケージに搭載され、集積回路
の出力回路の出力端子は、電源ピンに抵抗が挿入されて
おり、さらに、入力回路は、高インピーダンスを形成す
ると共に入力端子と電源又はグランド電位間に逆方向の
ダイオードが挿入されたデバイスのリードピンとプリン
ト配線基板の接続状態を検査する接続検査回路に関す
る。
【０００２】
【従来の技術】従来の接続検査装置について図面を参照
して説明する。
して説明する。
【０００３】図４は、従来の一実施例を示すブロック図
である。
である。
【０００４】のこぎり電圧波形信号を発生する積分波形
発生回路３０の出力端子３２には、抵抗１３０の一方に
接続されると共に、ＡＭＰ回路２０の一方の入力端子に
各々接続されている。抵抗１３０の他方は、出力端子１
０及びＡＭＰ回路２０の他方の入力端子に接続されてい
る。ＡＭＰ回路２０の出力端子は、アナログ信号をデジ
タル信号に変換するＡ／Ｄコンバータ５０の入力端子５
１に接続されている。Ａ／Ｄコンバータ５０の出力端子
５２は、コンパレータ６０と７０の入力端子６１，７１
に接続されている。基準値データ信号が入力される入力
端子１２０は、レジスタ８０と９０の入力端子８２，９
２に各々接続されている。レジスタ８０と９０の出力端
子８１，９１は、コンパレータ６０と７０の入力端子６
２，７２に各々接続されている。コンパレータ６０と７
０の出力端子６３，７３は、比較結果を格納するＦ／Ｆ
１００，１１０の入力端子１０１，１１１に各々接続さ
れている。タイミング信号発生回路４０は、のこぎり電
圧波形信号の起動信号、Ａ／Ｄコンバータ５０の変換イ
ネーブル信号Ｆ／Ｆ１００，Ｆ／Ｆ１１０のクロック信
号の発生タイミングを制御する。出力端子４１は、積分
波形発生回路３０の入力端子３１に接続されている。出
力端子４２は、Ａ／Ｄコンバータ５０の入力端子５３に
接続されている。出力端子４３，４４は、各々のＦ／Ｆ
１００，１１０の入力端子１０２，１１２に接続されて
いる。
発生回路３０の出力端子３２には、抵抗１３０の一方に
接続されると共に、ＡＭＰ回路２０の一方の入力端子に
各々接続されている。抵抗１３０の他方は、出力端子１
０及びＡＭＰ回路２０の他方の入力端子に接続されてい
る。ＡＭＰ回路２０の出力端子は、アナログ信号をデジ
タル信号に変換するＡ／Ｄコンバータ５０の入力端子５
１に接続されている。Ａ／Ｄコンバータ５０の出力端子
５２は、コンパレータ６０と７０の入力端子６１，７１
に接続されている。基準値データ信号が入力される入力
端子１２０は、レジスタ８０と９０の入力端子８２，９
２に各々接続されている。レジスタ８０と９０の出力端
子８１，９１は、コンパレータ６０と７０の入力端子６
２，７２に各々接続されている。コンパレータ６０と７
０の出力端子６３，７３は、比較結果を格納するＦ／Ｆ
１００，１１０の入力端子１０１，１１１に各々接続さ
れている。タイミング信号発生回路４０は、のこぎり電
圧波形信号の起動信号、Ａ／Ｄコンバータ５０の変換イ
ネーブル信号Ｆ／Ｆ１００，Ｆ／Ｆ１１０のクロック信
号の発生タイミングを制御する。出力端子４１は、積分
波形発生回路３０の入力端子３１に接続されている。出
力端子４２は、Ａ／Ｄコンバータ５０の入力端子５３に
接続されている。出力端子４３，４４は、各々のＦ／Ｆ
１００，１１０の入力端子１０２，１１２に接続されて
いる。
【０００５】図５は、従来の動作を説明する図であり、
のこぎり電圧波形信号ｂに対するダイオード順方向特性
ａの対応関係を示している。
のこぎり電圧波形信号ｂに対するダイオード順方向特性
ａの対応関係を示している。
【０００６】図６は、従来の回路による被検査対象回路
の接続状態を示す。
の接続状態を示す。
【０００７】集積回路（以下ＩＣ）２６０の電源端子２
０５は、抵抗２２０の一方に接続されている。抵抗２２
０の他方は、出力端子２３１と、トランジスター２２３
のコレクタに接続されている。配線２３０は、ＩＣ２７
０の入力端子２３２に接続されている。端子２３２は、
ダイオード２２１，２２２のアノード端子とトランジス
ター２２４のベース端子に接続されている。ダイオード
２２１のカソード端子は、ＩＣ２７０の電源端子２０５
に接続されている。さらに、ダイオード２２２のカソー
ド端子は、ＩＣ２７０の電源端子２１０に接続されてい
る。従来の接続検査回路２４０の端子１０は、プローブ
２５１を介してＩＣの入力端子２３２に接続されてい
る。従来の接続検査回路２４０の端子１１は、プローブ
２５２を介してＩＣの電源端子２０５に接続されてい
る。
０５は、抵抗２２０の一方に接続されている。抵抗２２
０の他方は、出力端子２３１と、トランジスター２２３
のコレクタに接続されている。配線２３０は、ＩＣ２７
０の入力端子２３２に接続されている。端子２３２は、
ダイオード２２１，２２２のアノード端子とトランジス
ター２２４のベース端子に接続されている。ダイオード
２２１のカソード端子は、ＩＣ２７０の電源端子２０５
に接続されている。さらに、ダイオード２２２のカソー
ド端子は、ＩＣ２７０の電源端子２１０に接続されてい
る。従来の接続検査回路２４０の端子１０は、プローブ
２５１を介してＩＣの入力端子２３２に接続されてい
る。従来の接続検査回路２４０の端子１１は、プローブ
２５２を介してＩＣの電源端子２０５に接続されてい
る。
【０００８】次に、従来例の動作について、図４，図
５，図６を参照して説明する。図４のタイミング信号発
生回路４０の出力端子４１から得られる図５に示す出力
信号Ｔ１によりのこぎり電圧波形信号ｂが出力され、図
６に示すプローブ２５１を介してＩＣ２７０の入力端子
に印加される。図５に示すダイオードの順方向特性ａの
ｖ１におけるサンプリングクロックＴ２のｔ１時により
図４の抵抗１３０に流れる電流により生じる電圧値は、
Ａ／Ｄコンバータ５０により変換されコンパレータ６０
にてレジスタ８０に予め格納されている基準値Ｋ１と比
較判定される。さらに、図５に示すダイオードの順方向
特性ａのｖ２におけるサンプリングクロックＴ２のｔ２
時により図４の抵抗１３０に流れる電流により生じる電
圧値は、Ａ／Ｄコンパレータ５０により変換されコンパ
レータ７０にてレジスタ９０に予め格納されている基準
値Ｋ２と比較判定される。各々のコンパレータ６０，７
０の出力値は、Ｆ／Ｆ１００とＦ／Ｆ１１０にタイミン
グ信号発生回路４０の出力端子４３，４４から得られる
図５に示すクロック信号Ｔ３，Ｔ４により格納される。
この場合、不良の時論理値“１”とする。
５，図６を参照して説明する。図４のタイミング信号発
生回路４０の出力端子４１から得られる図５に示す出力
信号Ｔ１によりのこぎり電圧波形信号ｂが出力され、図
６に示すプローブ２５１を介してＩＣ２７０の入力端子
に印加される。図５に示すダイオードの順方向特性ａの
ｖ１におけるサンプリングクロックＴ２のｔ１時により
図４の抵抗１３０に流れる電流により生じる電圧値は、
Ａ／Ｄコンバータ５０により変換されコンパレータ６０
にてレジスタ８０に予め格納されている基準値Ｋ１と比
較判定される。さらに、図５に示すダイオードの順方向
特性ａのｖ２におけるサンプリングクロックＴ２のｔ２
時により図４の抵抗１３０に流れる電流により生じる電
圧値は、Ａ／Ｄコンパレータ５０により変換されコンパ
レータ７０にてレジスタ９０に予め格納されている基準
値Ｋ２と比較判定される。各々のコンパレータ６０，７
０の出力値は、Ｆ／Ｆ１００とＦ／Ｆ１１０にタイミン
グ信号発生回路４０の出力端子４３，４４から得られる
図５に示すクロック信号Ｔ３，Ｔ４により格納される。
この場合、不良の時論理値“１”とする。
【０００９】レジスタ８０及び、レジスタ９０に設定さ
れる基準値Ｋ１，Ｋ２は、図６に示すＩＣ２６０，ＩＣ
２７０の出力端子２３１と入力端子２３２が正常に接続
されている時のｖ１またはｖ２における発生電圧値（ま
たは電流値）、例えば、図５に示す電流ｉ１，ｉ２より
小さく設定される。
れる基準値Ｋ１，Ｋ２は、図６に示すＩＣ２６０，ＩＣ
２７０の出力端子２３１と入力端子２３２が正常に接続
されている時のｖ１またはｖ２における発生電圧値（ま
たは電流値）、例えば、図５に示す電流ｉ１，ｉ２より
小さく設定される。
【００１０】さらに、図６に示すＩＣ２６０の抵抗２２
０は、一般に、ダイオードの順方向特性において電流が
流れ始めるまでの等価抵抗に比べて小さい。
０は、一般に、ダイオードの順方向特性において電流が
流れ始めるまでの等価抵抗に比べて小さい。
【００１１】以上のような動作において、図６に示すＩ
Ｃ２６０の出力端子２３１及びＩＣ２７０の入力端子２
３２の基板との接続状態による図５におけるｖ１の測定
電圧値Ｖｓ１と基準値Ｋ１との比較判定、さらに、ｖ２
の測定値Ｖｓ２と基準値Ｋ２との比較判定値の一覧表を
表２に示す。
Ｃ２６０の出力端子２３１及びＩＣ２７０の入力端子２
３２の基板との接続状態による図５におけるｖ１の測定
電圧値Ｖｓ１と基準値Ｋ１との比較判定、さらに、ｖ２
の測定値Ｖｓ２と基準値Ｋ２との比較判定値の一覧表を
表２に示す。
【００１２】
【００１３】表２において、○印は接続状態が良好、×
印は接続状態が不良である。入力端子の接続状態が不良
の場合、比較判定２に示すＶｓ２＜Ｋ２となる。出力端
子の接続状態が不良の場合、比較判定１に示すＶｓ１＜
Ｋ１となる。さらに、入出力端子の接続状態が不良の場
合、Ｖｓ１＜Ｋ１、Ｖｓ２＜Ｋ２となる。
印は接続状態が不良である。入力端子の接続状態が不良
の場合、比較判定２に示すＶｓ２＜Ｋ２となる。出力端
子の接続状態が不良の場合、比較判定１に示すＶｓ１＜
Ｋ１となる。さらに、入出力端子の接続状態が不良の場
合、Ｖｓ１＜Ｋ１、Ｖｓ２＜Ｋ２となる。
【００１４】以上の様な判定から、入出力端子の接続状
態を検査する様になっていた。
態を検査する様になっていた。
【００１５】
【発明が解決しようとする課題】上述した従来の接続検
査装置は、被検査対象のＩＣの入力段に接続されたダイ
オード特性のバラツキがあると、例えば、基準値Ｋ２に
おいてダイオード特性が基準値Ｋ２以下であった場合、
入力端子の接続状態の検出を誤ってしまう欠点があっ
た。
査装置は、被検査対象のＩＣの入力段に接続されたダイ
オード特性のバラツキがあると、例えば、基準値Ｋ２に
おいてダイオード特性が基準値Ｋ２以下であった場合、
入力端子の接続状態の検出を誤ってしまう欠点があっ
た。
【００１６】
【課題を解決するための手段】第１の発明は、リードピ
ンとプリント配線基板の接続状態を検査する接続検査回
路において、積分波形信号を発生する積分波形発生回路
と、前記積分波形発生回路に直列に接続された抵抗と、
前記抵抗の両端の電圧を増幅するＡＭＰ回路と、前記Ａ
ＭＰ回路の出力信号を予じめ定められたサンプリング周
期でサンプリングしサンプリング値をデジタル変換し時
系列に出力するＡ／Ｄコンバータと、前記Ａ／Ｄコンバ
ータの時系列の出力を前記サンプリング周期で格納する
第一のレジスタと、前記第一のレジスタの出力値を前記
第一のレジスタとはマスタ・スレーブの形態で前記第一
のレジスタと同じタイミングで格納する第二のレジスタ
と、前記第一のレジスタと前記第二のレジスタに前記格
納がなされる度に前記第一のレジスタに格納された値と
前記第二のレジスタに格納された値との差を演算し出力
する演算器と、前記演算器の出力値が予じめ定めた第一
の値よりも小さい場合の出現数を前記積分波形の一周期
における予じめ定めた第一の期間計数し前記第一の期間
の計数値を予じめ定めた第二の値と比較する第一の演算
回路と、前記演算器の出力値が予じめ定めた第三の値よ
りも小さい場合の出現数を前記積分波形の一周期におけ
る予じめ定めた第二の期間計数し前記第二の期間の計数
値を予じめ定めた第四の値と比較する第二の演算回路と
を備えて構成されている。
ンとプリント配線基板の接続状態を検査する接続検査回
路において、積分波形信号を発生する積分波形発生回路
と、前記積分波形発生回路に直列に接続された抵抗と、
前記抵抗の両端の電圧を増幅するＡＭＰ回路と、前記Ａ
ＭＰ回路の出力信号を予じめ定められたサンプリング周
期でサンプリングしサンプリング値をデジタル変換し時
系列に出力するＡ／Ｄコンバータと、前記Ａ／Ｄコンバ
ータの時系列の出力を前記サンプリング周期で格納する
第一のレジスタと、前記第一のレジスタの出力値を前記
第一のレジスタとはマスタ・スレーブの形態で前記第一
のレジスタと同じタイミングで格納する第二のレジスタ
と、前記第一のレジスタと前記第二のレジスタに前記格
納がなされる度に前記第一のレジスタに格納された値と
前記第二のレジスタに格納された値との差を演算し出力
する演算器と、前記演算器の出力値が予じめ定めた第一
の値よりも小さい場合の出現数を前記積分波形の一周期
における予じめ定めた第一の期間計数し前記第一の期間
の計数値を予じめ定めた第二の値と比較する第一の演算
回路と、前記演算器の出力値が予じめ定めた第三の値よ
りも小さい場合の出現数を前記積分波形の一周期におけ
る予じめ定めた第二の期間計数し前記第二の期間の計数
値を予じめ定めた第四の値と比較する第二の演算回路と
を備えて構成されている。
【００１７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１８】図１は本発明の一実施例を示すブロック図
である。
である。
【００１９】のこぎり電圧波形信号を発生する積分波形
発生回路３００の出力端子３２０には、抵抗１３の一方
に接続されると共に、ＡＭＰ回路２００の一方の入力端
子に各々接続されている。抵抗１３の他方は、出力端子
１００及びＡＭＰ回路２００の他方の入力端子に接続さ
れている。ＡＭＰ回路２００の出力端子は、アナログ信
号をデジタル信号に変換するＡ／Ｄコンバータ５００の
入力端子５０１に接続されている。Ａ／Ｄコンバータ５
００の出力端子５０２は、レジスタ５５０の入力端子５
５１に接続されている。レジスタ５５０の出力端子５５
２は、レジスタ５６０の入力端子５６１と演算器６００
の入力端子６０１に接続されている。レジスタ５６０の
出力端子５６２は、演算器６００の入力端子６０２に接
続されている。演算器６００の出力端子６０３は、演算
回路７００の入力端子７０１と演算回路８００の入力端
子８０１に各々接続されている。基準値データ信号が入
力される入力端子７０３，７０４は、演算回路７００の
入力端子７１３及び入力端子７１４に接続されている。
基準値データ信号が入力される入力端子８０３，８０４
は、演算回路８００の入力端子８１３及び入力端子８１
４に接続されている。演算回路７００と演算回路８００
の演算結果は、出力端子７０５及び出力端子８０５に各
々出力される。タイミング信号発生回路４００は、のこ
ぎり電圧波形信号の起動信号、Ａ／Ｄコンバータ５００
の変換イネーブル信号、レジスタ５５０及び５６０のク
ロック信号、演算回路７００及び８００のクロック信号
の発生タイミングを制御する。出力端子４０１は、積分
波形発生回路３００の入力端子３１０に接続されてい
る。さらに、積分波形発生回路３００の出力端子３３０
とＧＮＤ端子１１０と接続されている。出力端子４０２
は、Ａ／Ｄコンバータ５００の入力端子５０３に接続さ
れている。出力端子４０３，４０４は、レジスタ５５
０，５６０の各々の入力端子５５３，５６３に接続され
ている。出力端子４０５，４０６は、演算回路７００及
び８００の各々の入力端子７０２，８０２に接続されて
いる。出力端子４０７は、演算回路７００の入力端子７
０６に接続されている。出力端子４０８は、演算回路８
００の入力端子８０６に接続されている。
発生回路３００の出力端子３２０には、抵抗１３の一方
に接続されると共に、ＡＭＰ回路２００の一方の入力端
子に各々接続されている。抵抗１３の他方は、出力端子
１００及びＡＭＰ回路２００の他方の入力端子に接続さ
れている。ＡＭＰ回路２００の出力端子は、アナログ信
号をデジタル信号に変換するＡ／Ｄコンバータ５００の
入力端子５０１に接続されている。Ａ／Ｄコンバータ５
００の出力端子５０２は、レジスタ５５０の入力端子５
５１に接続されている。レジスタ５５０の出力端子５５
２は、レジスタ５６０の入力端子５６１と演算器６００
の入力端子６０１に接続されている。レジスタ５６０の
出力端子５６２は、演算器６００の入力端子６０２に接
続されている。演算器６００の出力端子６０３は、演算
回路７００の入力端子７０１と演算回路８００の入力端
子８０１に各々接続されている。基準値データ信号が入
力される入力端子７０３，７０４は、演算回路７００の
入力端子７１３及び入力端子７１４に接続されている。
基準値データ信号が入力される入力端子８０３，８０４
は、演算回路８００の入力端子８１３及び入力端子８１
４に接続されている。演算回路７００と演算回路８００
の演算結果は、出力端子７０５及び出力端子８０５に各
々出力される。タイミング信号発生回路４００は、のこ
ぎり電圧波形信号の起動信号、Ａ／Ｄコンバータ５００
の変換イネーブル信号、レジスタ５５０及び５６０のク
ロック信号、演算回路７００及び８００のクロック信号
の発生タイミングを制御する。出力端子４０１は、積分
波形発生回路３００の入力端子３１０に接続されてい
る。さらに、積分波形発生回路３００の出力端子３３０
とＧＮＤ端子１１０と接続されている。出力端子４０２
は、Ａ／Ｄコンバータ５００の入力端子５０３に接続さ
れている。出力端子４０３，４０４は、レジスタ５５
０，５６０の各々の入力端子５５３，５６３に接続され
ている。出力端子４０５，４０６は、演算回路７００及
び８００の各々の入力端子７０２，８０２に接続されて
いる。出力端子４０７は、演算回路７００の入力端子７
０６に接続されている。出力端子４０８は、演算回路８
００の入力端子８０６に接続されている。
【００２０】図２は、本発明の動作を説明する図であ
り、のこぎり電圧波形信号ｂ１とダイオード順方向特性
ａ１，ａ２，ａ３の対応関係を示している。
り、のこぎり電圧波形信号ｂ１とダイオード順方向特性
ａ１，ａ２，ａ３の対応関係を示している。
【００２１】図３は、本発明の回路による被検査対象回
路の接続状態を示す。
路の接続状態を示す。
【００２２】集積回路（以下ＩＣ）２６０の電源端子２
０５は、抵抗２２０の一方に接続されている。抵抗２２
０の他方は、出力端子２３１と、トランジスター２２３
のコレクタに接続されている。配線２３０は、ＩＣ２７
０の入力端子２３２に接続されている。端子２３２は、
ダイオード２２１，２２２のアノード端子とトランジス
ター２２４のベース端子に接続されている。ダイオード
２２１のカソード端子は、ＩＣ２７０の電源端子２０５
に接続されている。さらに、ダイオード２２２のカソー
ド端子は、ＩＣ２７０の電源端子２１０に接続されてい
る。本発明の接続検査回路２４０の端子１００は、プロ
ーブ２５１を介してＩＣの入力端子２３２に接続されて
いる。本発明の接続検査回路２４０の端子１１０は、プ
ローブ２５２を介してＩＣの電源端子２０５に接続され
ている。
０５は、抵抗２２０の一方に接続されている。抵抗２２
０の他方は、出力端子２３１と、トランジスター２２３
のコレクタに接続されている。配線２３０は、ＩＣ２７
０の入力端子２３２に接続されている。端子２３２は、
ダイオード２２１，２２２のアノード端子とトランジス
ター２２４のベース端子に接続されている。ダイオード
２２１のカソード端子は、ＩＣ２７０の電源端子２０５
に接続されている。さらに、ダイオード２２２のカソー
ド端子は、ＩＣ２７０の電源端子２１０に接続されてい
る。本発明の接続検査回路２４０の端子１００は、プロ
ーブ２５１を介してＩＣの入力端子２３２に接続されて
いる。本発明の接続検査回路２４０の端子１１０は、プ
ローブ２５２を介してＩＣの電源端子２０５に接続され
ている。
【００２３】次に、本実施例の動作について、図１，図
２，図３を参照して説明する。
２，図３を参照して説明する。
【００２４】図１のタイミング信号発生回路４００の出
力端子４０１から得られる図２に示す出力信号Ｔ１１に
よりのこぎり電圧波形信号ｂ１が出力される。この時、
図１に示す抵抗１３に流れる電流ｉは、図３に示す配線
２３０の抵抗２３３と抵抗２２０に流れる電流ｉ１とダ
イオード２２１に流れる電流ｉ２の和となる。そこで、
図２に示すダイオード特性の０〜ｖ１の範囲の電流ｉ値
（又は電圧ｖ）は、変換イネーブル信号Ｔ１２の周期毎
に順次Ａ／Ｄコンバータ５００より出力される。Ａ／Ｄ
コンバータ５００の出力値は、出力端子４０３，４０４
から出力されるサンプリングクロックＴ１３により順次
レジスタ５５０，５６０に格納される。入力端子６０１
の入力データから入力端子６０２の入力データの差を求
める演算器６００によりクロックＴ１３の周期時間当り
の電流変化率ΔＤ１＝Δｉ／Δｔが得られる。前記ΔＤ
１を、所定の値ｍ１と演算回路７００にて比較演算され
る。
力端子４０１から得られる図２に示す出力信号Ｔ１１に
よりのこぎり電圧波形信号ｂ１が出力される。この時、
図１に示す抵抗１３に流れる電流ｉは、図３に示す配線
２３０の抵抗２３３と抵抗２２０に流れる電流ｉ１とダ
イオード２２１に流れる電流ｉ２の和となる。そこで、
図２に示すダイオード特性の０〜ｖ１の範囲の電流ｉ値
（又は電圧ｖ）は、変換イネーブル信号Ｔ１２の周期毎
に順次Ａ／Ｄコンバータ５００より出力される。Ａ／Ｄ
コンバータ５００の出力値は、出力端子４０３，４０４
から出力されるサンプリングクロックＴ１３により順次
レジスタ５５０，５６０に格納される。入力端子６０１
の入力データから入力端子６０２の入力データの差を求
める演算器６００によりクロックＴ１３の周期時間当り
の電流変化率ΔＤ１＝Δｉ／Δｔが得られる。前記ΔＤ
１を、所定の値ｍ１と演算回路７００にて比較演算され
る。
【００２５】同様に、ｖ１〜ｖ２の範囲の電流ｉ値（電
圧ｖ）は、変換イネーブル信号Ｔ１２の周期毎に順次Ａ
／Ｄコンバータ５００より出力される。Ａ／Ｄコンバー
タ５００の出力値は、サンプリングクロックＴ１３によ
り順次レジスタ５５０，５６０に格納され、演算器６０
０によりクロックＴ１３の周期時間当りの電流変化率Δ
Ｄ２＝Δｉ／Δｔが得られる。前記ΔＤ２を、所定の値
ｍ２と演算回路８００にて比較演算される。演算回路７
００，８００は、ΔＤ１＜ｍ１及びΔＤ２＜ｍ２の時
“１”を出力する。前記“１”の状態をサンプリングク
ロック１４により演算回路７００のイネーブル信号Ｇ１
及び演算回路８００のイネーブル信号Ｇ２の出力期間中
に計数し、各々の計数値を所定の値Ｋ１，Ｋ２と比較す
る。
圧ｖ）は、変換イネーブル信号Ｔ１２の周期毎に順次Ａ
／Ｄコンバータ５００より出力される。Ａ／Ｄコンバー
タ５００の出力値は、サンプリングクロックＴ１３によ
り順次レジスタ５５０，５６０に格納され、演算器６０
０によりクロックＴ１３の周期時間当りの電流変化率Δ
Ｄ２＝Δｉ／Δｔが得られる。前記ΔＤ２を、所定の値
ｍ２と演算回路８００にて比較演算される。演算回路７
００，８００は、ΔＤ１＜ｍ１及びΔＤ２＜ｍ２の時
“１”を出力する。前記“１”の状態をサンプリングク
ロック１４により演算回路７００のイネーブル信号Ｇ１
及び演算回路８００のイネーブル信号Ｇ２の出力期間中
に計数し、各々の計数値を所定の値Ｋ１，Ｋ２と比較す
る。
【００２６】ただし、ｍ１は、入力端子７０３より与え
られ、配線２３０と抵抗２２０に流れる電流ｉ１の最小
の電流変化率とする。ｍ２は、入力端子８０３より与え
られ、ダイオードに流れる電流ｉ２の最小の電流変化率
とする。
られ、配線２３０と抵抗２２０に流れる電流ｉ１の最小
の電流変化率とする。ｍ２は、入力端子８０３より与え
られ、ダイオードに流れる電流ｉ２の最小の電流変化率
とする。
【００２７】一般に、図２に示すダイオード特性の０〜
Ｖ１の範囲においては、ｉ１＞ｉ２である。以上の様な
動作において、図３に示すＩＣ２６０の出力端子２３１
及びＩＣ２７０の入力端子２３２の接続不良、接続良好
の状態における演算回路７００，８００の各々の比較演
算結果を表１に示す。尚、演算回路７００，８００の各
々の比較演算結果は、出力端子７０５，８０５から出力
される。
Ｖ１の範囲においては、ｉ１＞ｉ２である。以上の様な
動作において、図３に示すＩＣ２６０の出力端子２３１
及びＩＣ２７０の入力端子２３２の接続不良、接続良好
の状態における演算回路７００，８００の各々の比較演
算結果を表１に示す。尚、演算回路７００，８００の各
々の比較演算結果は、出力端子７０５，８０５から出力
される。
【００２８】
【００２９】表１において、○印は接続状態が良好、×
印は接続状態が不良である。入力端子の接続状態が不良
の場合、比較判定２に示す（ΔＤ２＜ｍ２）＞Ｋ２とな
る。出力端子の接続状態が不良の場合、比較判定１に示
す（ΔＤ１＜ｍ１）＞Ｋ１となる。さらに、入出力端子
の接続状態が不良の場合、（ΔＤ１＜ｍ１）＞Ｋ１、
（ΔＤ２＜ｍ２）＞Ｋ２となる。以上の様な判定から、
入出力端子の接続状態を検査することができる。
印は接続状態が不良である。入力端子の接続状態が不良
の場合、比較判定２に示す（ΔＤ２＜ｍ２）＞Ｋ２とな
る。出力端子の接続状態が不良の場合、比較判定１に示
す（ΔＤ１＜ｍ１）＞Ｋ１となる。さらに、入出力端子
の接続状態が不良の場合、（ΔＤ１＜ｍ１）＞Ｋ１、
（ΔＤ２＜ｍ２）＞Ｋ２となる。以上の様な判定から、
入出力端子の接続状態を検査することができる。
【００３０】
【発明の効果】本発明の接続検査回路は、ダイオードの
高インピーダンス特性部分の電流値と、定電流特性部分
の電流を所定の値と比較するコンパレータの代わりに、
ダイオードの高インピーダンス特性部分の電流値と、定
電流特性部分の電流値の変化率を検出する演算器と所定
の値と比較する演算回路を付加する事により、ＩＣの入
力段のダイオード特性にバラツキが生じても、接続状態
が検査できる効果がある。
高インピーダンス特性部分の電流値と、定電流特性部分
の電流を所定の値と比較するコンパレータの代わりに、
ダイオードの高インピーダンス特性部分の電流値と、定
電流特性部分の電流値の変化率を検出する演算器と所定
の値と比較する演算回路を付加する事により、ＩＣの入
力段のダイオード特性にバラツキが生じても、接続状態
が検査できる効果がある。
【図１】本発明の接続検査回路の一実施例を示すブロッ
ク図である。
ク図である。
【図２】本実施例の動作の一例を示す図である。
【図３】本実施例における被検査対象回路との接続状態
を示す図である。
を示す図である。
【図４】従来の接続検査回路の一実施例を示すブロック
図である。
図である。
【図５】従来の接続検査回路の動作の一例を示す図であ
る。
る。
【図６】従来の接続検査回路の被検査対象回路との接続
状態を示す図である。
状態を示す図である。
１３ 抵抗 ２０ ＡＭＰ回路 ３０ 積分波形発生回路 ４０ タイミング信号発生回路 ５０ Ａ／Ｄコンバータ ６０ コンパレータ ７０ コンパレータ ８０ レジスタ ９０ レジスタ １００ Ｆ／Ｆ １１０ Ｆ／Ｆ １３０ 抵抗 ２００ ＡＭＰ回路 ２２０ 抵抗 ２２１ ダイオード ２３０ 配線 ２３３ 抵抗 ２４０ 接続検査回路 ２６０ ＩＣ（集積回路） ２７０ ＩＣ（集積回路） ３００ 積分波形発生回路 ４００ タイミング信号発生回路 ５００ Ａ／Ｄコンバータ ５５０ レジスタ ５６０ レジスタ ６００ 演算器 ７００ 演算回路 ８００ 演算回路
Claims (1)
- 【請求項１】 リードピンとプリント配線基板の接続状
態を検査する接続検査回路において、積分波形信号を発
生する積分波形発生回路と、前記積分波形発生回路に直
列に接続された抵抗と、前記抵抗の両端の電圧を増幅す
るＡＭＰ回路と、前記ＡＭＰ回路の出力信号を予じめ定
められたサンプリング周期でサンプリングしサンプリン
グ値をデジタル変換し時系列に出力するＡ／Ｄコンバー
タと、前記Ａ／Ｄコンバータの時系列の出力を前記サン
プリング周期で格納する第一のレジスタと、前記第一の
レジスタの出力値を前記第一のレジスタとはマスタ・ス
レーブの形態で前記第一のレジスタと同じタイミングで
格納する第二のレジスタと、前記第一のレジスタと前記
第二のレジスタに前記格納がなされる度に前記第一のレ
ジスタに格納された値と前記第二のレジスタに格納され
た値との差を演算し出力する演算器と、前記演算器の出
力値が予じめ定めた第一の値よりも小さい場合の出現数
を前記積分波形の一周期における予じめ定めた第一の期
間計数し前記第一の期間の計数値を予じめ定めた第二の
値と比較する第一の演算回路と、前記演算器の出力値が
予じめ定めた第三の値よりも小さい場合の出現数を前記
積分波形の一周期における予じめ定めた第二の期間計数
し前記第二の期間の計数値を予じめ定めた第四の値と比
較する第二の演算回路とを備えたことを特徴とする接続
検査回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3004931A JP2679419B2 (ja) | 1991-01-21 | 1991-01-21 | 接続検査回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3004931A JP2679419B2 (ja) | 1991-01-21 | 1991-01-21 | 接続検査回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04236366A JPH04236366A (ja) | 1992-08-25 |
| JP2679419B2 true JP2679419B2 (ja) | 1997-11-19 |
Family
ID=11597335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3004931A Expired - Lifetime JP2679419B2 (ja) | 1991-01-21 | 1991-01-21 | 接続検査回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2679419B2 (ja) |
-
1991
- 1991-01-21 JP JP3004931A patent/JP2679419B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04236366A (ja) | 1992-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7132844B2 (en) | Testing device and testing method for testing an electronic device | |
| JP4735976B2 (ja) | 電源装置およびこれを用いた半導体試験システム | |
| EP0749210A3 (en) | Counting circuit for measuring pulse spacing, sampling circuit, skew adjusting circuit, and logic analyzing circuit | |
| US6791341B2 (en) | Current derivative sensor | |
| JP4977013B2 (ja) | 電力印加回路、及び試験装置 | |
| US7619405B2 (en) | Process for determining a time interval between two impulses by converting a measured analog impulse into a digital impulse | |
| JPH11174113A (ja) | Ｉｃテスタの電圧印加電流測定回路 | |
| JP2679419B2 (ja) | 接続検査回路 | |
| JP2005315729A (ja) | 直流試験装置 | |
| TWI394939B (zh) | 溫度量測系統及方法 | |
| US7123025B2 (en) | Differential comparator circuit, test head, and test apparatus | |
| JP2962244B2 (ja) | Ｐｃｂの受動素子分離測定回路 | |
| US20060158200A1 (en) | Capacitance measuring circuit | |
| US6285206B1 (en) | Comparator circuit | |
| JP2737442B2 (ja) | 接続検査装置 | |
| JP3281163B2 (ja) | 電流測定装置及び方法 | |
| JP3325869B2 (ja) | 有極電解コンデンサ極性判定装置 | |
| JP3260533B2 (ja) | 電流検出装置 | |
| US4829240A (en) | Secondary electron measuring circuit | |
| KR0121568B1 (ko) | 인-서큐트 테스터기의 전류/전압 측정회로 | |
| JPH04236364A (ja) | 接続検査装置 | |
| JP2006313770A (ja) | 半導体素子のサイリスタ特性検査装置及び方法 | |
| JPH11304877A (ja) | 電圧印加電流測定回路 | |
| JPH0989952A (ja) | 抵抗検出回路 | |
| JP2723688B2 (ja) | 半導体集積回路の周波数特性測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970701 |