JP2670043B2 - 光走査装置の同期回路 - Google Patents
光走査装置の同期回路Info
- Publication number
- JP2670043B2 JP2670043B2 JP62076098A JP7609887A JP2670043B2 JP 2670043 B2 JP2670043 B2 JP 2670043B2 JP 62076098 A JP62076098 A JP 62076098A JP 7609887 A JP7609887 A JP 7609887A JP 2670043 B2 JP2670043 B2 JP 2670043B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- delay
- output
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Facsimile Scanning Arrangements (AREA)
- Fax Reproducing Arrangements (AREA)
- Facsimile Transmission Control (AREA)
Description
【発明の詳細な説明】
技術分野
この発明は光走査装置の同期回路に関し、特にレーザ
プリンタ等に使用される回転偏向器によりレーザビーム
を走査させる光走査装置において、画像書込みの同期を
とるための同期回路に関する。 従来技術 回転偏向器により光ビームを走査対象物に対して走査
させ、画像走査領域外に設けた光センサの出力によつて
画像書込みの同期をとつて、走査対象物である感光体上
に画像を形成するようにした光走査装置が、例えばレー
ザプリンタ等に用いられている。 この場合、回転偏向器の製作誤差などにより、主走査
方向に最大1画素分のジツタを生じ画質が低下するの
で、従来は画像走査クロツクのn倍の周波数をもつ原信
号を1/n分周器に加え、光ビームを検知したときにその
分周器をリセツトしたり、あるいは基準クロツク信号か
ら遅延回路によつて位相が順次遅れた(n−1)個のク
ロツク信号群をつくり、上記光センサの出力に最も位相
の合つた信号を画像走査クロツクとして選択するなどし
て、ジツタを1/n画素程度に抑えていた。 しかしながら、良好な画質を得るためにnを大きくす
ると、前者は原信号の周波数が高くなるため回路が高性
能かつ複雑になり、後者は誤動作を防ぐために遅延回路
の精度を上げねばならず、いずれもコストアツプになる
などの不都合があつた。 目 的 この発明は上記の点に鑑みてなされたものであり、阻
止や回路の性能を上げずに安価かつ確実に同期の精度を
上げ、光走査装置による書込み画像の画質を向上させる
ことを目的とする。 構 成 この発明は上記の目的を達成するため、回転偏向器に
より光ビームを走査対象物に対して走査させ、基準クロ
ツク信号および該基準クロツク信号と周波数が等しく位
相が順次遅れたクロツク信号群の中から、画像走査領域
外に設けた光センサの出力により1つのクロツク信号を
画像走査クロツクとして選択することにより画像書込み
の同期をとる光走査装置の同期回路において、上記位相
が順次遅れたクロツク信号より1周期以上遅れたクロツ
ク信号を判別して、その1周期以上遅れたクロツク信号
が画像走査クロツクとして選択されないように管理する
遅延クロツク管理回路を設けたものである。 以下、この発明の実施例に基づいて具体的に説明す
る。 まず、第2図によつてこの発明の対象とする光走査装
置の光学系について説明すると、半導体レーザ1からの
射出ビームはコリメータレンズ2によつて平行光とな
り、回転多面鏡からなる回転偏向器3によつて偏向され
たのち、θレンズ4によつて走査対象物である感光体
5上に走査スポツトして結像される。 このレーザビームは記録信号によつて変調され、回転
偏向器3により感光体5の面上を主走査されてそこに静
電潜像を形成する。感光体5は、その軸の周りに回転駆
動されることにより副走査が行なわれる。 光センサ6は、主走査線上の画像走査領域外に設けら
れたフオトダイオード等の光検出素子であり、回転偏向
器からのレーザビームを検知して光検知信号DETPを出力
する。 次に、第3図によつてこの光走査装置の電気制御系に
ついて説明する。 同期回路7は、この発明の対象とする回路で、画像走
査クロツク発生回路として機能い、光センサ6から光検
知信号DETPが入力すると、それに同期した画像走査クロ
ツクWCLKを画像制御回路8に出力する。 上述のように、光センサ6は画像走査領域外に設けら
れているから、画像制御回路8は光ビームが画像走査領
域に達するかあるいは更に所定のスペースが取られるま
で画像走査クロツクWCLKをカウントした後、文字発生器
9に制御信号を送り始める。 文字発生器9は、上記制御信号により主走査1ライン
毎に画像走査クロツクWCLKに同期した画像情報信号を出
力し、それが画像制御回路8を経て光源駆動回路10に送
られる。 光源駆動回路10は、その画像情報信号に応じて第2図
の半導体レーザ1を変調(点滅)し、感光体5上に1ラ
イン分の静電潜像を形成する。 また場合により、光センサ6が光ビームを検知する前
に、画像制御回路8から1ライン毎に同期回路7へリセ
ツト信号LSYCを送ることも出来る。 なお、光源として半導体レーザを使用した例について
説明したが、光源としてガスレーザ例えばHe−Neレーザ
を使用し、コリメータレンズ2の代りに光源駆動回路10
によつて駆動される音響光学素子等の光変調素子を配置
してレーザビームを変調するようにしてもよい。 第1図は、この発明の第1実施例による同期回路7の
構成を示すブロツク回路図である。 この同期回路7は、基準クロツク発振器11,遅延回路1
2,ラツチ回路13,クロツク選択回路14,及び遅延回路12と
ラツチ回路13の間に設けた遅延クロツク管理回路15によ
つて構成されている。 基準クロツク発振器11は、画像走査クロツクWCLKと等
しい周波数の基準クロツク信号(以下「信号」は省略す
る)CL1を発振して出力する。 遅延回路12は、基準クロツクCK1を入力して(n−
1)個の出力端子から基準クロツクCK1と周波数及び波
形が等しく位相がその周期のほぼ1/nづつ遅れたクロツ
ク信号群(以下「信号」は省略する)CK2,CK3……CKnを
出力する(図ではn=7の場合の例を示している)。 ラツチ回路13は、光センサ6からの光検知信号DETPの
立上りによつてn個の入力をラツチし、ラツチ信号Q1〜
Qnおよび▲▼〜▲▼を出力する。 クロツク選択回路14は、ラツチ信号Q1〜Qnおよび▲
▼〜▲▼の組合せにより、クロツク群CK1〜CKnの
うち、光検知信号DETPに最も位相のあつたクロツクを選
択して、画像走査クロツクWCLKとして出力する。 遅延クロツク管理回路15は、クロツク群CK1〜CKnのう
ち遅延時間が比較的大きいP個のクロツク群CK(n−p
+1)〜CKn(図示の例ではCK5〜CK7)を入力して、基
準クロツクCK1からの位相を遅れによつて、そのまま通
過させるか、“1"あるいは“0"にロツクして、信号C
(n−p+1)〜Cnを出力する。 クロツク選択回路14は、例えば第4図に示するよう
に、n個のAND回路101〜107(図では7個)とその各出
力を入力する1個のOR回路108とからなる。 そして、k番目のAND回路には、入力Dkと▲
▼すなわちラツチ信号Qkと▲▼および
クロツクCK(k+1)が入力され、ラツチ信号の組合せ
Qk・▲▼によつてクロツクCK(k+1)の
ゲートが形成されている。但し、k=nすなわち最終段
のみは、ラツチ信号Qnと▲▼およびクロツク7CK1が
入力される。 なお、ここでは説明を容易にするために、クロツクCK
(k+1)がゲートされるようにしたが、実際には遅延
クロツク管理回路15,ラツチ回路13およびAND回路101〜1
07の作動遅れが重なつてゲートが開閉するので、その動
作を確実にするために半周期程度遅れたクロツクと組合
せる場合が多い。 ここで、n=7,P=3とした図示の場合で、クロツクC
K6,CK7が基準クロツクCK1より1周期以上遅れた例につ
いて、第5図のタイミングチヤートも参照してこの同期
回路7の動作を説明する。 第1図の基準クロツク発振器11によつて発生される基
準クロツクCK1および遅延回路12から出力されるクロツ
ク群CK2……CK7の位相関係は、第5図に示すようになつ
ている。 いま仮に、遅延クロツク管理回路15が機能せず、入力
するクロツクCK5〜5K7をそのまま通過させてC5〜C7とし
て出力する状態(遅延クロツク管理回路15がない場合と
同じ)であつたとする。 そして、光センサ6から光検知信号DETPが、例えば第
5図の(A)または(B)の時点でラツチ回路13に入力
したとすると、各クロツクCK1〜CK7,C5〜C7,ラツチ信号
Q1〜Q7と▲▼〜▲▼およびゲートを開閉する論
理値Qk,▲▼の値は第1表に示すようにな
る。 従つて、(A)の場合は、クロツク選択回路14の第4
図に示す2番目のゲートであるAND回路102のみが開いて
クロツクCK3が出力され、その他のAND回路101,103〜107
の出力はすべて“0"であるから、OR回路108からはクロ
ツクCK3が選択されて、第5図の(A)に示すように画
像走査クロツクWCLKとして出力される。 ところが、(B)の場合には、1番目と6番目のゲー
トであるAND回路101と106が開いて、クロツクCK2とCK7
が出力され、それがOR回路108によつて加算されて画像
走査クロツクWCLKとして出力されるため、第5図の
(B)に示すように後段で誤動作を生じ易い波形となる
不都合が生じる。 これは、基準クロツクCK1から位相が1周期以上遅れ
たクロツク(CK6,CK7)も選択の対象としたことが原因
である。 そのため、遅延回路12から出力される最も遅延したク
ロツクでも基準クロツクから一周期以上遅延しないよう
に設計する必要があるが、遅延回路の精度や温度特性に
より、遅延時間が1周期以上になつてしまう恐れがあ
る。 そこで、この実施例においては遅延クロツク管理回路
15によつて、遅延時間が比較的大きなクロツク群CK5〜C
K7について、基準クロツクCK1との位相関係を監視し、
1周期以上遅れたクロツクがあればそれを判別して、そ
のクロツクが画像走査クロツクとして選択されないよう
に管理する。 第6図は遅延クロツク管理回路15の回路例を示すもの
で、3組の構成及び作用が等しくかつ互いに独立した回
路系からなり、その各回路系は基準クロツクCK1の立上
りによつて入力クロツクCKkをラツチするDタイプのフ
リツプフロツプ回路(以下「D−FF」という)110と、N
OT回路111および負入力のOR回路112によつて構成され、
その接続は図示の通りである。 第7図は各信号の関係を示すタイミングチヤートであ
り、この図から明らかなように、遅延クロツク管理回路
15に入力するクロツク群CK5〜CK7は、その遅延時間が1
周期前後であるから、基準クロツクCK1の立上りでラツ
チされる時に、そのレベルが“1"であればそのクロツク
の遅延時間は1周期未満であり、“0"であれば1周期以
上であることになる。 いま、遅延クロツク管理回路15の1つの回路系、立て
ばクロツクCK5を管理する回路系についてその動作を説
明する。 基準クロツクCK1が立上つた時、D−FF110のデータ入
力端子Dに入力するクロツクCK5が“1"であればD−FF1
10の出力G5は次の基準クロツクCK1の立上りまで“1"に
ラツチされ、クロツクCK5が“0"であればG5は“0"にラ
ツチされる。 また、このクロツクCK5はNOT回路111によつて反転さ
れ、▲▼となつてG5と共に負入力のOR回路112に
入力される。 そのため、OR回路112の出力C5は、C5=▲▼+CK5
であるから、D−FF110の出力G5が“1"にラツチされて
いると、C5=CK5となつてCK5がそのまま通過する状態に
あり、G5が“0"にラツチされているとC5は常に“1"に保
持される。 他の回路系についても全く同様であるから、遅延クロ
ツク管理回路15は、入力するクロツクCKkの遅延時間が
1周期未満であればそのまま出力し、1周期以上であれ
ば常に“1"を出力するように動作する。 従つて、第7図において光センサ6からの光検知信号
DETPが、第5図と同じ(A)または(B)の時点で第1
図のラツチ回路13に入力した時の各クロツクCK1〜CK7,C
5〜C7、ラツチ信号Q1〜Q7と▲▼〜▲▼および
ゲートを開閉する論理値Qk,▲▼の値は第
2表に示すようになる。 したがつて、(A)の場合はクロツク選択回路14の第
4図に示す2番目のゲートであるAND回路102のみが開い
てクロツクCK3が、(B)の場合は第1番目のゲートで
あるAND回路101のみが開いてクロツクCK2が、それぞれ
画像走査クロツクWCLKとして正しく出力される(第7図
参照)。 第8図は遅延クロツク管理回路の他の例を示すもの
で、1ライン毎に光センサ6から光検知信号DETPが第1
図のラツチ回路13に入力される前に、画像制御回路8か
らこの遅延クロツク管理回路15′にリセツト信号LSYCが
送られてくるものとする。 この遅延クロツク管理回路15′は、基準クロツクCK1
でセツトされ、各クロツクCK4〜CK7によつてそれぞれリ
セツトされるセツト・リセツト形のフリツプフロツプ回
路(以下「RS−FF」という)120〜123と、リセツト信号
LSYCの立下りでそれぞれクリアされるD−FF124〜126
(125,126はプリセツト端子PR付き)、およびその各出
力G5,G6,G7をそれぞれ負入力とするOR回路127〜129によ
つて構成され、その接続は図示の通りである。 この遅延クロツク管理回路15′の動作を、第9図のタ
イミングチヤートも参照して説明する。 初段のRS−FF120〜123は、基準クロツクCK1の立上り
でリセツトされ、各クロツクCK4〜CK7の立上りでそれぞ
れリセツトされるから、その出力Q4〜Q7は第9図に示す
ようになる。 次段のD−FF124〜126は、リセツト信号LSYCの立下り
によつてクリアされるから、その各Q出力であるG5〜G7
はそれ以前のレベルに関係なくその時点で“1"になる。 そして、このD−FF124〜126は、それぞれ前段の出力
Q5〜Q7によるCP入力の立下りによつてD入力(Q4〜Q6)
をラツチするから、その時D入力が“0"であればQ出力
が“0"で出力が“1"になるため、その出力Gk(k=1
〜3)は、“1"に保たれる。もし、D入力が“1"である
と出力Gkが“0"になると共に、その出力がプリセツト端
子に入力されるD−FFがプリセツトされるため、その出
力も“0"になる、以下のD−FFの出力はすべて“0"にな
る。 第9図の例では、リセツト信号LSYCの立下りで各D−
FF124〜126のすっ力G5〜G7がすべて“1"となつたのち、
Q5の立下り時にQ4は“0"であるからG5は“1"を保ち、Q6
の立下り時にE5は“1"であるからG6は“0"になり、それ
によつてG7も“0"になる。この状態はこの1ライン走査
の間保持されている。 この信号G5〜G7は、それぞれ次段のOR回路127〜129の
負入力端子に入力されるから、クロツクCK5はそのままC
5として出力されるが、C6,C7はCK6,CK7に係わりなく
“1"のままになり、第6図に示した回路と同じ作用をな
す。 第10図はこの発明の第2実施例を示す同期回路のブロ
ツク回路図であり、遅延回路12とクロツク選択回路24の
間に遅延クロツク管理回路25を設けたものである。 この同期回路7′において、基準クロツク発振器11と
遅延回路12とラツチ回路13は、第1図の実施例と全く同
じ作用をなす。 遅延クロツク管理回路25は、遅延回路12から入力する
遅延時間が長い方のP個のクロツク群CK(n−p+1)
〜CKnを基準クロツクCK1からの位相の遅れが1周期以内
か否かによつて“1"または“0"にロツクした信号G(n
−p+1)〜Gnを出力する(図ではn=7,P=3の場合
の例を示している)。 クロツク選択回路24は、例えば第11図に示すように7
個のAND回路201〜207と、その各出力を入力する1個のO
R回路208によつて構成され、遅延クロツク管理回路25に
よつて管理されないクロツク群の処理については、第4
図に示したクロツク選択回路14と同じく論理積Qk,▲
▼によつて、遅延クロツク管理回路25によつ
て管理されたクロツク群については、論理積Qk,▲
▼・Gkによつて、それぞれAND回路201〜207に
よるゲートが開閉するようになつている。 第12図は遅延クロツク管理回路25の例を示すもので、
基準クロツクCK1の立上りによつてそれぞれ入力クロツ
クCK5〜CK7をラツチする3個のD−FF110からなつてい
る。 第6図に示した遅延クロツク管理回路25において説明
したように、各D−FF110が基準クロツクCK1の立上りで
D入力をラツチした時、そのD入力であるクロツクCKk
が“1"(遅延時間が1周期未満)であれば出力Gkは“1"
に、“0"(遅延時間が1周期以上)であればGkは“0"に
ロツクされる。 第13図は遅延クロツク管理回路の他のを示し、第8図
と同じ部分には同一符号を符してある。 この遅延クロツク管理回路25′は、第8図の回路15′
からOR回路127〜129を除いた回路であり、その作用も遅
延クロツク管理回路15′について説明したとおりであ
り、リセツト信号LSYCの立下りで出力G5〜G7が一度“1"
になつた後、遅延時間が1周期未満のクロツク入力に対
応する出力GKは“1"を保ち、1周期以上のクロツク入力
に対応する出力Gkはすべて“0"になつてそれを保たれる
から、第12図に示した回路と同様の作用がある。 第10図の同期回路7′において、光センサ6からの光
検知信号DETPが、第5図と同じ(A)または(B)の時
点でラツチ回路13に入力した場合の各クロツクCK1〜CK
7,ラツチ信号Q1〜Q7及び▲▼〜▲▼,管理され
た信号G5〜G7およびクロツク選択回路24のゲートを開閉
する論理値の値は第3表に示すようになる。 なお、ゲートを開閉する論理値は、k=1〜4に対し
てはQk,▲▼,k=5〜7に対してはQk,▲
▼・Gkとする。 すなわち、この実施例においても、(A)の場合は第
11図に示したクロツク選択回路24の2番目のゲート(AN
D回路202)が開いてクロツクCK3が、(B)の場合は1
番目のゲート(AND回路201)が開いてクロツクCK2が、
それぞれOR回路208によつて選択されて、画像走査クロ
ツクWCLKとして正しく出力される。 このように、上記各実施例によれば、遅延クロツク管
理回路15(15′)または25(25′)を設けることによ
り、基準クロツクからの遅延時間が1周期以上のクロツ
クが発生しても、それを判別して画像走査クロツクとし
ての選択対象にならないようにしたので、常に最適な画
像走査クロツクを正確に出力することができる。 また、同期の精度を上げるためにnを大きくとつて
も、管理する必要があるクロツクの数はそれほど多くは
ならないので、回路も簡単であり、コストアツプを招く
ことはない。 効 果 以上説明したように、この発明による光走査装置の同
期回路は、同期の精度を上げるためnを大きくとつて
も、1/n分周回路方式のように高い周波数を取扱うこと
がなく、また従来の遅延クロツク選択方式のように遅延
回路の精度や温度変化によつて誤動作せず、遅延回路の
精度を上げる必要がないので調整も簡単であり、安価に
且つ確実に同期の精度を上げ、光走査装置による書込み
画像の画質を向上させることができる。
プリンタ等に使用される回転偏向器によりレーザビーム
を走査させる光走査装置において、画像書込みの同期を
とるための同期回路に関する。 従来技術 回転偏向器により光ビームを走査対象物に対して走査
させ、画像走査領域外に設けた光センサの出力によつて
画像書込みの同期をとつて、走査対象物である感光体上
に画像を形成するようにした光走査装置が、例えばレー
ザプリンタ等に用いられている。 この場合、回転偏向器の製作誤差などにより、主走査
方向に最大1画素分のジツタを生じ画質が低下するの
で、従来は画像走査クロツクのn倍の周波数をもつ原信
号を1/n分周器に加え、光ビームを検知したときにその
分周器をリセツトしたり、あるいは基準クロツク信号か
ら遅延回路によつて位相が順次遅れた(n−1)個のク
ロツク信号群をつくり、上記光センサの出力に最も位相
の合つた信号を画像走査クロツクとして選択するなどし
て、ジツタを1/n画素程度に抑えていた。 しかしながら、良好な画質を得るためにnを大きくす
ると、前者は原信号の周波数が高くなるため回路が高性
能かつ複雑になり、後者は誤動作を防ぐために遅延回路
の精度を上げねばならず、いずれもコストアツプになる
などの不都合があつた。 目 的 この発明は上記の点に鑑みてなされたものであり、阻
止や回路の性能を上げずに安価かつ確実に同期の精度を
上げ、光走査装置による書込み画像の画質を向上させる
ことを目的とする。 構 成 この発明は上記の目的を達成するため、回転偏向器に
より光ビームを走査対象物に対して走査させ、基準クロ
ツク信号および該基準クロツク信号と周波数が等しく位
相が順次遅れたクロツク信号群の中から、画像走査領域
外に設けた光センサの出力により1つのクロツク信号を
画像走査クロツクとして選択することにより画像書込み
の同期をとる光走査装置の同期回路において、上記位相
が順次遅れたクロツク信号より1周期以上遅れたクロツ
ク信号を判別して、その1周期以上遅れたクロツク信号
が画像走査クロツクとして選択されないように管理する
遅延クロツク管理回路を設けたものである。 以下、この発明の実施例に基づいて具体的に説明す
る。 まず、第2図によつてこの発明の対象とする光走査装
置の光学系について説明すると、半導体レーザ1からの
射出ビームはコリメータレンズ2によつて平行光とな
り、回転多面鏡からなる回転偏向器3によつて偏向され
たのち、θレンズ4によつて走査対象物である感光体
5上に走査スポツトして結像される。 このレーザビームは記録信号によつて変調され、回転
偏向器3により感光体5の面上を主走査されてそこに静
電潜像を形成する。感光体5は、その軸の周りに回転駆
動されることにより副走査が行なわれる。 光センサ6は、主走査線上の画像走査領域外に設けら
れたフオトダイオード等の光検出素子であり、回転偏向
器からのレーザビームを検知して光検知信号DETPを出力
する。 次に、第3図によつてこの光走査装置の電気制御系に
ついて説明する。 同期回路7は、この発明の対象とする回路で、画像走
査クロツク発生回路として機能い、光センサ6から光検
知信号DETPが入力すると、それに同期した画像走査クロ
ツクWCLKを画像制御回路8に出力する。 上述のように、光センサ6は画像走査領域外に設けら
れているから、画像制御回路8は光ビームが画像走査領
域に達するかあるいは更に所定のスペースが取られるま
で画像走査クロツクWCLKをカウントした後、文字発生器
9に制御信号を送り始める。 文字発生器9は、上記制御信号により主走査1ライン
毎に画像走査クロツクWCLKに同期した画像情報信号を出
力し、それが画像制御回路8を経て光源駆動回路10に送
られる。 光源駆動回路10は、その画像情報信号に応じて第2図
の半導体レーザ1を変調(点滅)し、感光体5上に1ラ
イン分の静電潜像を形成する。 また場合により、光センサ6が光ビームを検知する前
に、画像制御回路8から1ライン毎に同期回路7へリセ
ツト信号LSYCを送ることも出来る。 なお、光源として半導体レーザを使用した例について
説明したが、光源としてガスレーザ例えばHe−Neレーザ
を使用し、コリメータレンズ2の代りに光源駆動回路10
によつて駆動される音響光学素子等の光変調素子を配置
してレーザビームを変調するようにしてもよい。 第1図は、この発明の第1実施例による同期回路7の
構成を示すブロツク回路図である。 この同期回路7は、基準クロツク発振器11,遅延回路1
2,ラツチ回路13,クロツク選択回路14,及び遅延回路12と
ラツチ回路13の間に設けた遅延クロツク管理回路15によ
つて構成されている。 基準クロツク発振器11は、画像走査クロツクWCLKと等
しい周波数の基準クロツク信号(以下「信号」は省略す
る)CL1を発振して出力する。 遅延回路12は、基準クロツクCK1を入力して(n−
1)個の出力端子から基準クロツクCK1と周波数及び波
形が等しく位相がその周期のほぼ1/nづつ遅れたクロツ
ク信号群(以下「信号」は省略する)CK2,CK3……CKnを
出力する(図ではn=7の場合の例を示している)。 ラツチ回路13は、光センサ6からの光検知信号DETPの
立上りによつてn個の入力をラツチし、ラツチ信号Q1〜
Qnおよび▲▼〜▲▼を出力する。 クロツク選択回路14は、ラツチ信号Q1〜Qnおよび▲
▼〜▲▼の組合せにより、クロツク群CK1〜CKnの
うち、光検知信号DETPに最も位相のあつたクロツクを選
択して、画像走査クロツクWCLKとして出力する。 遅延クロツク管理回路15は、クロツク群CK1〜CKnのう
ち遅延時間が比較的大きいP個のクロツク群CK(n−p
+1)〜CKn(図示の例ではCK5〜CK7)を入力して、基
準クロツクCK1からの位相を遅れによつて、そのまま通
過させるか、“1"あるいは“0"にロツクして、信号C
(n−p+1)〜Cnを出力する。 クロツク選択回路14は、例えば第4図に示するよう
に、n個のAND回路101〜107(図では7個)とその各出
力を入力する1個のOR回路108とからなる。 そして、k番目のAND回路には、入力Dkと▲
▼すなわちラツチ信号Qkと▲▼および
クロツクCK(k+1)が入力され、ラツチ信号の組合せ
Qk・▲▼によつてクロツクCK(k+1)の
ゲートが形成されている。但し、k=nすなわち最終段
のみは、ラツチ信号Qnと▲▼およびクロツク7CK1が
入力される。 なお、ここでは説明を容易にするために、クロツクCK
(k+1)がゲートされるようにしたが、実際には遅延
クロツク管理回路15,ラツチ回路13およびAND回路101〜1
07の作動遅れが重なつてゲートが開閉するので、その動
作を確実にするために半周期程度遅れたクロツクと組合
せる場合が多い。 ここで、n=7,P=3とした図示の場合で、クロツクC
K6,CK7が基準クロツクCK1より1周期以上遅れた例につ
いて、第5図のタイミングチヤートも参照してこの同期
回路7の動作を説明する。 第1図の基準クロツク発振器11によつて発生される基
準クロツクCK1および遅延回路12から出力されるクロツ
ク群CK2……CK7の位相関係は、第5図に示すようになつ
ている。 いま仮に、遅延クロツク管理回路15が機能せず、入力
するクロツクCK5〜5K7をそのまま通過させてC5〜C7とし
て出力する状態(遅延クロツク管理回路15がない場合と
同じ)であつたとする。 そして、光センサ6から光検知信号DETPが、例えば第
5図の(A)または(B)の時点でラツチ回路13に入力
したとすると、各クロツクCK1〜CK7,C5〜C7,ラツチ信号
Q1〜Q7と▲▼〜▲▼およびゲートを開閉する論
理値Qk,▲▼の値は第1表に示すようにな
る。 従つて、(A)の場合は、クロツク選択回路14の第4
図に示す2番目のゲートであるAND回路102のみが開いて
クロツクCK3が出力され、その他のAND回路101,103〜107
の出力はすべて“0"であるから、OR回路108からはクロ
ツクCK3が選択されて、第5図の(A)に示すように画
像走査クロツクWCLKとして出力される。 ところが、(B)の場合には、1番目と6番目のゲー
トであるAND回路101と106が開いて、クロツクCK2とCK7
が出力され、それがOR回路108によつて加算されて画像
走査クロツクWCLKとして出力されるため、第5図の
(B)に示すように後段で誤動作を生じ易い波形となる
不都合が生じる。 これは、基準クロツクCK1から位相が1周期以上遅れ
たクロツク(CK6,CK7)も選択の対象としたことが原因
である。 そのため、遅延回路12から出力される最も遅延したク
ロツクでも基準クロツクから一周期以上遅延しないよう
に設計する必要があるが、遅延回路の精度や温度特性に
より、遅延時間が1周期以上になつてしまう恐れがあ
る。 そこで、この実施例においては遅延クロツク管理回路
15によつて、遅延時間が比較的大きなクロツク群CK5〜C
K7について、基準クロツクCK1との位相関係を監視し、
1周期以上遅れたクロツクがあればそれを判別して、そ
のクロツクが画像走査クロツクとして選択されないよう
に管理する。 第6図は遅延クロツク管理回路15の回路例を示すもの
で、3組の構成及び作用が等しくかつ互いに独立した回
路系からなり、その各回路系は基準クロツクCK1の立上
りによつて入力クロツクCKkをラツチするDタイプのフ
リツプフロツプ回路(以下「D−FF」という)110と、N
OT回路111および負入力のOR回路112によつて構成され、
その接続は図示の通りである。 第7図は各信号の関係を示すタイミングチヤートであ
り、この図から明らかなように、遅延クロツク管理回路
15に入力するクロツク群CK5〜CK7は、その遅延時間が1
周期前後であるから、基準クロツクCK1の立上りでラツ
チされる時に、そのレベルが“1"であればそのクロツク
の遅延時間は1周期未満であり、“0"であれば1周期以
上であることになる。 いま、遅延クロツク管理回路15の1つの回路系、立て
ばクロツクCK5を管理する回路系についてその動作を説
明する。 基準クロツクCK1が立上つた時、D−FF110のデータ入
力端子Dに入力するクロツクCK5が“1"であればD−FF1
10の出力G5は次の基準クロツクCK1の立上りまで“1"に
ラツチされ、クロツクCK5が“0"であればG5は“0"にラ
ツチされる。 また、このクロツクCK5はNOT回路111によつて反転さ
れ、▲▼となつてG5と共に負入力のOR回路112に
入力される。 そのため、OR回路112の出力C5は、C5=▲▼+CK5
であるから、D−FF110の出力G5が“1"にラツチされて
いると、C5=CK5となつてCK5がそのまま通過する状態に
あり、G5が“0"にラツチされているとC5は常に“1"に保
持される。 他の回路系についても全く同様であるから、遅延クロ
ツク管理回路15は、入力するクロツクCKkの遅延時間が
1周期未満であればそのまま出力し、1周期以上であれ
ば常に“1"を出力するように動作する。 従つて、第7図において光センサ6からの光検知信号
DETPが、第5図と同じ(A)または(B)の時点で第1
図のラツチ回路13に入力した時の各クロツクCK1〜CK7,C
5〜C7、ラツチ信号Q1〜Q7と▲▼〜▲▼および
ゲートを開閉する論理値Qk,▲▼の値は第
2表に示すようになる。 したがつて、(A)の場合はクロツク選択回路14の第
4図に示す2番目のゲートであるAND回路102のみが開い
てクロツクCK3が、(B)の場合は第1番目のゲートで
あるAND回路101のみが開いてクロツクCK2が、それぞれ
画像走査クロツクWCLKとして正しく出力される(第7図
参照)。 第8図は遅延クロツク管理回路の他の例を示すもの
で、1ライン毎に光センサ6から光検知信号DETPが第1
図のラツチ回路13に入力される前に、画像制御回路8か
らこの遅延クロツク管理回路15′にリセツト信号LSYCが
送られてくるものとする。 この遅延クロツク管理回路15′は、基準クロツクCK1
でセツトされ、各クロツクCK4〜CK7によつてそれぞれリ
セツトされるセツト・リセツト形のフリツプフロツプ回
路(以下「RS−FF」という)120〜123と、リセツト信号
LSYCの立下りでそれぞれクリアされるD−FF124〜126
(125,126はプリセツト端子PR付き)、およびその各出
力G5,G6,G7をそれぞれ負入力とするOR回路127〜129によ
つて構成され、その接続は図示の通りである。 この遅延クロツク管理回路15′の動作を、第9図のタ
イミングチヤートも参照して説明する。 初段のRS−FF120〜123は、基準クロツクCK1の立上り
でリセツトされ、各クロツクCK4〜CK7の立上りでそれぞ
れリセツトされるから、その出力Q4〜Q7は第9図に示す
ようになる。 次段のD−FF124〜126は、リセツト信号LSYCの立下り
によつてクリアされるから、その各Q出力であるG5〜G7
はそれ以前のレベルに関係なくその時点で“1"になる。 そして、このD−FF124〜126は、それぞれ前段の出力
Q5〜Q7によるCP入力の立下りによつてD入力(Q4〜Q6)
をラツチするから、その時D入力が“0"であればQ出力
が“0"で出力が“1"になるため、その出力Gk(k=1
〜3)は、“1"に保たれる。もし、D入力が“1"である
と出力Gkが“0"になると共に、その出力がプリセツト端
子に入力されるD−FFがプリセツトされるため、その出
力も“0"になる、以下のD−FFの出力はすべて“0"にな
る。 第9図の例では、リセツト信号LSYCの立下りで各D−
FF124〜126のすっ力G5〜G7がすべて“1"となつたのち、
Q5の立下り時にQ4は“0"であるからG5は“1"を保ち、Q6
の立下り時にE5は“1"であるからG6は“0"になり、それ
によつてG7も“0"になる。この状態はこの1ライン走査
の間保持されている。 この信号G5〜G7は、それぞれ次段のOR回路127〜129の
負入力端子に入力されるから、クロツクCK5はそのままC
5として出力されるが、C6,C7はCK6,CK7に係わりなく
“1"のままになり、第6図に示した回路と同じ作用をな
す。 第10図はこの発明の第2実施例を示す同期回路のブロ
ツク回路図であり、遅延回路12とクロツク選択回路24の
間に遅延クロツク管理回路25を設けたものである。 この同期回路7′において、基準クロツク発振器11と
遅延回路12とラツチ回路13は、第1図の実施例と全く同
じ作用をなす。 遅延クロツク管理回路25は、遅延回路12から入力する
遅延時間が長い方のP個のクロツク群CK(n−p+1)
〜CKnを基準クロツクCK1からの位相の遅れが1周期以内
か否かによつて“1"または“0"にロツクした信号G(n
−p+1)〜Gnを出力する(図ではn=7,P=3の場合
の例を示している)。 クロツク選択回路24は、例えば第11図に示すように7
個のAND回路201〜207と、その各出力を入力する1個のO
R回路208によつて構成され、遅延クロツク管理回路25に
よつて管理されないクロツク群の処理については、第4
図に示したクロツク選択回路14と同じく論理積Qk,▲
▼によつて、遅延クロツク管理回路25によつ
て管理されたクロツク群については、論理積Qk,▲
▼・Gkによつて、それぞれAND回路201〜207に
よるゲートが開閉するようになつている。 第12図は遅延クロツク管理回路25の例を示すもので、
基準クロツクCK1の立上りによつてそれぞれ入力クロツ
クCK5〜CK7をラツチする3個のD−FF110からなつてい
る。 第6図に示した遅延クロツク管理回路25において説明
したように、各D−FF110が基準クロツクCK1の立上りで
D入力をラツチした時、そのD入力であるクロツクCKk
が“1"(遅延時間が1周期未満)であれば出力Gkは“1"
に、“0"(遅延時間が1周期以上)であればGkは“0"に
ロツクされる。 第13図は遅延クロツク管理回路の他のを示し、第8図
と同じ部分には同一符号を符してある。 この遅延クロツク管理回路25′は、第8図の回路15′
からOR回路127〜129を除いた回路であり、その作用も遅
延クロツク管理回路15′について説明したとおりであ
り、リセツト信号LSYCの立下りで出力G5〜G7が一度“1"
になつた後、遅延時間が1周期未満のクロツク入力に対
応する出力GKは“1"を保ち、1周期以上のクロツク入力
に対応する出力Gkはすべて“0"になつてそれを保たれる
から、第12図に示した回路と同様の作用がある。 第10図の同期回路7′において、光センサ6からの光
検知信号DETPが、第5図と同じ(A)または(B)の時
点でラツチ回路13に入力した場合の各クロツクCK1〜CK
7,ラツチ信号Q1〜Q7及び▲▼〜▲▼,管理され
た信号G5〜G7およびクロツク選択回路24のゲートを開閉
する論理値の値は第3表に示すようになる。 なお、ゲートを開閉する論理値は、k=1〜4に対し
てはQk,▲▼,k=5〜7に対してはQk,▲
▼・Gkとする。 すなわち、この実施例においても、(A)の場合は第
11図に示したクロツク選択回路24の2番目のゲート(AN
D回路202)が開いてクロツクCK3が、(B)の場合は1
番目のゲート(AND回路201)が開いてクロツクCK2が、
それぞれOR回路208によつて選択されて、画像走査クロ
ツクWCLKとして正しく出力される。 このように、上記各実施例によれば、遅延クロツク管
理回路15(15′)または25(25′)を設けることによ
り、基準クロツクからの遅延時間が1周期以上のクロツ
クが発生しても、それを判別して画像走査クロツクとし
ての選択対象にならないようにしたので、常に最適な画
像走査クロツクを正確に出力することができる。 また、同期の精度を上げるためにnを大きくとつて
も、管理する必要があるクロツクの数はそれほど多くは
ならないので、回路も簡単であり、コストアツプを招く
ことはない。 効 果 以上説明したように、この発明による光走査装置の同
期回路は、同期の精度を上げるためnを大きくとつて
も、1/n分周回路方式のように高い周波数を取扱うこと
がなく、また従来の遅延クロツク選択方式のように遅延
回路の精度や温度変化によつて誤動作せず、遅延回路の
精度を上げる必要がないので調整も簡単であり、安価に
且つ確実に同期の精度を上げ、光走査装置による書込み
画像の画質を向上させることができる。
【図面の簡単な説明】
第1図はこの発明の第1実施例による同期回路のブロツ
ク回路図、 第2図はこの発明の対象とする光走査装置の一例光学系
の構成図、 第3図は同じくその電気制御系のブロツク図、 第4図は第1図におけるクロツク選択回路14の一例を示
す回路図、 第5図は第1図の実施例の遅延クロツク管理回路15がな
いと仮定した場合の動作を説明するためのタイミングチ
ヤート図、 第6図は第1図における遅延クロツク管理回路15の一例
を示す回路図、 第7図は第1図の実施例の正常な動作を説明するための
タイミングチヤート図、 第8図は遅延クロツク管理回路の他の例を示す回路図、 第9図は同じくその動作を説明するためのタイミングチ
ヤート図、 第10図はこの発明の第2実施例による同期回路のブロツ
ク回路図、 第11図は第10図におけるクロツク選択回路24の一例を示
す回路図、 第12図は第10図における遅延クロツク管理回路25の例を
示す回路図、 第13図は同じく遅延クロツク管理回路の他の例を示す回
路図である。 1……半導体レーザ、2……コリメータレンズ 3……回転偏向器、4……θレンズ 5……感光体、6……光センサ 7……同期回路、8……画像制御回路 11……基準クロツク発振器、12……遅延回路 13……ラツチ回路 14,24……クロツク選択回路 15,15′,25,25′……遅延クロツク管理回路
ク回路図、 第2図はこの発明の対象とする光走査装置の一例光学系
の構成図、 第3図は同じくその電気制御系のブロツク図、 第4図は第1図におけるクロツク選択回路14の一例を示
す回路図、 第5図は第1図の実施例の遅延クロツク管理回路15がな
いと仮定した場合の動作を説明するためのタイミングチ
ヤート図、 第6図は第1図における遅延クロツク管理回路15の一例
を示す回路図、 第7図は第1図の実施例の正常な動作を説明するための
タイミングチヤート図、 第8図は遅延クロツク管理回路の他の例を示す回路図、 第9図は同じくその動作を説明するためのタイミングチ
ヤート図、 第10図はこの発明の第2実施例による同期回路のブロツ
ク回路図、 第11図は第10図におけるクロツク選択回路24の一例を示
す回路図、 第12図は第10図における遅延クロツク管理回路25の例を
示す回路図、 第13図は同じく遅延クロツク管理回路の他の例を示す回
路図である。 1……半導体レーザ、2……コリメータレンズ 3……回転偏向器、4……θレンズ 5……感光体、6……光センサ 7……同期回路、8……画像制御回路 11……基準クロツク発振器、12……遅延回路 13……ラツチ回路 14,24……クロツク選択回路 15,15′,25,25′……遅延クロツク管理回路
Claims (1)
- (57)【特許請求の範囲】 1.回転偏向器により光ビームを走査対象物に対して走
査させ、基準クロツク信号および該基準クロツク信号と
周波数が等しく位相が順次遅れたクロツク信号群の中か
ら、画像走査領域外に設けた光センサの出力により1つ
のクロツク信号を画像走査クロツクとして選択すること
により画像書込みの同期をとる光走査装置の同期回路に
おいて、 前記位相が順次遅れたクロツク信号群のうち前記基準ク
ロツク信号より1周期以上遅れたクロツク信号を判別し
て、該1周期以上遅れたクロツク信号が画像走査クロツ
クとして選択されないように管理する遅延クロツク管理
回路を設けたことを特徴とする光走査装置の同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62076098A JP2670043B2 (ja) | 1987-03-31 | 1987-03-31 | 光走査装置の同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62076098A JP2670043B2 (ja) | 1987-03-31 | 1987-03-31 | 光走査装置の同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63243910A JPS63243910A (ja) | 1988-10-11 |
JP2670043B2 true JP2670043B2 (ja) | 1997-10-29 |
Family
ID=13595384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62076098A Expired - Lifetime JP2670043B2 (ja) | 1987-03-31 | 1987-03-31 | 光走査装置の同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2670043B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5081477A (en) * | 1990-03-26 | 1992-01-14 | International Business Machines Corporation | Method and apparatus for synchronizing the pel clock of a laser printer |
-
1987
- 1987-03-31 JP JP62076098A patent/JP2670043B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63243910A (ja) | 1988-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6154246A (en) | Image processing apparatus and image forming apparatus | |
JPH11306759A (ja) | クロック信号遅延装置 | |
US5438353A (en) | Clock signal generator for electrophotographic printers | |
JPS6111720A (ja) | 画像形成装置 | |
JP2670043B2 (ja) | 光走査装置の同期回路 | |
US6236415B1 (en) | Image forming apparatus and control method therefor | |
US5111062A (en) | Method and apparatus for reducing pixel clock jitter in a laser scanner | |
JP2693523B2 (ja) | 多点同期方式の光走査装置 | |
JP3017240B2 (ja) | 画像走査装置の同期回路 | |
JP2986159B2 (ja) | 光走査装置の同期回路 | |
JP3121448B2 (ja) | クロック発生回路 | |
US4912564A (en) | Clock signal generation apparatus | |
JPH0352707B2 (ja) | ||
US6151053A (en) | Image formation with controlled scanning | |
JP3056505B2 (ja) | 同期回路 | |
JP2794682B2 (ja) | 画像形成装置 | |
JPH0560085B2 (ja) | ||
JPS637021A (ja) | 同期化多相クロツク生成装置 | |
JPS60153259A (ja) | レ−ザプリンタの同期装置 | |
JP2670069B2 (ja) | 画像形成装置 | |
JPH0218065A (ja) | ビーム走査型記録装置 | |
JP3576587B2 (ja) | パルス幅変調回路及びクロック生成回路 | |
JP3500243B2 (ja) | 画像形成装置 | |
JPH08278458A (ja) | レーザプリンタ | |
JPH04316269A (ja) | 走査ビーム同期制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 10 |