JP2654877B2 - データ伝送システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】 本発明は、データ伝送システム
に関するものであり、特に一のコンピュータから他のコ
ンピュータに対するデータ伝送を、簡易な構成で、かつ
高速に行うことが可能なデータ伝送システムに関するも
のである。

【０００２】

【従来の技術】 自動車、自動二輪車等（以下、単に車
両等という）においては、マイクロコンピュータ内蔵の
電子制御装置（以下、ＥＣＵという。）により、エンジ
ンの点火時期制御、燃料噴射制御、自動変速制御、駆動
力制御、制動制御、サスペンション制御、空調制御、自
己診断機能等が行われている。このように複数の制御を
行う場合、１のマイクロコンピュータでは処理能力が低
下するために、各制御対象ごとに別個のマイクロコンピ
ュータを使用するようにしている。これら複数のマイク
ロコンピュータは、エンジン回転数、車速、気温等の共
通の車両データを利用する場合が多いから、各マイクロ
コンピュータ間でデータ通信を行い、データの共用化を
図るようにすれば、各マイクロコンピュータの負荷軽減
が期待される

【０００３】 データ通信に関しては、一般の通信分野
におけるＬＡＮの手法が良く知られているが、ＬＡＮの
システムをそのまま車載用のデータ伝送システムに適用
することは、当該システムが大掛かりとなるおそれがあ
る。これに対し、ＬＡＮの手法を用いない車両用データ
伝送システムは、例えば特開昭６２−２５７２３９公報
に記載されている。このシステムは、複数の電子制御装
置のそれぞれにシフトレジスタを備えた入出力インター
フェースを接続すると共に、該シフトレジスタをそれぞ
れ直列に接続してループ状の伝送路を形成するものであ
り、前記シフトレジスタ内に１ビットずつデータを出力
することにより、前記伝送路内にデータが順次伝送され
る。

【０００４】

【発明が解決しようとする課題】 前記公報に記載され
たデータ伝送システムでは、該システム内のループ状伝
送路に対してデータを送出しようとする場合には、該伝
送路を構成するシフトレジスタに１ビットずつデータを
出力する。そして、出力されたデータは、データ伝送用
の同期信号に同期して、１ビットずつシフトされる。つ
まり、このシステムでは、あるマイクロコンピュータよ
り送信されたデータは、一旦レジスタ内に蓄えられてか
ら、次のマイクロコンピュータに送信されるので、送信
するデータ長分だけ次のマイクロコンピュータに対して
伝送の遅れが生じる。

【０００５】 したがって、接続されるマイクロコンピ
ュータの数が増えると、それだけデータ遅れの度合いが
大きくなり、エンジン制御等で高速に処理を行いたい場
合には、接続できるマイクロコンピュータの数が制限さ
れる。

【０００６】 ここで、データ送信を行なうコンピュー
タは別として、該データを通過させるコンピュータに、
上記公報に記載されたようなシフトレジスタを設けなけ
ればデータの伝送遅れを回避することができるが、デー
タが、前記レジスタ以外の、例えばゲート等を通過する
場合には、該通過時にデータパルスの幅等が変化する場
合がある。このようなパルスの変化は、当該データ伝送
システムを構成するコンピュータの数が多くなるほど甚
だしくなり、極端な場合には、パルスが消滅したり、あ
るいは隣接するパルスと区別が付かなくなる場合があ
る。この結果、データ伝送が正確な行なわれなくなるお
それがある。

【０００７】 本発明は、前述の問題点を解決するため
になされたものであり、その目的は、ループ状に接続さ
れた複数のコンピュータにより構成され、簡単な構成で
高速にデータ伝送を行うデータ伝送システムにおいて、
パルス波形の変化や時間遅れが生じないデータ伝送シス
テムを提供することにある。

【０００８】

【課題を解決するための手段】 前記の問題点を解決す
るために、請求項１においては、ＲＺ方式データの入力
端子及び出力端子を有し、ループ状に配列された複数の
コンピュータと、前段側コンピュータの出力端子を後段
側コンピュータの入力端子に接続する伝送ラインとによ
って構成され、前記各コンピュータが、前記入力端子に
接続されて伝送データを受信するデータ受信手段と、前
記出力端子に接続され、後段側コンピュータに対してデ
ータ伝送を行うデータ送信手段と、前記入力端子及び前
記出力端子間に接続され、当該コンピュータがデータ送
信モードの場合には閉じられ、それ以外のデータ受信／
通過モードの場合には開かれるように構成されたゲート
手段と、前記ゲート手段及び前記出力端子間に接続さ
れ、データが前記ゲート手段を通過する際に、該データ
を構成するパルスごとにパルス幅を修正するパルス幅修
正手段とを具備し、前記パルス幅修正手段が、当該コン
ピュータに受信されたパルスの立上り時に立上がり、前
記出力端子に信号を出力する信号出力手段と、前記パル
ス受信終了後、当該コンピュータの送信パルス幅が前段
側コンピュータの送信パルス幅と等しくなるように、所
定時間だけ、タイマで計数された時点で、前記信号出力
手段をリセットする手段 とを含む点に特徴がある。

【０００９】 請求項２においては、ＮＲＺ方式データ
を伝送する前前記のようなデータ伝送システムのコンピ
ュータにおいて、前記パルス修正手段が、当該コンピュ
ータによる同期パルス受信開始時に前記出力端子に信号
を出力し、前記同期パルスの受信終了時から所定時間α
経過後に前記信号出力を終了する第１信号出力手段と、
前記同期パルスの受信終了時から所定時間α経過後に、
修正されるべき１ビット分のパルス幅に対応する所定時
間Ｘが経過する毎にタイミング信号を発生するタイミン
グ信号発生手段と、前記タイミング信号発生ごとに、当
該コンピュータに受信されたデータパルスの存在に応答
して、前記出力端子に１ビット分のパルス幅の信号を出
力する第２信号出力手段とを具備した点に特徴がある。

【００１０】

【作用】 本発明によれば、受信データが当該コンピュ
ータを通過して後段のコンピュータに伝送される際、該
データを構成するパルスごとにパルス幅が修正されるの
で、データ通信を高速かつ正確に行うことができる。

【００１１】

【実施例】 以下に図面を参照して、本発明を詳細に説
明する。図２は本発明の基本となるデータ伝送システム
の一例の概略ブロック図である。同図において、第１電
子制御装置（以下、「ＥＣＵ」という。）１〜第４ＥＣ
Ｕ４は、それぞれマイクロコンピュータを備えていて、
接続された各種センサ、あるいは他のＥＣＵで演算され
た各種データを用いて所定の演算を行い、接続された各
種アクチュエータを制御する。前記第１ＥＣＵ１〜第４
ＥＣＵ４は、それぞれ出力端子１Ａ〜出力端子４Ａ、及
び入力端子１Ｂ〜入力端子４Ｂを備えていて、それぞれ
隣接する出力端子及び入力端子がライン５を用いて接続
されることにより、環状に連結されている。そして、各
ＥＣＵがデータ伝送を行う場合には、それら出力端子か
らデータが送信され、この結果、データは同図矢印方向
に伝送される。

【００１２】 以下に、図１を用いて、本発明の基本と
なるデータ伝送システムの一例の動作を簡単に説明す
る。図１は図２の構成を簡単な機能で表した図である。
同図において、図２と同一の符号は、同一又は同等部分
をあらわしている。各第１ＥＣＵ１〜第４ＥＣＵ４は、
それぞれ同一の構成を有している。まず、各第１ＥＣＵ
１〜第４ＥＣＵ４は、データ送信をする場合には、図４
に示すような、所定ビット数のフレームを生成し、これ
を送信する。そして、第１ＥＣＵ１〜第４ＥＣＵ４は、
それぞれ送信すべきフレームを蓄積する送信レジスタ１
１、及び受信したフレームを蓄積する受信レジスタ１２
を備えている。そして、各第１ＥＣＵ１〜第４ＥＣＵ４
は、フレーム送信時（データ送信モード時）にはアンド
ゲート１３の第２入力端子１３Ｂが“Ｌ”となって該ア
ンドゲート１３が閉じ、フレーム送信でない時（データ
受信／通過モード時）には第２入力端子１３Ｂが“Ｈ”
となって該アンドゲート１３が開く。

【００１３】 ここで、例えば第２ＥＣＵ２〜第４ＥＣ
Ｕ４がデータ受信／通過モード時にある場合に、第１Ｅ
ＣＵ１が他のＥＣＵ（第２ＥＣＵ２〜第４ＥＣＵ４）に
対してフレームを送信するデータ送信モードとなったと
きには、フレーム生成手段１５で生成されたフレーム
は、送信レジスタ１１に一旦蓄積された後、オアゲート
１４及び出力端子１Ａを介して、隣接する第２ＥＣＵ２
の入力端子２Ｂに出力される。送信レジスタ１１よりフ
レームが出力されても、該送信レジスタ１１には、出力
されたフレームは残っているものとする。

【００１４】 第２ＥＣＵ２のアンドゲート１３は開い
ているから、第１ＥＣＵ１より送出されたフレームは、
アンドゲート１３及びオアゲート１４を通過して、出力
端子２Ａより第３ＥＣＵ３に転送される。また、入力端
子２Ｂに入力されたフレームは受信レジスタ１２に転送
され、必要に応じて該フレームより車両データが抽出さ
れて、データ処理手段１６に転送され、所定の演算処理
に用いられる。第２ＥＣＵ２より第３ＥＣＵ３に転送さ
れた第１ＥＣＵ１のフレームは、同様にして、第４ＥＣ
Ｕ４に転送される。そして、第４ＥＣＵ４からは第１Ｅ
ＣＵ１に転送される。第３ＥＣＵ３及び第４ＥＣＵ４に
おいても、入力されたフレームは、それぞれの受信レジ
スタ１２に取り込まれ、必要に応じて、車両データが抽
出された後、データ処理手段１６に転送される。

【００１５】 第１ＥＣＵ１はデータ送信モードなの
で、アンドゲート１３は閉じている。したがって、当該
システムを１周し、戻ってきたフレームは、受信レジス
タ１２内に入力されるのみであり、再度第２ＥＣＵ２に
は出力されない。そして、第１ＥＣＵ１は、前記受信レ
ジスタ１２に受信されたフレームが自局が送信したフレ
ームであるか否かを判定する。自局のフレームである場
合は、その後、第１ＥＣＵ１が連続して他のフレームを
送信しなければ、当該第１ＥＣＵ１は、データ受信／通
過モードとなる。

【００１６】 なお、データ受信／通過モードのＥＣＵ
（上記例では第２ＥＣＵ２〜第４ＥＣＵ４）は、必要に
応じて、通過するデータの所定位置のビットを反転し、
そのＥＣＵを通過した旨を示す。この場合、データ送信
したＥＣＵ（第１ＥＣＵ１）は、前記ビットの反転がな
ければ、データの伝送が正常に行われなかったと判定し
て、再度フレームを伝送する。また、このビットの反転
は、実際にフレーム内のデータを取り込んだＥＣＵのみ
が行うようにして、単に通過するだけのＥＣＵは、ビッ
ト反転を行わないようにしても良い。

【００１７】 複数のＥＣＵ（例えば第１ＥＣＵ１及び
第３ＥＣＵ３）が同時にデータを送信した場合には、第
１ＥＣＵ１及び第３ＥＣＵ３のアンドゲート１３は閉じ
ているから、第１ＥＣＵ１より出力されたフレームは第
２ＥＣＵ２を介して第３ＥＣＵ３の受信レジスタ１２内
に止まるのみで、第４ＥＣＵ４には伝送されない。同様
に第３ＥＣＵ３より出力されたデータも、第４ＥＣＵ４
を介して第１ＥＣＵ１の受信レジスタ１２に受信される
のみで、第２ＥＣＵ２には伝送されない。

【００１８】 ここで、第１ＥＣＵ１及び第３ＥＣＵ３
は、受信レジスタ１２の内容を検出し、該受信レジスタ
１２内のフレームが他のＥＣＵより送信されたものであ
る場合には、必要に応じて、該フレームから車両データ
を抽出してデータ処理手段１６に転送した後、該受信レ
ジスタ１２内のフレームを送信レジスタ１１に転送し、
該フレームを隣接するＥＣＵに転送する。これにより、
複数のＥＣＵが同時にフレームを送信した場合でも、デ
ータは衝突することなく、正確に伝送される。

【００１９】 図３には、図１に示された第１ＥＣＵ１
の具体的な構成の一例を示す。同図において、図１と同
一の符号は、同一又は同等部分をあらわしている。また
同図には、データの送受信を光ファイバを用いて行う場
合の例が示されている。第１ＥＣＵ１は、ＣＰＵ２１、
ＲＡＭ２２、ＲＯＭ２３、入出力インターフェース２４
及び共通バス２５より成るマイクロコンピュータを備え
ている。そして、前記共通バス２５に前記送信レジスタ
１１及び受信レジスタ１２が接続されている。

【００２０】 この例では、受光素子２６は、当該第１
ＥＣＵ１の入力端子１Ｂであり、ライン５（図１及び図
２参照）を介して隣接するＥＣＵより放出される光デー
タを受信する。受光素子２６の出力は比較器２７におい
て所定レベルの電位と比較され、該レベルを上回った場
合に“Ｈ”データと認識され、比較器２７が出力を生じ
る。この出力は、アンドゲート１３の第１入力端子１３
Ａに入力されると共に、受信レジスタ１２及びＣＰＵ２
１にも入力される。前記ＣＰＵ２１は、前記アンドゲー
ト１３の第２入力端子１３Ｂ、及び前記オアゲート１４
にも接続されている。

【００２１】 送信レジスタ１１のシリアル出力端子
は、オアゲート１４の入力端子、及び該送信レジスタ１
１のシリアル入力端子に接続されている。このオアゲー
ト１４の出力線は、スイッチング素子２８に接続されて
いて、該スイッチング素子２８のオン／オフ動作によ
り、当該第１ＥＣＵ１の出力端子１Ａである発光素子２
９が制御される。センサ２０１，２０２は、前記入出力
インターフェース２４に接続されている。また、アクチ
ュエータ４０１，４０２も、ドライバ３０１，３０２を
介して前記入出力インターフェース２４に接続されてい
る。

【００２２】 なお送信レジスタ１１及び受信レジスタ
１２の機能、並びにＲＡＭ２２の機能の一部をＣＰＵ２
１で実現するようにしても良い。さらに、アンドゲート
１３及びオアゲート１４の機能をもＣＰＵ２１で実現す
るようにしても良い。すなわち、破線で囲まれた符号２
１Ａで示される部分、さらには二点鎖線で囲まれた符号
２１Ｂで示される部分の機能を、ＣＰＵで実現するよう
にしても良い。

【００２３】 図４は各ＥＣＵの送信データであるフレ
ームのデータ構成の一例を示す図である。この例では、
１フレームは５つのブロックに別れている。まず、その
先頭に位置する第１ブロックは、所定のＥＣＵに対し
て、エンジン回転数、車速、吸入空気量等の車両データ
を“送信”するのか、あるいはそれら車両データの送信
を所定のＥＣＵに対して“要求”するのかを示すコマン
ドである（図５参照）。第２ブロックはフレームを送信
するＥＣＵである送信側ＥＣＵを示すＥＣＵ番号、第３
ブロックはフレームが受信されるべきＥＣＵ（フレーム
を単に通過させるだけでなく、実際にフレーム内データ
を取り込んで使用するＥＣＵ）である受信側ＥＣＵを示
すＥＣＵ番号である。

【００２４】 第４ブロックには、第１ブロックが“要
求”コマンドである場合には、エンジン回転数、車速、
吸入空気量等の車両データに対応するデータコードが配
置され、第１ブロックが“送信”コマンドである場合に
は、データコード及び該データコードに対応する車両デ
ータが配置される。このデータコード及び車両データの
一例を、図６に示す 第５ブロックには、当該データ伝
送システムを構成するＥＣＵの数のビットが割り当てら
れていて、その各々のビットは各ＥＣＵに対応してい
る。そして、所定のＥＣＵからフレームが送信される
と、該フレームが通過したＥＣＵ（すなわちフレームを
送信したＥＣＵ以外のＥＣＵ）により、該ＥＣＵに対応
するビットが反転される。フレームを送信したＥＣＵ
は、送信したフレームが循環して戻ってきた場合に、前
記ビットの反転を確認し、他のＥＣＵがフレームを正常
に受信したか否かを判定する。なお、図４のフレーム
は、この例では固定ビット長である。

【００２５】 図１２に、第１ＥＣＵ１よりフレーム送
信する場合の、該第１ＥＣＵの送信レジスタ１１に蓄積
されたフレーム構造（同図Ａ）、及び該フレームが当該
データ伝送システムを循環して該第１ＥＣＵ１の受信レ
ジスタ１２に受信された場合のフレーム構造（同図Ｂ）
を示す。なお、コマンドは“要求”コマンドであり、フ
レームの送信先は第３ＥＣＵ３であるものとする。

【００２６】 次に、本発明の基本となるデータ伝送シ
ステムの一例の動作を詳細に説明する。各ＥＣＵには、
前述したように、データ送信モードとデータ受信／通過
モードとの２つのモードがある。そして、前記データ送
信モードには、他のＥＣＵに対してエンジン回転数、車
速、吸入空気量等の車両データの送信を要求する状態
（コマンドは“要求”）と、“要求”コマンドの受信の
後、あるいは当該ＥＣＵの意思により、他のＥＣＵに前
記フレームを送信する状態（コマンドは“送信”）との
２つの状態がある。

【００２７】 図７は第１ＥＣＵ１がデータ送信モード
にある場合の処理の一例を示すフローチャート、図８は
第１ＥＣＵ１がデータ受信／通過モードにある場合の処
理の一例を示すフローチャート、図９及び図１０は本発
明の基本となるデータ伝送システムの一例の第１ＥＣＵ
１の機能ブロック図である。図７及び図８の動作を図９
及び図１０を参照して説明する。なお、第２ＥＣＵ２〜
第４ＥＣＵ４の機能及び動作は、第１ＥＣＵ１と同様で
ある。まずステップＳ１においては、フレーム生成手段
１５（図９）においてフレームが作成される。このフレ
ーム作成は、車両データ生成手段４１で生成される車両
データを用いて生成される。この車両データは、センサ
２０１，２０２…の出力データ、あるいはデータ処理手
段１６より出力されるデータを用いて生成される。

【００２８】 ステップＳ２においては、当該データ伝
送システムの伝送ライン（ライン５）が使用中であるか
否かが判定される。図４に示されたフレームを送信する
際（後述のステップＳ５）には、その送信に先立ってス
タートビット（同期パルス）が送信されるが、該スター
トビット受信から１フレームの送信時間（予定時間）経
過後に無信号状態が継続している場合には、ライン５は
“あき”状態であると判定することができる。具体的に
は、スタートビット検知手段４２によりスタートビット
が受信されると、タイマ４３が起動され、該タイマ４３
により前記予定時間の経過が判定されると、タイマ４３
が出力を生じ、ライン５の“あき”状態が判定される。
この判定により、スタートビット検知手段４２がリセッ
トされると共に、フレーム生成手段１５がフレーム出力
可能状態となる。

【００２９】 すべてのＥＣＵがデータ受信／通過モー
ドとなって、ラインが“あき”状態であると判定された
場合には、ステップＳ３において、フレーム生成手段１
５よりゲート制御手段４５に対して“Ｌ”の出力命令が
出され、これによりゲート制御手段４５は第２入力端子
１３Ｂに対して“Ｌ”を出力する。すなわち、アンドゲ
ート１３は閉じる。

【００３０】 ステップＳ４においては、カウンタ４９
のカウント値Ｎが０にリセットされた後、ステップＳ５
において、フレーム生成手段１５で生成されたフレーム
は、送信レジスタ１１に転送され、該送信レジスタ１１
から、オアゲート１４及び出力端子１Ａを介し、他のＥ
ＣＵに対してフレームの送信が行われる。その送信は、
クロックパルス、あるいは該パルスに応じたパルスによ
り，１ビットずつ順次行なわれる。後述の受信データの
再送信時も同様である。このフレーム送信時には、他の
ＥＣＵはデータ受信／通過モードであり、そのアンドゲ
ート１３が開いているから、フレーム１ビット送信ごと
に、該ビットは当該データ伝送システムを循環して、受
信レジスタ１２に受信される。したがって、フレームの
送信が終了するとほぼ同時に、受信レジスタ１２への前
記フレームの受信も終了する 図１１に、第１ＥＣＵ１
がフレームを出力した場合の、第１ＥＣＵ１〜第４ＥＣ
Ｕ４の出力信号の一例を示す。

【００３１】 なお、フレーム生成手段１５から送信レ
ジスタ１１へのフレーム転送に先だって、必要ならば、
リセット信号発生手段４６を用いて、送信レジスタ１１
の内容をリセットする。また送信レジスタ１１のシリア
ルデータ出力端子及びシリアルデータ入力端子は、接続
されているので、該送信レジスタ１１からフレームが送
信されても、該フレームは喪失されない。

【００３２】 ステップＳ６においては、送信側ＥＣＵ
Ｎｏ．検出手段４７により、受信レジスタ１２に受信さ
れたフレームの第２ブロックが、自局（当該第１ＥＣＵ
１）のＥＣＵ番号であるか否が判定される。第２ブロッ
クが自局のＥＣＵ番号であれば、受信されたフレーム
は、当該ＥＣＵより送出されたフレームであると判定で
きるから、この場合にはチェックビット反転検知手段４
８が起動されて、ステップＳ７に移行する。ステップＳ
７においては、チェックビット反転検知手段４８によ
り、受信されたフレームの第５ブロックのうち、自局以
外の領域のビットが反転しているか否かが判定される。
自局以外のビットが反転していれば、送信されたフレー
ムは正常に他のＥＣＵを通過したと判定できるから、こ
の場合には、当該処理は終了する。そしてその後、デー
タ受信／通過モードとなって、図８のステップＳ２１に
移行し、前記チェックビット反転検知手段４８からゲー
ト制御手段４５に対して“Ｈ”の出力指令が出され、ア
ンドゲート１３が開かれる。

【００３３】 前記ステップＳ７が否定判断の場合、す
なわち、他のＥＣＵすべてのチェックビットが反転して
いない場合には、ステップＳ８において、カウンタ４９
が付勢されて該カウンタ４９のカウント値Ｎに１が加算
され、ステップＳ９において、比較手段５０により、カ
ウンタ４９のカウント値Ｎが繰り返し回数記憶手段５１
に設定された繰り返し回数（例えば３）を超えたか否か
が判定される。前記繰り返し回数を超えていなければ、
ステップＳ５に戻り、必要に応じてライン５の“あき”
検出の後、送信レジスタ１１が再度付勢されて、フレー
ムの送信が行われる。

【００３４】 前記繰り返し回数を超えていれば、ステ
ップＳ１０に移行し、異常信号出力手段５２が付勢され
て異常信号が発生され、その後、当該処理は終了して、
図８のステップＳ２１に移行する なお、この異常信号
は、当該第１ＥＣＵ１により、あるいは他のＥＣＵに転
送されることにより該他のＥＣＵにより、所定の異常処
理を行うために用いられる。

【００３５】 さて、すべてのＥＣＵがデータ受信／通
過モードとなった場合においては、複数のＥＣＵがフレ
ームの送信をほぼ同時に行うことが考えられる。フレー
ム送信する各ＥＣＵのアンドゲート１３は閉じた状態で
あるから、例えば第１ＥＣＵ１及び第３ＥＣＵ３が同時
にフレーム送信した場合には、前述のように第１ＥＣＵ
１が送信したフレームは第３ＥＣＵ３の受信レジスタ１
２に受信されるだけで、第４ＥＣＵ４以降には伝送され
ない。同様に、第３ＥＣＵ３が送信したフレームは第１
ＥＣＵ１の受信レジスタ１２に受信されるだけで、第２
ＥＣＵ２以降には伝送されない。つまり、第１ＥＣＵ１
及び第３ＥＣＵ３の受信レジスタ１２には、それぞれ自
局の送信フレームが受信されずに、他局である第３ＥＣ
Ｕ３及び第１ＥＣＵ１の送信フレームが受信される。こ
のような場合、すなわち送信側ＥＣＵＮｏ．検出手段４
７が、第２ブロックの内容が他のＥＣＵ（この例では、
第１ＥＣＵ１以外のＥＣＵ）のＥＣＵ番号と判定した場
合には、受信側ＥＣＵＮｏ．検出手段５３が起動され、
当該処理は、ステップＳ６からステッフＳ１１に移行す
る。

【００３６】 ステッブＳ１１においては、受信側ＥＣ
ＵＮｏ．検出手段５３により、受信フレームの第３ブロ
ックが自局（第１ＥＣＵ１）のＥＣＵ番号であるか否か
が判定される。第３ブロックが自局のＥＣＵ番号であれ
ば、ステップＳ１２を介してステップＳ１３に移行し、
他局のＥＣＵ番号であれば、直接ステップＳ１３に移行
する。ステップＳ１２においては、受信レジスタ１２に
記憶されたフレームの第４ブロックに収められているデ
ータコード及び車両データを、メモリ５４（図３のＲＡ
Ｍ２２）にコピーする。このデータは、データ処理手段
１６により実行される演算に適宜用いられる。

【００３７】 ステップＳ１３においては、受信レジス
タ１２に記憶されたフレームの第５ブロックの、第１Ｅ
ＣＵ１のチェックビットを反転させ、そして、ステップ
Ｓ１４においては、この受信レジスタ１２の内容を送信
レジスタ１１に転送する。その後、当該処理はステップ
Ｓ５に戻る。具体的には、データ転送手段５６により受
信レジスタ１２の内容（フレーム）が送信レジスタ１１
に転送される際に、受信側ＥＣＵＮｏ．検出手段５３に
より付勢されたチェックビット制御手段５５の動作によ
り、前記第５ブロックの、第１ＥＣＵ１のチェックビッ
トが反転される。なお、受信レジスタ１２から送信レジ
スタ１１へのフレーム転送の前には、必要に応じてリセ
ット信号発生手段４６が付勢され、送信レジスタ１１が
リセットされる。

【００３８】 このようにして、受信レジスタ１２に受
信された第３ＥＣＵ３の送信フレームは、送信レジスタ
１１に転送され、該送信レジスタ１１からオアゲート１
４及び出力端子１Ａを介して第２ＥＣＵ２に出力され
る。これにより、このフレームは、送信元の第３ＥＣＵ
３に戻されることになる。また、第３ＥＣＵ３でも、同
様の処理が行われるから、第１ＥＣＵ１の受信レジスタ
１２にも、最終的には、当該第１ＥＣＵ１より出力され
るフレームが受信される。

【００３９】 次に、図８において、まずステップＳ２
１では、アンドゲート１３の第１入力端子１３Ａが
“Ｈ”とされる。この動作は、図９及び図１０において
は、チェックビット反転検知手段４８による反転検知
時、又は異常信号出力手段５２による異常信号出力時等
に行われる。そして、これによりアンドゲート１３が開
かれ、入力端子１Ｂより入力されるフレームは、受信レ
ジスタ１２に受信されると共に、オアゲート１４を介し
て出力端子１Ａより第２ＥＣＵ２に出力される。ステッ
プＳ２２では、スタートビット検知手段４２によりスタ
ートビットが検出されたか否かが判定される。スタート
ビットの検出が行われると、ステップＳ２３において、
１フレームが、受信レジスタ１２にすべて受信され、ま
た当該第１ＥＣＵ１を通過完了したか否かが判定され
る。

【００４０】 なお、フレームが当該第１ＥＣＵ１を通
過している際には、当該第１ＥＣＵ１は、通過フレーム
の第５ブロック内の、当該第１ＥＣＵ１に対応するチェ
ックビットを反転させる。この反転は、データ受信／通
過モードにおいてスタートビット検知手段４２がスター
トビットを検知した場合に、チェックビット制御手段４
４を付勢することにより行われる。具体的には、チェッ
クビット制御手段４４は、前記チェックビットがアンド
ゲート１３を通過するタイミングにおいて、ゲート制御
手段４５を制御し、第２入力端子１３Ｂを“Ｌ”として
アンドゲート１３を閉じ、同時にオアゲート１４に対し
て前記チェックビットの反転ビットを送信することによ
り行われる。チェックビット制御手段４４は、前記チェ
ックビット通過後は、第２入力端子１３Ｂを再度“Ｈ”
にする。

【００４１】 ステップＳ２３において１フレームの受
信／通過の完了が確認されると、ステップＳ２４におい
て、受信側ＥＣＵＮｏ．検出手段５７により、受信フレ
ームの第３ブロックが、自局（第１ＥＣＵ１）のＥＣＵ
番号であるか否かが判定される。自局のＥＣＵ番号でな
ければ当該処理はステップＳ２２に戻り、自局のＥＣＵ
番号であれば、受信側ＥＣＵＮｏ．検出手段５７がコマ
ンド検出手段５８を付勢して、ステップＳ２５に移行す
る。ステップＳ２５においては、前記コマンド検出手段
５８により、受信レジスタ１２に受信されたフレームの
第１ブロックは、“送信”コマンドであるか、あるいは
“要求”コマンドであるかが判定される。“送信”コマ
ンドであれば、ステップＳ２６において、図７のステッ
プＳ１２と同様に、受信されたフレームの第４ブロック
の内容（データコード及び車両データ）がメモリ５４に
記憶される。このデータは、データ処理手段１６により
実行される演算に適宜用いられる。その後、当該処理は
ステップＳ２２に戻る。

【００４２】 前記コマンド検出手段５８が“要求”コ
マンドを検出すると、当該処理は図７のステップＳ１に
移行する。すなわち、フレーム生成手段１５が付勢さ
れ、必要な車両データを車両データ生成手段４１より受
信し、所定のフレームを作成して、送信レジスタ１１に
転送し、該送信レジスタ１１より出力する。なお、第１
ブロックが“要求”コマンドである場合には、そのフレ
ームの第４ブロックには要求する車両データのデータコ
ードがセットされているので、前記フレーム生成手段１
５では、該データコードに対応する車両データを車両デ
ータ生成手段４１より受信して、フレームを作成する。

【００４３】 なお、フレームの第３ブロック（図４参
照）は省略可能である。すなわち、受信レジスタ１２に
受信されたフレームのデータコード（第４ブロック）を
常時監視しておけば、必要に応じて該データコードに対
応する車両データを受信し、あるいは車両データを送信
することが可能である。この場合、受信側ＥＣＵＮｏ．
検出手段５３の代りに、データコードの検出手段を設け
る。また、第５ブロックにおけるチェックビットの反転
は必ずしも行わなくても良い。すなわち第５ブロック
は、省略することができる。また、チェックビットの反
転は、例えばフレームの送信先ＥＣＵ（すなわち第３ブ
ロックに配置されるべき受信側ＥＣＵ）でのみ行うよう
にしても良い。

【００４４】 さらに、前述の説明では、フレームは固
定ビット長であるものとして説明したが、例えば第４ブ
ロック等を可変長データしても良い。この場合には、フ
レームの適宜の位置に当該フレームあるいは第４ブロッ
クのビット長を示すデータを付加すれば良い。

【００４５】 前記の例では、１のＥＣＵよりフレーム
が送信された場合には、原則として、該フレームの伝送
が終了した後でないと、他のＥＣＵはフレームを送信す
ることができないが、以下に示す本発明の基本となるデ
ータ伝送システムの他の例は、１のフレームが他のＥＣ
Ｕを通過する際に該他のＥＣＵにより他のデータを付加
して、データを多重化し、１フレーム送信終了まで待た
ずとも、他のデータ送信を可能とするものである。この
例では、各ＥＣＵは環状（ループ状）に連結される。こ
の例で採用されるフレームの一例を、図１３（Ａ）に示
す。同図において、フレームは、コマンド、データ長、
データコード（又はデータコード及び車両データ）、当
該フレームを送信するＥＣＵの番号、及びパリティチェ
ック部より構成されている。前記データ長は後続のデー
タコード（又はデータコード及び車両データ）及び当該
フレームの送信ＥＣＵ番号の合計ビット数であり、バリ
ティチェック部はバリティビットの配置領域である。

【００４６】 例えば図１に示されるように、第１ＥＣ
Ｕ１〜第４ＥＣＵ４の４つのＥＣＵが環状に連結されて
いる場合において、第１ＥＣＵ１が図１３（Ａ）のフレ
ーム（コマンドは“送信”）を送出したものとする。第
１ＥＣＵ１からのフレーム送出が開始された後、第２Ｅ
ＣＵ２が自局よりフレーム（コマンドは“送信”）の送
出を希望した場合の動作を図１４に示す 第２ＥＣＵ２
はデータ受信／通過モードにあり、アンドゲート１３は
開かれ、受信データはそのまま出力端子２Ａより出力さ
れると共に、受信レジスタ１２に受信される。また、図
１４の処理は、例えば図８のステップＳ２３の処理中に
割り込みで行われ、１ビット受信ごとにリアルタイムで
処理が実行される。

【００４７】 また、この実施例でも、前記第１実施例
と同様に、受信レジスタ１２内に受信されたフレームが
他のＥＣＵより送信されたものである場合には、該受信
レジスタ１２内のフレームを送信レジスタ１１に転送
し、該フレームを隣接するＥＣＵに転送する。これによ
り、複数のＥＣＵが同時にフレームを送信した場合で
も、データは衝突することなく、正確に伝送される。

【００４８】 まずステップＳ３１において、データ長
の受信タイミングであるか否かが判別される。データ長
の受信タイミングとなれば、ステップＳ３２においてア
ンドゲート１３の第２入力端子１３Ｂを“Ｌ”とし、該
アンドゲート１３を閉じる。そして、ステップＳ３３に
おいては、当該第２ＥＣＵ２でデータ長を修正して出力
端子１Ａより送信する。受信されるデータ長は、第１Ｅ
ＣＵ１が送信したデータコード（又はデータコード及び
車両データ）及び送信側ＥＣＵ番号（図１３の及び
）のデータ長であるが、修正後のデータ長は、これに
第２ＥＣＵ２より送信すべきデータコード（又はデータ
コード及び車両データ）及び送信側ＥＣＵ番号（図１３
の及び）のデータ長を加算したものである。

【００４９】 修正したデータ長を送信し、データコー
ド（又はデータコード及び車両データ）の受信タイミン
グとなったならば、ステップＳ３４においてはアンドゲ
ート１３の第２入力端子１３Ｂを“Ｈ”として該アンド
ゲート１３を開け、ステップＳ３５においては、第１Ｅ
ＣＵ１より送信された、前記データ及びが通過した
か否かが判定される。これらの通過の後、ステップＳ３
６においてアンドゲート１３を再び閉じ、ステップＳ３
７において当該第２ＥＣＵ２が送信すべき、前記データ
及びを送信する。これにより、データの多重化が行
われる。ステップＳ３８においては、第１ＥＣＵ１より
送信されたパリティチェック部、及び当該第２ＥＣＵ２
が送信すべきパリティチェック部を、送信する。その
後、当該処理は終了し、例えば図８のステップＳ２１に
戻る。このようにして第２ＥＣＵ２より送信されるフレ
ームは、図１３（Ｂ）のようになる。

【００５０】 つぎに、第１ＥＣＵ１には、図１３
（Ｂ）のようなフレームが戻ってくるが、データ長の違
いを検出することにより、以下の処理を実行する。すな
わち、同図（Ｂ）のフレームから自局（第１ＥＣＵ１）
より送信されたデータ及び、並びに自局より出力さ
れたパリティチェック部を削除し、残りのデータを転送
する。この際、データ長を書換える。このようにして、
第１ＥＣＵ１からは、図１３（Ｃ）に示されるようなフ
レームが送信される。

【００５１】 なお、このようなデータ多重化機能は、
当該データ伝送システム内のすべてのコンピュータに設
ける必要はなく、例えば優先順位の高いコンピュータに
のみ設けるようにしても良い。また、図１３（Ｂ）で
は、追加するデータ及びはデータ及びの後に配
置されるように示されているが、前記データ及びの
前に、すなわちデータ長の直後に配置するようにしても
良い。さらに、第１ＥＣＵ１及び第２ＥＣＵ２のコマン
ドは共に同一の“送信”であるものとしたが、コマンド
が異なる場合でもデータの多重化は可能である。前記各
例に示された各フレームの構成は、図４あるいは図１３
（Ａ）に示されたもののみに限定されないことは当然で
ある。該フレームの変形は、当業者により容易に創作す
ることができる。

【００５２】 次に本発明の一実施例を説明する。前述
したような各データ伝送システムでは、あるＥＣＵより
送信されたデータが他のＥＣＵを通過する際に、データ
を構成するパルスの幅が、データ送信時のパルス幅に比
較して広くなったり狭くなったりする場合がある。パル
ス幅がＥＣＵを通過するごとに短くなっていくと、パル
ス判別を間違えたり、最悪パルスが途中で消えるおそれ
がある。逆にパルス幅がＥＣＵを通過するごとに長くな
っていくと、パルス判別を間違えたり、最悪パルスが隣
のパルスとつながるおそれがある。そして、このような
傾向は、当該データ伝送システムを構成するＥＣＵの数
が多いと甚だしくなる。

【００５３】 本発明の一実施例は、このような不具合
を除去することが可能である。図１５は本発明の一実施
例の構成を簡単な機能で表した図であり、図１と同様の
図である。同図において、図１と同一の符号は、同一又
は同等部分をあらわしているので、その説明は省略す
る。図１５において、各第１ＥＣＵ１〜第４ＥＣＵ４に
は、アンドゲート１３の出力端子及びオアゲート１４の
入力端子との間にパルス幅修正手段１７が接続されてい
る。このパルス幅修正手段１７は、当該ＥＣＵがデータ
受信／送信モードである場合に、後述の手法によりアン
ドゲート１３を介して入力されるパルスのパルス幅を１
パルスずつ修正し、オアゲート１４を介して隣接するＥ
ＣＵに出力する。

【００５４】 図１６は本発明の一実施例における第１
ＥＣＵ１の具体的な構成を示すブロック図である。同図
において、図３と同一の符号は、同一又は同等部分をあ
らわしているので、その説明は省略する。図３との対比
より明らかなように、アンドゲート１３が開いている場
合には、アンドゲート１３より出力されるデータは、Ｃ
ＰＵ２１に一旦取り込まれ、パルス幅修正処理が施され
た後、オアゲート１４に出力される。

【００５５】 図１７は本発明の一実施例の第１ＥＣＵ
１の機能ブロック図の一部であり、図９と合成されるこ
とにより、該機能ブロック図の全図を構成する。同図に
おいて、図１０と同一の符号は、同一又は同等部分をあ
らわしている。この図１７の構成は、図１０及び図１５
の説明より明らかであるので、その説明は省略する。

【００５６】 以下にその具体的なパルス幅修正手法を
示す。なお、以下の説明は、第１ＥＣＵ１がデータを送
信した場合において、該データを第２ＥＣＵ２が受信
し、通過させるときの、該第２ＥＣＵ２による修正手法
である。

【００５７】 図１８はパルス幅が短くなる場合のパル
ス幅修正動作の一例を示すフローチャート、図１９は図
１８の処理によりパルス幅が変化する様子を示す図であ
る。図１８の処理は図８のステップＳ２２及びＳ２３の
処理と置き代わるものである。図１９において、第１Ｅ
ＣＵ１より送信されるパルス（送信パルス）が第２ＥＣ
Ｕ２に受信された場合に、そのパルス幅が同図（Ａ）か
ら（Ｂ）に示すようにΔＸ１だけ短くなったとする。こ
の場合、そのパルス幅は当該第２ＥＣＵ２により修正さ
れ（すなわちΔＸ１だけ延ばされて）、該第２ＥＣＵ２
の送信パルス幅は、同図（Ｃ）に示されるように、第１
ＥＣＵ１の送信パルスと同一幅となる。図から明らかな
ように、立上りタイミングも同一になるので、パルス波
形修正に伴なうパルス伝送の遅れ時間も最小になる。

【００５８】 図１８においては、まずステップＳ４１
で入力信号が“１”（すなわち“Ｈ”）となったか否か
が判定される。“１”であれば、ステップＳ４２におい
て、オアゲート１４を介して“１”を出力する。ステッ
プＳ４３においては、入力信号が“０”（すなわち
“Ｌ”）となった否かが判定される“０”であれば、ス
テップＳ４４において、入力信号が“０”となってから
ΔＸ１が経過したか否かが判定される。そしてΔＸ１経
過後に、ステップＳ４５において、オアゲート１４を介
して“０”を出力する。

【００５９】 その後、ステップＳ４６において１フレ
ーム分のデータの受信が終了したか否かが判定され、終
了していなければステップＳ４１に戻り、終了していれ
ばステップＳ２４に移行する。なお、この図１８の処理
には示されていないが、入力信号は受信レジスタ１２に
も取り込まれる。そして取り込まれたデータは、必要に
応じて、当該ＥＣＵの各種処理に用いられる。

【００６０】 図２０は図１８に示された処理の機能ブ
ロック図である。同図において、まず入力信号は、フリ
ップフロップ７１のセット入力端子Ｓに入力される。し
たがって、入力信号が“１”となると直ちに、その出力
端子Ｑより“１”が出力される。前記入力信号は、イン
バータ７２を介してパルス発生手段７３にも入力され
る。したがって、入力信号が“１”から“０”となった
場合には前記パルス発生手段７３が付勢され、パルスを
発生し、これによりタイマ７４Ａが起動される。このタ
イマ７４ＡはΔＸ１を計測し、該計測後に当該タイマ７
４Ａ及び前記フリップフロップ７１をリセットする。こ
の結果、フリップフロップ７１の出力信号は“０”とな
る。この構成によれば、受信データが幅狭である場合に
は、伝送データがＲＺ方式及びＮＲＺ方式のいずれのと
きでも、パルス幅が当初の幅に修正される。

【００６１】 なお図２０のパルス発生手段７３、タイ
マ７４Ａの代りに、フリップフロップ７１をインバータ
７２の出力で直接リセットし、該リセット後にΔＸ１だ
けパルスを発生して出力端子に送出するパルス発生手段
を設けても良い。また、前掲した図１８の手法を用いる
代わりに、後述する図２１の手法を用いても良い。

【００６２】 つぎに、パルス幅が長くなる場合の対処
方法について述べる。この場合、パルス伝送の方式がＲ
Ｚ方式であるかＮＲＺ方式であるか否かによって、その
対処方法が異なる。ＲＺ方式の場合には、“１”パルス
の幅が予め分かっているので、パルスの立上がりの検出
に同期して一定幅のパルスを発生することにより、最初
のパルス幅を再生できる。

【００６３】 図２１は本発明のパルス幅修正動作の他
の例を示すフローチャート、図２２は図２１の処理によ
りパルス幅が変化する様子を示す図である。図２１の処
理は図１８の処理と同様に、図８のステップＳ２２及び
Ｓ２３の処理と置き代わるものである。図２２におい
て、第１ＥＣＵ１の送信パルス（Ａ）に比較して、第２
ＥＣＵ２の受信パルス（Ｂ）がΔＸ２だけ長くなったと
する。この場合、そのパルス幅は当該第２ＥＣＵ２によ
り修正され（すなわちΔＸ２だけパルス幅がカットさ
れ）、該第２ＥＣＵ２の送信パルス幅は、同図（Ｃ）に
示されるように、第１ＥＣＵ１の送信パルスと同一幅と
なる。

【００６４】 図２１においては、まずステップＳ５１
で入力パルスが“１”であること確認されると、ステッ
プＳ５２において“１”が出力、送信される。ステップ
Ｓ５３においては、入力パルスが“１”となってから時
間Ｘが経過したか否かが判定される。時間Ｘの経過が検
出されると、ステップＳ５４において“０”が出力され
る。そしてステップＳ５５において、１フレーム分のデ
ータの受信が終了したか否かが判定され、終了していな
ければステップＳ５１に戻り、終了していればステップ
Ｓ２４に移行する。なお、この図２１の処理において
も、入力信号は受信レジスタ１２にも取り込まれ、その
データは、必要に応じて当該ＥＣＵの各種処理に用いら
れる。

【００６５】 図２３は図２１に示された処理の機能ブ
ロック図である。同図において、図２０と同一の符号
は、同一又は同等部分をあらわしている。同図におい
て、まず入力信号はフリップフロップ７１のセット入力
端子Ｓに入力される。したがって、入力信号が“１”と
なると直ちに、その出力端子Ｑより“１”が出力され
る。前記Ｑ出力はパルス発生手段７３にも入力される。
したがって、Ｑ出力が“０”から“１”となった場合に
はタイマ７４Ｂが起動される。このタイマ７４Ｂは時間
Ｘを計測し、該計測後に当該タイマ７４Ｂ及び前記フリ
ップフロップ７１をリセットする。この結果、フリップ
フロップ７１の出力信号は“０”となる。この構成で
は、伝送データがＲＺ方式のときは、受信データが幅狭
であってもそのパルス幅は当初の幅に修正される。

【００６６】パルスの伝送方式がＮＲＺ方式である場合
には、“１”の入力信号が連続して入力されたときに
は、そのパルス幅は“１”の連続数によって異なるの
で、図２１に示したような方法ではパルス幅の再生を行
うことができない。したがって、この場合には、例えば
図２７のような処理を実行することにより対処する。図
２７は本発明の一実施例によるパルス幅修正動作の他の
例を示すフローチャート、図２５は図２７の処理により
パルス幅が変化する様子を示す図である。図２７の処理
は図１８及び図２１の処理と同様に、図８のステップＳ
２２及びＳ２３の処理と置き代わるものである。なお、
ＮＲＺ方式では、パルスの立ち下がりの遅れは、“１”
ビットの連続長さには関係せずに一定である。

【００６７】 まず図２５において、第１ＥＣＵ１の送信
パルス（Ａ）に比較して、第２ＥＣＵ２の受信パルス
（Ｂ）の立ち下がりがΔＸ３だけ遅れたとする。この場
合、そのパルス幅は当該第２ＥＣＵ２により修正され、
該第２ＥＣＵ２の送信パルス幅は、同図（Ｃ）に示され
るように、第１ＥＣＵ１の送信パルスと同一幅となる。

【００６８】 図２７においては まずステップＳ６１で
同期パルス（スタートパルス）が入力されたか否かが判
定される。１フレームの最初には、該フレームデータの
内容とは無関係の同期パルスが配置されている。図１８
〜図２０、及び図２１〜図２３の各例においても、各フ
レームの最初には、同期パルスが配置されている。同期
パルスが検出されると、ステップＳ６２において“１”
が出力される。ステッ プＳ６３においては、同期パルス
の立ち下がりが検出されたか否かが判定される。立ち下
がりが検出されると、ステップＳ６４において該立ち下
がりからさらに時間αが経過したか否かが判定される。
αの経過が検出されると、ステップＳ６５においてタイ
ミング信号が発生されると共に、ステップＳ６６におい
て“０”が出力される。前記タイミング信号は、当該処
理を実行するＥＣＵのマイクロコンピュータにより、前
記の発生より所定時間Ｘの経過ごとに出力される。また
前記所定時間Ｘはフレームを構成する各パルスの１パル
ス当たりの持続時間である。

【００６９】 ステップＳ６７においては、タイミング信
号が発生したか否か（当該ステップＳ６７がステップＳ
６６の処理直後に行われた場合には ステップＳ６５に
おいて発生されたタイミング信号の次のタイミング信号
が発生したか否か）が判定される。タイミング信号が発
生すれば、ステップＳ６８において入力信号が読み込ま
れる。そして、ステップＳ６９においては、入力信号が
“１”であるか“０”であるかが判定され、入力信号が
“１”であればステップＳ７０において“１”が、また
入力信号が“０”であればステップＳ７１において
“０”が それぞれ出力される。

【００７０】 ステップＳ７２においては、同期パルスの
検出の後、１フレームを構成するビット数（Ｎビット）
が検出されたか否かが判定される。この例においては、
１フレームを構成するビット数は、予め設定された固定
値である。Ｎビット検出していなければステップＳ６７
に戻り、Ｎビット検出していればステップＳ２４に移行
する。すなわち、このステップＳ７２の処理は、１フレ
ームの検出が終了したか否かを判定する処理である。な
お、この例では、同期パルスのパルス幅は、当初のパル
ス幅よりも伸びるが、該同期パルスに続くデータパルス
との間に前記所定時間Ｘが保たれる（図２５の符号Ｄ参
照）ので、該データパルスの識別には何等支障が生じな
い。

【００７１】 図２６は図２７に示された処理の機能ブロ
ック図である。同図において、図２ ０及び図２３と同一
の符号は、同一又は同等部分をあらわしている。図２６
において、まず入力信号は、スイッチング手段７５を介
して、フリップフロップ７１のセット入力端子Ｓに入力
される。前記スイッチング手段７５の初期状態は閉状態
であるので、同期パルスの入力と同時にフリップフロッ
プ７１のＱ出力は“１”となり、該信号はオアゲート７
６を介して出力される。前記同期パルスはインバータ７
２にも入力される。この結果、同期パルスが消滅したと
きにタイマ７４Ｃが起動され、該タイマ７４Ｃは、所定
時間αの計測を開始する。タイミング信号発生手段７７
は、前記所定時間αの経過後に起動され、所定時間Ｘご
とにタイミング信号を発生する。

【００７２】 前記タイミング信号発生手段７７による最
初のタイミング信号発生により、フリップフロップ７１
がリセットされ、オアゲート７６の出力は“０”となる
（すなわち同期パルスが消滅される）と共に、スイッチ
ング手段７５が開となり、その後の入力信号の、フリッ
プフロップ７１への入力が遮断される。スイッチング手
段７８は、前記タイミング信号の出力ごとに微小時間だ
け閉となり、入力信号をパルス発生手段７９に取り込
む。パルス発生手段７９は、入力信号が“１”である場
合には時間Ｘの間だけ“１“を発生し、これがオアゲー
ト７６を介して出力される。このパルス発生手段７９に
よるパルス発生は、所定ビット数のデータが受信された
後、すなわち１フレーム分のデータが受信された後、停
止される。

【００７３】 なお、図１８〜図２３、図２５〜２７に
示したパルス幅修正は、第２ＥＣＵ２が実行するものと
して説明したが、他のすべてのＥＣＵにその機能を持た
せても良いし、当該データ伝送システムを構成するＥＣ
Ｕの内の、予め選択されたＥＣＵにのみ持たせても良
い。また、前記のパルス幅修正のうち、図１８〜図２０
に示された実施例及び図２１〜図２３に示された実施例
は、パルスの立上がり及び立ち下がりタイミングを送信
パルスと一致させることにより、パルス立上りの時間遅
れなしにパルス幅を制御するものである。このようなパ
ルス幅制御に加えて、パルス高を調整する機能を、各Ｅ
ＣＵあるいは選択された所定のＥＣＵに付加し、いわゆ
る３Ｒ修正を行うようにしても良い。

【００７４】 さて、図１、図３、図１０、図１５〜図
１７に示されたアンドゲート１３は、例えば該アンドゲ
ート１３の第２入力端子１３Ｂに入力されるべき制御信
号によりその開閉が制御されるスイッチング手段であっ
ても良い。またオアゲート１４も、出力端子１Ａ〜４Ａ
へのデータの逆流を防止するものであれば、いかなるも
のであっても良い。前記実施例は、車両の制御装置に適
用されたものであるが、例えば図２４に示すように、車
両に搭載されるエンターテイメント等のシステム、ある
いはホームエレクトロニクス等の分野に利用されても良
い。図２４において、符号５０１はコントローラ及びモ
ニタであり、また符号５０２〜５０６はそれぞれナビゲ
ータ、エアコン、ＣＤプレーヤ、ラジオ（チューナ及び
アンプ）、光ファイバである また、本発明は、光通信
のみならず、電気信号によるルーフ状通信システムにも
適用可能であることは言うまでもない。

【００７５】

【発明の効果】 本発明によれば、受信データが当該コ
ンピュータを通過して、他のコンピュータに伝送される
際にパルスが修正されるので、データ通信を高速にかつ
正確に行なうことができる。また、受信パルスに対する
再送信パルスの立上りタイミングの遅れがないので、ル
ープ状に接続されるコンピュータの段数が多いデータ伝
送システムにも容易に適用することができる。また、デ
ータ送信手段をレジスタを用いて構成すれば、該送信手
段の構成が簡略化され、またデータの送出が所定のタイ
ミングで行なわれ、かつ所定パルス幅で送信できる。

【図面の簡単な説明】

【図１】 図２の構成を簡単な機能で表した図である。

【図２】 本発明の基本となるデータ伝送システムの一
例の概略ブロック図である。

【図３】 図１に示された第１ＥＣＵ１の具体的な構成
を示すブロック図である。

【図４】 本発明の基本となるデータ伝送システムの一
例に適用される各ＥＣＵの送信データであるフレームの
データ構成を示す図である。

【図５】 コマンドの内容を示す図表である。

【図６】 データコード及び車両データの一例を図表で
ある。

【図７】 本発明の基本となるデータ伝送システムの一
例の、第１ＥＣＵ１がデータ送信モードにある場合の処
理を示すフローチャートである。

【図８】 本発明の基本となるデータ伝送システムの一
例の、第１ＥＣＵ１がデータ受信／通過モードにある場
合の処理を示すフローチャートである。

【図９】 本発明の基本となるデータ伝送システムの一
例の第１ＥＣＵ１の機能ブロック図の一部であり、図１
０と合成されることにより、該機能ブロック図の全図を
構成する。

【図１０】 本発明の基本となるデータ伝送システムの
一例の第１ＥＣＵ１の機能ブロック図の一部であり、図
９と合成されることにより、該機能ブロック図の全図を
構成する。

【図１１】 第１ＥＣＵ１がフレームを出力した場合
の、第１ＥＣＵ１〜第４ＥＣＵ４の出力信号の一例を示
す図である。

【図１２】 本発明の基本となるデータ伝送システムの
一例において、第１ＥＣＵ１よりフレーム送信する場合
の、該第１ＥＣＵ１の送信レジスタ１１に蓄積されたフ
レーム構造（同図Ａ）、及び該フレームが当該データ伝
送システムを循環して該第１ＥＣＵ１の受信レジスタ１
２に受信された場合のフレーム構造（同図Ｂ）を示す図
である。

【図１３】 本発明の基本となるデータ伝送システムの
他の例に適用されるフレームの構造（同図Ａ）、並びに
該フレームに他のデータが多重化された場合のフレーム
構造（同図Ｂ）及びその変化を示す図（同図Ｃ）であ
る。

【図１４】 本発明の基本となるデータ伝送システムの
他の例における、データ多重化の手法を示すフローチャ
ートである。

【図１５】 本発明の一実施例の構成を簡単な機能で表
した図である。

【図１６】 本発明の一実施例における第１ＥＣＵ１の
具体的な構成を示すブロック図である。

【図１７】 本発明の一実施例の第１ＥＣＵ１の機能ブ
ロック図の一部であり、図９と合成されることにより、
該機能ブロック図の全図を構成する。

【図１８】 本発明の一実施例のパルス幅修正動作の一
例を示すフローチャートである。

【図１９】 図１８の処理によりパルス幅が変化する様
子を示す図である。

【図２０】 図１８に示された処理の機能ブロック図で
ある。

【図２１】 本発明の一実施例のパルス幅修正動作の他
の例を示すフローチャートである。

【図２２】 図２１の処理によりパルス幅が変化する様
子を示す図である。

【図２３】 図２１に示された処理の機能ブロック図で
ある。

【図２４】 エンターテイメントシステムの一例を示す
ブロック図である。

【図２５】 図２７の処理によりパルス幅が変化する様
子を示す図である。

【図２６】 図２７に示された処理の機能ブロック図で
ある。

【図２７】 本発明のパルス幅修正動作のさらに他の例
を示すフローチャートである。

【符号の説明】 １〜４…第１〜第４ＥＣＵ、１Ａ〜４
Ａ…出力端子、１Ｂ〜４Ｂ…入力端子、５…ライン、１
１…送信レジスタ、１２…受信レジスタ、１３…アンド
ゲート、１４…オアゲート、１５…フレーム生成手段、
１６…データ処理手段、２１，２２Ａ，２１Ｂ…ＣＰ
Ｕ、２２…ＲＡＭ、４４，５５…チェックビット制御手
段、４５…ゲート制御手段、４７…送信側ＥＣＵＮｏ．
検出手段、４８…チェックビット反転検知手段、４９…
カウンタ、５０…比較手段、５１…繰り返し回数記憶手
段、５３，５７…受信側ＥＣＵＮｏ．検出手段、５４…
メモリ、５６…データ転送手段、５８…コマンド検出手
段

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−189345（ＪＰ，Ａ) 特開 平３−96140（ＪＰ，Ａ) 特開 昭61−89742（ＪＰ，Ａ) 特開 昭52−116123（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ＲＺ方式データの入力端子（１Ｂ，２Ｂ
   …）及び出力端子（１Ａ，２Ａ…）を有し、ループ状に
   配列された複数のコンピュータ（１、２…）と、前段側
   コンピュータの出力端子（１Ａ，２Ａ…）を後段側コン
   ピュータの入力端子（２Ｂ，３Ｂ…）に接続する伝送ラ
   イン（５）とによって構成され、該コンピュータ間でデ
   ータ伝送を行うデータ伝送システムにおいて、 前記各コンピュータは、 前記入力端子に接続されて伝送データを受信するデータ
   受信手段（１２）と、 前記出力端子に接続され、後段側コンピュータに対して
   データ伝送を行うデータ送信手段（１１）と、 前記入力端子及び前記出力端子間に接続され、当該コン
   ピュータがデータ送信モードの場合には閉じられ、それ
   以外のデータ受信∠通過モードの場合には開かれるよう
   に構成されたゲート手段（１３）と、 前記ゲート手段（１３）及び前記出力端子間に接続さ
   れ、データが前記ゲート手段（１３）を通過する際に、
   該データを構成するパルスごとにパルス幅を修正するパ
   ルス幅修正手段（１７）とを具備し、 前記パルス幅修正手段（１７）は、 当該コンピュータに受信されたパルスの立上り時に立上
   がり、 前記出力端子に信号を出力する信号出力手段
   （７１）と、 前記パルス受信終了後、当該コンピュータの送信パルス
   幅が前段側コンピュータの送信パルス幅（Ｘ）と等しく
   なるように、所定時間（△Ｘ１）だけ、タイマ（７４
   Ａ）で計数された時点で 前記信号出力手段（７１）を
   リセットする手段（７２，７３，７４Ａ）とを具備した
   ことを特徴とするデータ伝送システム。
2. 【請求項２】ＮＲＺ方式データの入力端子（１Ｂ，２Ｂ
   …）及び出力端子（１Ａ，２Ａ…）を有し、ループ状に
   配列された複数のコンピュータ（１、２…）と、前段側
   コンピュータの出力端子（１Ａ、２Ａ…）を後段側コン
   ピュータの入力端子（２Ｂ、３Ｂ…）に接続する伝送ラ
   イン（５）とによって構成され、該コンピュータ間でデ
   ータ伝送を行うデータ伝送システムにおいて、 前記各コンピュータは、 前記入力端子に接続されて伝送データを受信するデータ
   受信手段（１２）と、前記出力端子に接続され、後段側
   コンピュータに対してデータ伝送を行うデータ送信手段
   （１１）と、 前記入力端子及び出力端子間に接続され、当該コンピュ
   ータがデータ送信モードの場合には閉じられ、それ以外
   のデータ受信∠通過モードの場合には開かれるように構
   成されたゲート手段（１３）と、 前記ゲート手段（１３）及び前記出力端子間に接続さ
   れ、データが前記ゲート手段（１３）を通過する際に、
   該データを構成するパルスごとにパルス幅を修正するパ
   ルス幅修正手段（１７）とを具備し、 前記パルス修正手段（１７）は、 当該コンピュータによる同期パルス受信開始時に前記出
   力端子に信号を出力し前記同期パルスの受信終了時から
   所定時間（α）経過後に前記信号出力を終了する第１信
   号出力手段（７１、７４Ｃ）と 前記同期パルスの受信終
   了時から所定時間（α）経過後に、修正されるべき１ビ
   ット分のパルス幅に対応する所定時間（Ｘ）が経過する
   毎にタイミング信号を発生するタイミング信号発生手段
   （７７）と、 前記タイミング信号発生ごとに、当該コンピュータに受
   信されたデータパルスの存在に応答して、前記出力端子
   に１ビット分のパルス幅の信号を出力する第２信号出力
   手段（７９）とを具備した ことを特徴とするデータ伝送
   システム。