JPS6189742A - デイジタル信号中継器 - Google Patents
デイジタル信号中継器Info
- Publication number
- JPS6189742A JPS6189742A JP59210352A JP21035284A JPS6189742A JP S6189742 A JPS6189742 A JP S6189742A JP 59210352 A JP59210352 A JP 59210352A JP 21035284 A JP21035284 A JP 21035284A JP S6189742 A JPS6189742 A JP S6189742A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- signal
- flop
- flip
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
この発明はディジタル信号の中継器に関するもので、特
にビット同期型のシリアル転送で長距離転送したり、機
器間をループ結合してデータを授受する際に用いる中継
器に関する。
にビット同期型のシリアル転送で長距離転送したり、機
器間をループ結合してデータを授受する際に用いる中継
器に関する。
（発明の技術的背景とその問題点）
従来のディジタル信号中継器は第３図に示すように、デ
ィジタル信号ＤＳをレシーバ１で受信し、増幅器２で増
幅してトランスミッタ３がらディジタル信号ＴＳとして
出力し、他の機器へ伝送するようにするものであった。
ィジタル信号ＤＳをレシーバ１で受信し、増幅器２で増
幅してトランスミッタ３がらディジタル信号ＴＳとして
出力し、他の機器へ伝送するようにするものであった。
このような中継器では、第４図（Ａ）に示すようなディ
ジタル信号Ｏ３がレシーバｌに入力されて増幅器２で増
幅されると、転送線やレシーバｌ又は増幅器２等で波形
の歪を生じ、何台かの中継器を経た場合には同図（Ｂ）
に示すように波形に歪を生じてしまい、増幅器２もしく
はトランヌミ、νり３においてスレッシ３ルドＴＨで２
値化する場合、波形歪の程度によって２値化のパルス幅
が変化することになる。このため、トランスミッタ３か
ら出力されるディジタル信号ＴＳは第４図（Ｃ）に示す
ようなものとなり、レジ−７へ１が受信するディジタル
信号Ｏ９に対してパルス出力のタイミングがずれ、デユ
ーティ比が変化してしまい、ビット同期型の中継器では
信号のサンプリングでミスを生己ることになる。
ジタル信号Ｏ３がレシーバｌに入力されて増幅器２で増
幅されると、転送線やレシーバｌ又は増幅器２等で波形
の歪を生じ、何台かの中継器を経た場合には同図（Ｂ）
に示すように波形に歪を生じてしまい、増幅器２もしく
はトランヌミ、νり３においてスレッシ３ルドＴＨで２
値化する場合、波形歪の程度によって２値化のパルス幅
が変化することになる。このため、トランスミッタ３か
ら出力されるディジタル信号ＴＳは第４図（Ｃ）に示す
ようなものとなり、レジ−７へ１が受信するディジタル
信号Ｏ９に対してパルス出力のタイミングがずれ、デユ
ーティ比が変化してしまい、ビット同期型の中継器では
信号のサンプリングでミスを生己ることになる。
このようなサンプリングミスを防ぐために、従来は増幅
器２の特性を加撃したり、特殊なコード（例えばマンチ
ェスタコード）を用いて、デユーティ比に無関係にディ
ジタル信号を転送する方式を用いていた。このため、そ
の調整に労力を要したり、信号処理が煩雑になるといっ
た間顕点があった。
器２の特性を加撃したり、特殊なコード（例えばマンチ
ェスタコード）を用いて、デユーティ比に無関係にディ
ジタル信号を転送する方式を用いていた。このため、そ
の調整に労力を要したり、信号処理が煩雑になるといっ
た間顕点があった。
（発明の目的）
この発明は上述のような事情からなされたものであり、
この発明の目的は、中継器を何段経由してもディジタル
信号の波形に歪を生じないようにしたディジタル信号中
継器を提供することにある。
この発明の目的は、中継器を何段経由してもディジタル
信号の波形に歪を生じないようにしたディジタル信号中
継器を提供することにある。
（発明の概要）
この発明はディジタル信号中継器に関するもので、ディ
ジタル信号の最高周波数の整数倍の周波数信号を生成す
るカウンタと、−に記ディジタル信号の立上り又は立下
りでワンショットパルスを出力して上記カウンタをクリ
アするワンショットマルチ回路と、上記カウンタからの
周波数信号をクロック端子とし、上記ディジタル信号を
Ｄ端子入力とするＤ−フリップフロップとを設け、上記
ディジタル信号を一ヒ記Ｄ−フリップフロップのＱ端子
から出力して中継するようにしたものである。
ジタル信号の最高周波数の整数倍の周波数信号を生成す
るカウンタと、−に記ディジタル信号の立上り又は立下
りでワンショットパルスを出力して上記カウンタをクリ
アするワンショットマルチ回路と、上記カウンタからの
周波数信号をクロック端子とし、上記ディジタル信号を
Ｄ端子入力とするＤ−フリップフロップとを設け、上記
ディジタル信号を一ヒ記Ｄ−フリップフロップのＱ端子
から出力して中継するようにしたものである。
（発明の実施例）
第１図はこの発明の一実施例を第３図に対応させて示す
ものであり、増幅器２の出力口ＳＡはワンショットマル
チ回路（単安定マルチバイブレータ） １０に入力され
ると共に、Ｄ−フリップフロップ２２のＤ端子に入力さ
れ、ワンショットマルチ回路１０の出力ＭＳがカウンタ
２１のクリア端子ＣＬＲに入力されている。又、カウン
タ２１のクロック端子ＧＫにはパルス発振器２０からの
クロックパルスＯ８が入力されており、カウンタ２１の
パルス出力Ｃ９はＤ−フリップフロップ２２のクロック
端子Ｋに入力されている。そして、フリップフロップ２
２のＱ出力からのパルス信号ＦＳがトランスミッタ３を
経てディジ多ル信号ＦＳＡとして他の機器等に転送され
るようになっている。
ものであり、増幅器２の出力口ＳＡはワンショットマル
チ回路（単安定マルチバイブレータ） １０に入力され
ると共に、Ｄ−フリップフロップ２２のＤ端子に入力さ
れ、ワンショットマルチ回路１０の出力ＭＳがカウンタ
２１のクリア端子ＣＬＲに入力されている。又、カウン
タ２１のクロック端子ＧＫにはパルス発振器２０からの
クロックパルスＯ８が入力されており、カウンタ２１の
パルス出力Ｃ９はＤ−フリップフロップ２２のクロック
端子Ｋに入力されている。そして、フリップフロップ２
２のＱ出力からのパルス信号ＦＳがトランスミッタ３を
経てディジ多ル信号ＦＳＡとして他の機器等に転送され
るようになっている。
尚、ワンショットマルチ回路１０はディジタル信号［Ｉ
ＳＡを入力するアンド回路！３と、ディジタル信号ＤＳ
＾を反転するインバータ自と、インバータ１１で反転さ
れた信号を遅延させる遅延回路１２とで構成されており
、゛遅延回路１２の出力がアンド回路＋３に入力され、
アンド回路Ｉ３の出力が所定幅のワンショットパルス信
号ＭＳとしてカウンタ２１のクリア端子ＣＬＲに入力さ
れている。また、パルス発振器２０から出力されるクロ
ックパルスＯ５の発振周波数はディジタル信号口Ｓの最
高周波１！ＩＬｆｍａｘの１８倍（又は３２倍とＵ′）
４た整数倍）となっており、カウンタ２１から出力され
るパルス信号Ｃ３の周波数は２・ｆｍａｘとなるように
分周される。
ＳＡを入力するアンド回路！３と、ディジタル信号ＤＳ
＾を反転するインバータ自と、インバータ１１で反転さ
れた信号を遅延させる遅延回路１２とで構成されており
、゛遅延回路１２の出力がアンド回路＋３に入力され、
アンド回路Ｉ３の出力が所定幅のワンショットパルス信
号ＭＳとしてカウンタ２１のクリア端子ＣＬＲに入力さ
れている。また、パルス発振器２０から出力されるクロ
ックパルスＯ５の発振周波数はディジタル信号口Ｓの最
高周波１！ＩＬｆｍａｘの１８倍（又は３２倍とＵ′）
４た整数倍）となっており、カウンタ２１から出力され
るパルス信号Ｃ３の周波数は２・ｆｍａｘとなるように
分周される。
このような構成において、その動作を第２図（Ａ）〜（
Ｄ）のタイミングチャートを参照して説明する。ディジ
タル信号Ｏ８の最高周波数はｆｍａｘであり、ｆ＋ａａ
ｘの場合は例えば第２図（＾）の破線で示すようなビッ
ト単位のパルス信号（時間Ｔ）で転送されて来ることが
あり、破線で示されるピッ）１位で交互に°“０” 、
” １ ”となるディジタル信号Ｏ５が送られて来
る。ここでは、第２図（Ａ）の実線で示すよようなディ
ジタル信号ＤＳ（’“Ｑ ＩＩ 、 ｌ“０”ｌ ’＋
ＩＩ Ｑ、ｌＩ 、 ＩＩ ｌ １１゜ｌＱ％“０°
゛、・・・・・・ ）′が転送されて来たとすると、レ
シーバｌ及び増幅器２を経て出力される信号ＤＳＡも同
図（Ａ）の実線のようなディジタル信号となり、このデ
ィジタル信号口ＳＡがワンショットマルチ回路ｌＯに入
力されることによりワンショットマルチ回路！０からは
同図（Ｂ）に示すようなタイミンングでワンショットパ
ルス信号ＭＳが出力される。すなわち、ディジタル信号
ＤＳＡの立下りで所定時間幅のワンショットパルス信号
ＭＳが出力され、クロックパスルＯ８を計数しているカ
ウンタ２１を同図（Ｃ）に示すようなタイミング（時点
ｔｌ）でクリアする。又、ディジタル信号ＤＳ＾はフリ
ップフロップ２２のＤ端子に入力されており、時点ｔ１
からカウンタ２Ｉは発振器２０からのクロックパルスＯ
８を計数し、その計数信号がパルス信号Ｃ８としてフリ
ップフロップ２２に入力されているので、フリップフロ
ップ２２のＤ端子が“０°゛となって後に、最初のクロ
ックパルスＣ８が入力された時（時点ｔ２）にフリップ
フロップ２２のＱ出力ＦＳが第２図（Ｄ）に示すように
“０′°になる。又、時点ｔ３にディジタル信号ＤＳが
“°０パから“ｔ ”に変化するので、その時点以降に
カウンタ２１へ最初のクロックパルスＣ８が入力された
時（時点ｔ４）に、フリップフロップ２２のＱ出力ＦＳ
が同図（Ｄ）に示すように“Ｏパから°゛ｌ”に変化す
る。
Ｄ）のタイミングチャートを参照して説明する。ディジ
タル信号Ｏ８の最高周波数はｆｍａｘであり、ｆ＋ａａ
ｘの場合は例えば第２図（＾）の破線で示すようなビッ
ト単位のパルス信号（時間Ｔ）で転送されて来ることが
あり、破線で示されるピッ）１位で交互に°“０” 、
” １ ”となるディジタル信号Ｏ５が送られて来
る。ここでは、第２図（Ａ）の実線で示すよようなディ
ジタル信号ＤＳ（’“Ｑ ＩＩ 、 ｌ“０”ｌ ’＋
ＩＩ Ｑ、ｌＩ 、 ＩＩ ｌ １１゜ｌＱ％“０°
゛、・・・・・・ ）′が転送されて来たとすると、レ
シーバｌ及び増幅器２を経て出力される信号ＤＳＡも同
図（Ａ）の実線のようなディジタル信号となり、このデ
ィジタル信号口ＳＡがワンショットマルチ回路ｌＯに入
力されることによりワンショットマルチ回路！０からは
同図（Ｂ）に示すようなタイミンングでワンショットパ
ルス信号ＭＳが出力される。すなわち、ディジタル信号
ＤＳＡの立下りで所定時間幅のワンショットパルス信号
ＭＳが出力され、クロックパスルＯ８を計数しているカ
ウンタ２１を同図（Ｃ）に示すようなタイミング（時点
ｔｌ）でクリアする。又、ディジタル信号ＤＳ＾はフリ
ップフロップ２２のＤ端子に入力されており、時点ｔ１
からカウンタ２Ｉは発振器２０からのクロックパルスＯ
８を計数し、その計数信号がパルス信号Ｃ８としてフリ
ップフロップ２２に入力されているので、フリップフロ
ップ２２のＤ端子が“０°゛となって後に、最初のクロ
ックパルスＣ８が入力された時（時点ｔ２）にフリップ
フロップ２２のＱ出力ＦＳが第２図（Ｄ）に示すように
“０′°になる。又、時点ｔ３にディジタル信号ＤＳが
“°０パから“ｔ ”に変化するので、その時点以降に
カウンタ２１へ最初のクロックパルスＣ８が入力された
時（時点ｔ４）に、フリップフロップ２２のＱ出力ＦＳ
が同図（Ｄ）に示すように“Ｏパから°゛ｌ”に変化す
る。
この場合、カウンタ２１から出力されるパルス信号Ｃ８
の周波数はディジタル信号Ｏ５の最高周波数ｆ＋ａａｘ
の２倍、すなわち２・ｆｍａｘとなっていることにより
、パルス信号Ｃ８が立上るのは必らずディジタル信号Ｄ
Ｓのビット信号における真中となり、フリップフロップ
２２のＱ出力ＦＳの反転も必らずディジタル信号ＤＳの
ピッ）１位の丁度真中で反転することになる。このため
、フリップフロップ２２の出力ＦＳはディジタル信号Ｏ
９に対して゛ｒビットの時間Ｔ／２だけ遅れて出力され
ることになるが、そのパルス幅はディジタル信号ＤＳの
それとまったく同一になる。
の周波数はディジタル信号Ｏ５の最高周波数ｆ＋ａａｘ
の２倍、すなわち２・ｆｍａｘとなっていることにより
、パルス信号Ｃ８が立上るのは必らずディジタル信号Ｄ
Ｓのビット信号における真中となり、フリップフロップ
２２のＱ出力ＦＳの反転も必らずディジタル信号ＤＳの
ピッ）１位の丁度真中で反転することになる。このため
、フリップフロップ２２の出力ＦＳはディジタル信号Ｏ
９に対して゛ｒビットの時間Ｔ／２だけ遅れて出力され
ることになるが、そのパルス幅はディジタル信号ＤＳの
それとまったく同一になる。
（発明の効果）
以−にのようにこの発明のディジタル信号中継器によれ
ば、ビット単位のディジタル信号の丁度真中で常にサン
プリングを行なうことが出来るので、伝送線やレシーバ
等による波形歪が生じても、各段毎に正確なディジタル
信号を中継して送ることが出来るのでデユーティ比が中
継によって変わるようなことは無い。
ば、ビット単位のディジタル信号の丁度真中で常にサン
プリングを行なうことが出来るので、伝送線やレシーバ
等による波形歪が生じても、各段毎に正確なディジタル
信号を中継して送ることが出来るのでデユーティ比が中
継によって変わるようなことは無い。
第１図はこの発明の一実施例を示す回路構成図、第２図
（Ａ）〜（ロ）はその動作例を示すタイミングチャート
、第３図は従来の中継器の一例を示すブロック図、第４
図（Ａ）〜（Ｃ）はその動作例を説明するためのタイミ
ングチャートである。 ｌ・・・レジ−／＜、２・・・増幅器、３・・・トラン
スミッタ、１０・・・ワンショットマルチ回路、２ｏ・
・・パルス発振器、２１・・・カウンタ、２２・・・Ｄ
−フリップフロップ。 出願人代理人 安 形 雄 三 手続補正書（方式） 昭和６０年２月２０日
（Ａ）〜（ロ）はその動作例を示すタイミングチャート
、第３図は従来の中継器の一例を示すブロック図、第４
図（Ａ）〜（Ｃ）はその動作例を説明するためのタイミ
ングチャートである。 ｌ・・・レジ−／＜、２・・・増幅器、３・・・トラン
スミッタ、１０・・・ワンショットマルチ回路、２ｏ・
・・パルス発振器、２１・・・カウンタ、２２・・・Ｄ
−フリップフロップ。 出願人代理人 安 形 雄 三 手続補正書（方式） 昭和６０年２月２０日
Claims (1)
- 【特許請求の範囲】 ディジタル信号の最高周波数の整数倍の周波数信号を生
成するカウンタと、前記ディジタル信号の立上り又は立
下りでワンショットパルスを出力して前記カウンタをク
リアするワン ショットマルチ回路と、前記カウンタからの周波数信号
をクロック入力とし、前記ディジタル信号をＤ端子入力
とするＤ−フリップフロップとを具え、前記ディジタル
信号を前記Ｄ−フリップフロップのＱ端子から出力して
中継するようにしたことを特徴とするディジタル信号中
継器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59210352A JPS6189742A (ja) | 1984-10-09 | 1984-10-09 | デイジタル信号中継器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59210352A JPS6189742A (ja) | 1984-10-09 | 1984-10-09 | デイジタル信号中継器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6189742A true JPS6189742A (ja) | 1986-05-07 |
Family
ID=16587972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59210352A Pending JPS6189742A (ja) | 1984-10-09 | 1984-10-09 | デイジタル信号中継器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6189742A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583276A (ja) * | 1991-09-19 | 1993-04-02 | Honda Motor Co Ltd | データ伝送システム |
| JP2014000243A (ja) * | 2012-06-19 | 2014-01-09 | Daiichi Shokai Co Ltd | 遊技機 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5362908A (en) * | 1976-11-17 | 1978-06-05 | Matsushita Electric Ind Co Ltd | Bit clock reproducer |
| JPS54151313A (en) * | 1978-05-20 | 1979-11-28 | Toshiba Corp | Synchronizing timing generation circuit for reception bit |
| JPS55112058A (en) * | 1979-02-22 | 1980-08-29 | Nec Corp | Clock pulse generator circuit |
-
1984
- 1984-10-09 JP JP59210352A patent/JPS6189742A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5362908A (en) * | 1976-11-17 | 1978-06-05 | Matsushita Electric Ind Co Ltd | Bit clock reproducer |
| JPS54151313A (en) * | 1978-05-20 | 1979-11-28 | Toshiba Corp | Synchronizing timing generation circuit for reception bit |
| JPS55112058A (en) * | 1979-02-22 | 1980-08-29 | Nec Corp | Clock pulse generator circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583276A (ja) * | 1991-09-19 | 1993-04-02 | Honda Motor Co Ltd | データ伝送システム |
| JP2014000243A (ja) * | 2012-06-19 | 2014-01-09 | Daiichi Shokai Co Ltd | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE35137E (en) | High speed serial data link | |
| GB1469465A (en) | Detection of errors in digital information transmission systems | |
| US3671959A (en) | Binary to ternary converter | |
| JPS6189742A (ja) | デイジタル信号中継器 | |
| GB1212340A (en) | Transmission system comprising a transmitter and a receiver for the transmission of information in a prescribed frequency band | |
| US4355398A (en) | Real time clock recovery circuit | |
| US4887083A (en) | Bipolar with eight-zeros substitution and bipolar with six-zeros substitution coding circuit | |
| US5309475A (en) | Data interchange network | |
| GB1115894A (en) | Digital transmission system | |
| US20230238975A1 (en) | Method for synchronizing analogue-digital or digital-analogue converters, and corresponding system | |
| JPH031610A (ja) | 信号検出回路 | |
| KR100300865B1 (ko) | 고속 동기식 직렬 통신 시스템 | |
| JPH0744532B2 (ja) | 高速光バス | |
| KR100451765B1 (ko) | 패리티 에러 검출 회로 | |
| SU1201858A1 (ru) | Устройство дл передачи и приема информации | |
| JPH0817367B2 (ja) | データ比較同期式シリアル通信方式 | |
| JPS60176331A (ja) | 符号器および復号器 | |
| SU1688438A1 (ru) | Устройство дл приема и передачи данных | |
| FR2249506A1 (en) | Transmission system for binary signals - pulses of opposite polarities are transmitted at each pos and neg. change | |
| JPH01296839A (ja) | データ伝送システム | |
| JPS59163932A (ja) | デ−タ伝送方式 | |
| JPS61182343A (ja) | タイミング伝送方式 | |
| JPS6411980B2 (ja) | ||
| JPH04332219A (ja) | マンチェスタコード作成回路 | |
| JPS6210941A (ja) | シリアルデ−タ伝送装置 |