JP2653565B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2653565B2 JP2653565B2 JP4527991A JP4527991A JP2653565B2 JP 2653565 B2 JP2653565 B2 JP 2653565B2 JP 4527991 A JP4527991 A JP 4527991A JP 4527991 A JP4527991 A JP 4527991A JP 2653565 B2 JP2653565 B2 JP 2653565B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- heat treatment
- gaas
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の熱処理方
法に関し、さらに詳しくは、集積度の高い集積回路の製
造方法に関する。
法に関し、さらに詳しくは、集積度の高い集積回路の製
造方法に関する。
【０００２】
【従来の技術】高速・高周波デバイスに適する半導体
は、電子の移動度及び飽和ドリフト速度が大きくなけれ
ばならない。その代表としては、通常ガリウムヒ素と呼
ばれる、ヒ化ガリウム（ＧａＡｓ）がある。ＧａＡｓは
ＩＩＩ族元素とＶ族元素とからなる化合物半導体であ
り、以下のような特徴を有する。
は、電子の移動度及び飽和ドリフト速度が大きくなけれ
ばならない。その代表としては、通常ガリウムヒ素と呼
ばれる、ヒ化ガリウム（ＧａＡｓ）がある。ＧａＡｓは
ＩＩＩ族元素とＶ族元素とからなる化合物半導体であ
り、以下のような特徴を有する。
【０００３】まず、高純度ＧａＡｓ中における電子の移
動度は、Ｓｉ中よりも４〜５倍程度大きい。また、ドリ
フト速度も、そのピーク速度がＳｉの約２倍程度大き
い。しかも、電子の移動度が大きいために、ピーク速度
に達する電界の強さがＳｉに比べて小さい。これらの諸
性質は、いずれも高速・高周波デバイスの作製に適して
いる。従って、本明細書では、以下ＧａＡｓの場合を例
にとって発明の内容について説明する。
動度は、Ｓｉ中よりも４〜５倍程度大きい。また、ドリ
フト速度も、そのピーク速度がＳｉの約２倍程度大き
い。しかも、電子の移動度が大きいために、ピーク速度
に達する電界の強さがＳｉに比べて小さい。これらの諸
性質は、いずれも高速・高周波デバイスの作製に適して
いる。従って、本明細書では、以下ＧａＡｓの場合を例
にとって発明の内容について説明する。
【０００４】ＧａＡｓの禁制体幅は室温で１．４３ｅＶ
であり、Ｓｉに比べて大きい。また、ＧａＡｓでは結晶
成長中に混入した炭素が浅いアクセプタとなるが、これ
を深いドナーであるＥＬ２が保障するため、フェルミレ
ベル（ＥF）は禁制体中央に位置している。それゆえ、
高抵抗の半絶縁性結晶が得られる（図８参照）。このよ
うな半絶縁性結晶を基板として用いれば、寄生容量を低
減することができ、かつ素子間分離が容易となる。半絶
縁性結晶を基板として、その上に、トランジスタや集積
回路を作製する場合、基板表面に能動層を形成しなけれ
ばならない。能動層の形成にはイオン注入法が用いられ
ている。この場合、イオンを注入した後アニールを行っ
て注入層の活性化を図る必要がある。アニールについて
は、短時間ランプアニール（ＲＴＡ）により迅速にかつ
均一に行えるようになった。ＲＴＡは電気炉アニールと
違い、赤外線ランプによって赤外線を直接基板に照射
し、その赤外線エネルギーを分子（あるいは原子）に直
接吸収させて加熱を行う方法である。
であり、Ｓｉに比べて大きい。また、ＧａＡｓでは結晶
成長中に混入した炭素が浅いアクセプタとなるが、これ
を深いドナーであるＥＬ２が保障するため、フェルミレ
ベル（ＥF）は禁制体中央に位置している。それゆえ、
高抵抗の半絶縁性結晶が得られる（図８参照）。このよ
うな半絶縁性結晶を基板として用いれば、寄生容量を低
減することができ、かつ素子間分離が容易となる。半絶
縁性結晶を基板として、その上に、トランジスタや集積
回路を作製する場合、基板表面に能動層を形成しなけれ
ばならない。能動層の形成にはイオン注入法が用いられ
ている。この場合、イオンを注入した後アニールを行っ
て注入層の活性化を図る必要がある。アニールについて
は、短時間ランプアニール（ＲＴＡ）により迅速にかつ
均一に行えるようになった。ＲＴＡは電気炉アニールと
違い、赤外線ランプによって赤外線を直接基板に照射
し、その赤外線エネルギーを分子（あるいは原子）に直
接吸収させて加熱を行う方法である。
【０００５】しかし、従来行われていた半導体基板全面
を加熱するＲＴＡでは以下に述べる問題があった。図９
は半絶縁性ＧａＡｓ基板のホトルミネッセンススペクト
ルであり、８２３０Å付近の発光は炭素の浅いアクセプ
タによるものである。ＲＴＡによる熱処理後の炭素アク
セプタによる発光の発光強度（図９中（ｂ））は、熱処
理前の発光強度（図９中（ａ））に比べて、約３０分の
１になっている。つまり、半絶縁性ＧａＡｓ基板にＲＴ
Ａを施した場合、基板中のアクセプタ濃度が低下してし
まう。基板中のアクセプタ濃度が低下するとＥFは伝導
体側にずれ、その結果、基板自身の抵抗が低下してしま
う（図８参照）。例えば、アクセプタ濃度が１０分の１
になると基板の抵抗も約１０分の１になる。勿論このよ
うな熱処理による基板抵抗の低下は、電気炉による熱処
理でも生じる。
を加熱するＲＴＡでは以下に述べる問題があった。図９
は半絶縁性ＧａＡｓ基板のホトルミネッセンススペクト
ルであり、８２３０Å付近の発光は炭素の浅いアクセプ
タによるものである。ＲＴＡによる熱処理後の炭素アク
セプタによる発光の発光強度（図９中（ｂ））は、熱処
理前の発光強度（図９中（ａ））に比べて、約３０分の
１になっている。つまり、半絶縁性ＧａＡｓ基板にＲＴ
Ａを施した場合、基板中のアクセプタ濃度が低下してし
まう。基板中のアクセプタ濃度が低下するとＥFは伝導
体側にずれ、その結果、基板自身の抵抗が低下してしま
う（図８参照）。例えば、アクセプタ濃度が１０分の１
になると基板の抵抗も約１０分の１になる。勿論このよ
うな熱処理による基板抵抗の低下は、電気炉による熱処
理でも生じる。
【０００６】このような基板抵抗の低下した半導体基板
にＩＣやＬＳＩなどの素子を作製した場合、サイドゲー
ト効果が大きくなるという問題が生じる。サイドゲート
効果が大きくなると、素子間距離や素子と配線との距離
が短くできず、集積度が上げられなくなる。
にＩＣやＬＳＩなどの素子を作製した場合、サイドゲー
ト効果が大きくなるという問題が生じる。サイドゲート
効果が大きくなると、素子間距離や素子と配線との距離
が短くできず、集積度が上げられなくなる。
【０００７】そこで、半導体基板をＲＴＡする際に、半
導体基板上の熱処理を行う必要の無い領域Ａ（例えばイ
オン注入を行っていない領域など）上に赤外線に対する
反射率の高い金属を蒸着しておき、熱処理を行う必要が
ある領域Ｂ（例えばイオン注入を行った領域）には赤外
線に対する反射率の高い金属を蒸着しない事により、半
導体基板に選択的熱処理を行い、上記の問題点を解決す
る、いわゆる半導体基板の選択的熱処理方法が提案され
ている（特願平２ー４０２００８）。
導体基板上の熱処理を行う必要の無い領域Ａ（例えばイ
オン注入を行っていない領域など）上に赤外線に対する
反射率の高い金属を蒸着しておき、熱処理を行う必要が
ある領域Ｂ（例えばイオン注入を行った領域）には赤外
線に対する反射率の高い金属を蒸着しない事により、半
導体基板に選択的熱処理を行い、上記の問題点を解決す
る、いわゆる半導体基板の選択的熱処理方法が提案され
ている（特願平２ー４０２００８）。
【０００８】
【発明が解決しようとする課題】この選択的熱処理方法
は上記の問題点を解決するが、領域Ａと領域Ｂの境界部
分のパターンが変形するという問題点がある（図１０及
び図１１参照）。この理由は次のように推定される。
は上記の問題点を解決するが、領域Ａと領域Ｂの境界部
分のパターンが変形するという問題点がある（図１０及
び図１１参照）。この理由は次のように推定される。
【０００９】領域Ｂは赤外線を吸収し温度が上がる。領
域Ｂに生じた熱は、領域Ｂと領域Ａの境界部分の金属に
伝導される。領域Ａ上の金属は薄膜のため、融点が低下
しており熱処理温度程度（〜９００℃）で溶け、パター
ンが変形・後退する。後退した部分は赤外線を吸収する
ため温度が上昇し、パターンの変形・後退する領域がさ
らに広がる。この結果、基板の抵抗が低下する領域が、
領域Ｂより広くなる。これは、選択的熱処理方法が有効
に行えていない事を意味する。
域Ｂに生じた熱は、領域Ｂと領域Ａの境界部分の金属に
伝導される。領域Ａ上の金属は薄膜のため、融点が低下
しており熱処理温度程度（〜９００℃）で溶け、パター
ンが変形・後退する。後退した部分は赤外線を吸収する
ため温度が上昇し、パターンの変形・後退する領域がさ
らに広がる。この結果、基板の抵抗が低下する領域が、
領域Ｂより広くなる。これは、選択的熱処理方法が有効
に行えていない事を意味する。
【００１０】
【課題を解決するための手段】本発明は上記の点に鑑
み、領域Ａと領域Ｂの境界部分に高融点金属による遷移
領域を設けることにより、上述の問題点を解決し、選択
的熱処理方法を有効に行える方法を提供することをその
目的とする。
み、領域Ａと領域Ｂの境界部分に高融点金属による遷移
領域を設けることにより、上述の問題点を解決し、選択
的熱処理方法を有効に行える方法を提供することをその
目的とする。
【００１１】
【作用】本発明になる半導体基板の選択的熱処理方法で
は以下の事実を用いる。領域Ａと領域ＢＫ境界部分に高
融点金属による遷移領域を形成する。選択的熱処理方法
用の金属薄膜は赤外線に対する反射率の高い金属、例え
ば銀（波長２０００ｎｍで反射率９９％）が適している
が、融点は９６１℃と低く、かつ薄膜化による融点降下
も生じているため上述の用に領域Ｂからの伝熱により、
熱処理中に熔融する。そこで高融点金属、例えばタング
ステン（融点３３８７℃）により遷移領域を形成する
と、領域Ｂからの伝熱があっても熔融しない。従って、
上述のような問題点は生じない。
は以下の事実を用いる。領域Ａと領域ＢＫ境界部分に高
融点金属による遷移領域を形成する。選択的熱処理方法
用の金属薄膜は赤外線に対する反射率の高い金属、例え
ば銀（波長２０００ｎｍで反射率９９％）が適している
が、融点は９６１℃と低く、かつ薄膜化による融点降下
も生じているため上述の用に領域Ｂからの伝熱により、
熱処理中に熔融する。そこで高融点金属、例えばタング
ステン（融点３３８７℃）により遷移領域を形成する
と、領域Ｂからの伝熱があっても熔融しない。従って、
上述のような問題点は生じない。
【００１２】
【実施例】以下、本発明の実施例について図面を用いて
説明する。
説明する。
【００１３】まず、図１に示すように、半絶縁性ＧａＡ
ｓ基板１上に、プラズマＣＶＤ法で窒化ケイ素（ＳｉＮ
X）膜２を０．０２μｍ蒸着し、この上にＯＦＰＲ８０
０を３０００ｒｐｍで３０秒間回転塗布し９０℃で３０
分間ベークを行ってレジスト膜３を１μｍの厚さで形成
した後、ホトリソグラフィーによってイオン注入マスク
パターンを形成する。
ｓ基板１上に、プラズマＣＶＤ法で窒化ケイ素（ＳｉＮ
X）膜２を０．０２μｍ蒸着し、この上にＯＦＰＲ８０
０を３０００ｒｐｍで３０秒間回転塗布し９０℃で３０
分間ベークを行ってレジスト膜３を１μｍの厚さで形成
した後、ホトリソグラフィーによってイオン注入マスク
パターンを形成する。
【００１４】次に、図２に示すように、抵抗加熱蒸着機
で銀を０．６μｍ蒸着した後、（反射率は波長２０００
ｎｍの光に対して９９％）、リフトオフによりイオン注
入マスク４を形成する。このイオン注入マスク４は、イ
オン注入したい領域より０．２μｍ程度大きい寸法に設
定しておく。引き続きスパッタ法・電子ビーム蒸着法な
どの方法によりタングステンを０．２μｍ程度蒸着する
（図３）。この後、ＲＩＥ法等の異方性エッチングによ
り銀薄膜にタングステンの側壁を形成する（図４）。
で銀を０．６μｍ蒸着した後、（反射率は波長２０００
ｎｍの光に対して９９％）、リフトオフによりイオン注
入マスク４を形成する。このイオン注入マスク４は、イ
オン注入したい領域より０．２μｍ程度大きい寸法に設
定しておく。引き続きスパッタ法・電子ビーム蒸着法な
どの方法によりタングステンを０．２μｍ程度蒸着する
（図３）。この後、ＲＩＥ法等の異方性エッチングによ
り銀薄膜にタングステンの側壁を形成する（図４）。
【００１５】次に、図５に示すように、イオン注入法に
より例えばシリコン（Ｓｉ）を加速エネルギー５０ｋｅ
Ｖで６×１０12ｃｍ-2ドーズの注入を前記の半絶縁性Ｇ
ａＡｓ基板１に行う。続いてＲＴＡ法で９５０℃４秒間
のアニールを行って、能動層５を形成する。このときイ
オン注入された領域Ｂは赤外線を吸収し発熱するが、イ
オン注入されていない領域Ａは銀薄膜により保護されて
いるため赤外線を吸収せず発熱しない。領域Ａと領域Ｂ
の遷移領域としてタングステンがあるため、領域Ｂから
の伝熱により薄膜が熔融してパターンが後退することは
ない。
より例えばシリコン（Ｓｉ）を加速エネルギー５０ｋｅ
Ｖで６×１０12ｃｍ-2ドーズの注入を前記の半絶縁性Ｇ
ａＡｓ基板１に行う。続いてＲＴＡ法で９５０℃４秒間
のアニールを行って、能動層５を形成する。このときイ
オン注入された領域Ｂは赤外線を吸収し発熱するが、イ
オン注入されていない領域Ａは銀薄膜により保護されて
いるため赤外線を吸収せず発熱しない。領域Ａと領域Ｂ
の遷移領域としてタングステンがあるため、領域Ｂから
の伝熱により薄膜が熔融してパターンが後退することは
ない。
【００１６】次に、図６に示すように、５を％塩酸に５
分間浸漬させて前記イオン注入マスク４を除去した後、
５％フッ化水素酸に１０分間浸漬させて前記ＳｉＮX膜
を除去する。
分間浸漬させて前記イオン注入マスク４を除去した後、
５％フッ化水素酸に１０分間浸漬させて前記ＳｉＮX膜
を除去する。
【００１７】次に、図７に示すように、例えば、プレー
ナ構造プロセスを用いて前記絶縁性ＧａＡｓ基板１上に
トランジスタ等の素子及び配線を形成すると、集積回路
が完成する。
ナ構造プロセスを用いて前記絶縁性ＧａＡｓ基板１上に
トランジスタ等の素子及び配線を形成すると、集積回路
が完成する。
【００１８】このとき、素子間領域等の熱処理されなか
った領域は結晶中のアクセプタ濃度がさがらないため高
抵抗のままであり、サイドゲート効果が起こりにくく、
高集積化が行える。
った領域は結晶中のアクセプタ濃度がさがらないため高
抵抗のままであり、サイドゲート効果が起こりにくく、
高集積化が行える。
【００１９】本実施例では反射率の高い金属として銀を
用いたが、その他の反射率の高い金属、例えば金であっ
ても良い。また、本実施例ではイオン注入用マスクをそ
のまま赤外線を反射する金属として用いたが、新しく作
り直しても良い。当然、数回のイオン注入を行う場合は
新しく作り直す必要がある。また半導体基板もＧａＡｓ
に限定されるものでは無いことは明らかである。
用いたが、その他の反射率の高い金属、例えば金であっ
ても良い。また、本実施例ではイオン注入用マスクをそ
のまま赤外線を反射する金属として用いたが、新しく作
り直しても良い。当然、数回のイオン注入を行う場合は
新しく作り直す必要がある。また半導体基板もＧａＡｓ
に限定されるものでは無いことは明らかである。
【００２０】上述の如く熱処理したとき、ＦＥＴ特性の
再現性は±４％以下であり良好な結果となっている。勿
論、Ｓｉ，ＩｎＰ等ＧａＡｓ以外の半導体基板に対して
も本発明の選択的熱処理方法は有効である。
再現性は±４％以下であり良好な結果となっている。勿
論、Ｓｉ，ＩｎＰ等ＧａＡｓ以外の半導体基板に対して
も本発明の選択的熱処理方法は有効である。
【００２１】
【発明の効果】本発明により、選択アニール中のパター
ン変化を防ぐことが可能となる。したがって、精度及び
再現性の良い半導体装置を信頼性高く製造することが可
能となる。
ン変化を防ぐことが可能となる。したがって、精度及び
再現性の良い半導体装置を信頼性高く製造することが可
能となる。
【図１】本発明の一実施例を説明するための図である。
【図２】本発明の一実施例を説明するための図である。
【図３】本発明の一実施例を説明するための図である。
【図４】本発明の一実施例を説明するための図である。
【図５】本発明の一実施例を説明するための図である。
【図６】本発明の一実施例を説明するための図である。
【図７】本発明の一実施例を説明するための図である。
【図８】半絶縁性ＧａＡｓ基板のフェルミレベルと抵抗
率の関係を示す図である。
率の関係を示す図である。
【図９】半絶縁性ＧａＡｓ結晶中のアクセプタ濃度とホ
トルミネッセンススペクトルの発光強度との関連を示す
図である。
トルミネッセンススペクトルの発光強度との関連を示す
図である。
【図１０】熱処理中のパターン変形を説明するための図
である。
である。
【図１１】熱処理中のパターン変形を説明するための図
である。
である。
１ 半絶縁性ＧａＡｓ基板 ２ ＳｉＮｘ膜 ３ レジスト膜 ４ イオン注入マスク ５ 能動層 ６ 高融点金属による遷移領域 ７ 絶縁膜 ８ ゲート ９ オーミック電極 １０ 配線
Claims (2)
- 【請求項１】 半導体基板の熱処理不要な領域上に、赤
外線高反射膜を形成し、該赤外線高反射膜周縁には高融
点金属からなる遷移領域を形成して、赤外線ランプアニ
ールによる選択的熱処理を行なってなることを特徴とす
る半導体装置の製造方法。 - 【請求項２】 上記赤外線高反射膜は金または銀からな
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4527991A JP2653565B2 (ja) | 1991-03-12 | 1991-03-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4527991A JP2653565B2 (ja) | 1991-03-12 | 1991-03-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04282830A JPH04282830A (ja) | 1992-10-07 |
| JP2653565B2 true JP2653565B2 (ja) | 1997-09-17 |
Family
ID=12714874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4527991A Expired - Fee Related JP2653565B2 (ja) | 1991-03-12 | 1991-03-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2653565B2 (ja) |
-
1991
- 1991-03-12 JP JP4527991A patent/JP2653565B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04282830A (ja) | 1992-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5105242A (en) | Field effect transistor having schottky contact and a high frequency characteristic | |
| JP2609267B2 (ja) | 自己整列ひ化ガリウム装置の製造方法 | |
| CA1237828A (en) | Semiconductor-on-insulator (soi) device having electrical short to avoid charge accumulation | |
| JPS59210642A (ja) | 半導体装置の製造方法 | |
| JP3187764B2 (ja) | ＧａＡｓを基本としたＭＯＳＦＥＴ及びその製品 | |
| JPS61179578A (ja) | 電界効果トランジスタの製作方法 | |
| JP2653565B2 (ja) | 半導体装置の製造方法 | |
| JPS6292481A (ja) | 半導体装置の製造方法 | |
| JP2653564B2 (ja) | 半導体装置の製造方法 | |
| KR20000048363A (ko) | 반도체 장치 및 제조 방법 | |
| JPS6317227B2 (ja) | ||
| JP3067340B2 (ja) | 半導体装置 | |
| JPH04214619A (ja) | 半導体装置の製造方法 | |
| JPS58101466A (ja) | 半導体装置の製造方法 | |
| JPS60144980A (ja) | 半導体装置 | |
| JP3224432B2 (ja) | 半導体装置の製造方法 | |
| JPH05136084A (ja) | 半導体装置の表面にメタライゼーシヨンを形成する方法 | |
| JPH0213929B2 (ja) | ||
| JPS59213172A (ja) | 半導体装置およびその製造方法 | |
| JP3220624B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0117271B2 (ja) | ||
| JPS6329420B2 (ja) | ||
| JPS6298780A (ja) | 自己整列したＧａＡｓデジタル集積回路の製造方法 | |
| JPH024138B2 (ja) | ||
| JPS6364891B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |