JP2643736B2 - 画像パターンの検査装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばプリント基板
の配線パターンの欠陥の検査に用いる、画像パターンの
検査装置に関する。

【０００２】

【従来の技術】プリント基板の配線パターンの検査等に
利用される画像パターンの検査方法の１つとして比較法
が知られる。この比較法は、検査すべき対象物の画像パ
ターン（検査対象画像パターン）と基準とすべき対象物
の画像パターン（基準画像パターン）とを重ね合わせて
比較し、所定以上の差異があれば欠陥があると判定する
ものである。従来、この検査方法を実施するときには、
検査対象物を所定の位置に正確に載置する必要がある
が、検査装置への検査対象物の載置の方法、及び検査装
置の機構等の精度上の限界から、検査対象物の載置誤差
を完全にはなくすことができなかった。

【０００３】この載置誤差に対処するものとして、同一
出願人による特開昭６２−１４０００９号公報に開示さ
れる検査技術が提案されている。この技術では、図１０
に示すように、所定の広さを有する評価区画ＣＲを中心
として所定の画素数だけその周辺を拡張した拡張区画Ｓ
Ｒを用意し、この中で評価区画ＣＲを位置ずれさせた複
数の参照区画Ｍij（i=1,2,・・・ ,m、j=1,2,・・・ ,n）を用
意する。各参照区画Ｍij及び評価区画ＣＲに対応する基
準画像パターン（参照基準画像パターン）の各１と、評
価区画ＣＲに対応する検査対象画像パターンとを比較し
て、複数の比較の全てにおいて、所定の画素の集まりで
あるオペレータを包含し得る所定以上の差異が認められ
るときに限って、この評価区画ＣＲにおける検査対象画
像パターンの中に欠陥があると判定するものである。こ
のような比較を、各評価区画ＣＲ毎に順次実行する。

【０００４】

【発明が解決しようとする課題】しかしながら、上記の
技術は以下に記述する問題点を有している。図１１は突
起状欠陥を有する配線パターンを読み取って得られる検
査対象画像パターン１の一例を示す。図１１において、
ハッチングを施した部分は配線パターンの存在する領域
に対応し、そうでない部分は配線パターンの背景に対応
する。また点線で囲まれる矩形ＰＩＸは、互いに垂直な
主走査方向ＭＳ及び副走査方向ＳＳに配列する画素の１
個分の大きさを表現する。すなわち、この検査対象画像
パターン１は、３画素×３画素の大きさの突起状欠陥Ｄ
Ｐを有している。

【０００５】図１２はこの検査対象画像パターン１と、
これに対応する１つの参照基準画像パターン２とを重ね
合わせて得られる差分画像パターンを示す。図１２にお
いてハッチングを施した部分は両画像パターンの不一致
部分（差分画像パターン）を表現している。図１２に示
すように、例えば３画素×３画素のサイズのオペレータ
ＯＰは不一致部分のいずれにも包含されないので、３画
素×３画素のオペレータＯＰを用いたのでは突起状欠陥
ＤＰを検出することはできない。

【０００６】図１３は４画素×３画素の大きさの突起状
欠陥ＤＰを有する検査対象画像パターン１と、これに対
応する１つの参照基準画像パターン２との差分画像パタ
ーンを示す。図１３に示すように、４画素×３画素の突
起状欠陥ＤＰであっても、３画素×３画素のサイズのオ
ペレータＯＰでは検出することができない。

【０００７】以上のことは突起状欠陥ＤＰに限らず、欠
け状欠陥においても同様である。一方、配線パターンの
残り欠陥（いわゆる「残銅」）、及び配線パターンの内
部における欠落部分であるピンホール欠陥などは、オペ
レータＯＰと同一の大きさであっても検出され得る。す
なわち、欠陥の種類によって検出の感度が異なる。オペ
レータＯＰのサイズと検出可能な突起状欠陥及び欠け状
欠陥のサイズとの関係の一例は表１の通りである。

【０００８】

【表１】

【０００９】すなわち上記従来の技術では、オペレータ
ＯＰで検出し得る突起状及び欠け状欠陥の大きさは、パ
ターン残り欠陥などが検出され得る大きさに相当するオ
ペレータＯＰのサイズよりも相当に大きく、しかも順に
２画素ずつ飛躍するので、検出すべき欠陥の大きさを、
１画素間隔で任意に選択することができないという問題
点があった。従来の技術では更に、１つの検査対象画像
パターンと複数の参照基準画像パターンとの差分画像パ
ターン毎にオペレータＯＰを作用させる必要があるの
で、回路構成が複雑かつ膨大であって、コスト上不利益
であるという問題点もあった。

【００１０】この発明は、従来の技術が有する上記の欠
点を解消することを目指したもので、より簡単な回路構
成により、検出し得る欠陥の大きさを欠陥の種類によら
ず一様にすることができ、しかも検出し得る欠陥の大き
さを１画素毎に連続して選択することができる画像パタ
ーンの検査装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】この発明にかかる画像パ
ターンの検査装置は、検査対象画像パターン及び基準画
像パターンを、所定のサイズの領域に分割した評価区画
毎に相互に比較して、欠陥の検出を行う画像パターンの
検査装置であって、（ａ）２値化され、前記検査対象画
像パターン及び前記基準画像パターンをそれぞれ表現す
る検査対象画像信号及び基準画像信号を得る画像信号入
力手段と、（ｂ）所定の形状を有し互いに連結する画素
の集合であるブロック認識ウィンドウと、当該ブロック
認識ウィンドウの中の所定の位置を占める画素である認
識画素とを設定し、前記検査対象画像信号が所定の値を
有する画素の領域に包含される前記ブロック認識ウィン
ドウに対応する前記認識画素の集合を表現する画像信号
であるマップを得るマップ作成手段と、（ｃ）前記評価
区画を中心として所定の画素数だけその周辺を拡げた拡
張区画を得て、前記拡張区画の中で、前記評価区画を位
置ずれさせて複数の参照区画を設定し、前記基準画像信
号から、前記評価区画及び前記参照区画に対応する部分
をそれぞれ抽出して複数の参照基準画像信号を得て、こ
れらの参照基準画像信号の全てに対して、前記マップに
おける前記認識画素の集合の中に、当該参照基準画像信
号が前記所定の値を有する領域に包含されない画素が存
在するときに、当該評価区画において欠陥があると判定
し、以上の判定を各評価区画毎に実行する比較検査手段
と、を備える。

【００１２】

【作用】この発明における装置では、ブロック認識ウィ
ンドウを作用させることにより検査対象画像パターンか
らマップを作成し、各評価区画毎にマップと複数の参照
基準画像信号の各１とを比較する。いずれの参照基準画
像信号との比較においても、マップ上の基準画素がこの
参照基準画像信号が表現する画像パターンに包含されず
に、はみ出し部分を有するときにその評価区画において
欠陥有りと判定される。このため、ブロック認識ウィン
ドウに相当する大きさないしそれ以上の大きさを有する
検査対象画像パターン上の欠陥は、欠陥の種類によらず
にすべて検出される。

【００１３】

【実施例】

［１．発明の原理］プリント基板の配線パターンを例に
とり、この発明の原理について説明する。図２は検査対
象物としての配線パターンを読み取って得られる検査対
象画像パターン１と、そのマップ３を示す模式図であ
る。検査対象画像パターン１は３画素×３画素の大きさ
の突起状欠陥ＤＰ、及び同じく３画素×３画素の大きさ
の残銅欠陥ＲＰを有している。

【００１４】例えば、３画素×３画素のサイズのブロッ
ク認識ウィンドウＩＷ、及びその中心画素により認識画
素ＳＰを設定し、これらを用いて検査対象画像パターン
１からマップ３を得る。マップ３は、ブロック認識ウィ
ンドウＩＷを検査対象画像パターン１上で主走査方向Ｍ
Ｓ及び副走査方向ＳＳへ１画素ずつ走査させたときに、
配線パターンの存在する領域に対応する部分（右上がり
のハッチング）にブロック認識ウィンドウＩＷが包含さ
れるときの認識画素ＳＰの集合（左上がりのハッチン
グ）を表現する。

【００１５】次に図３に例を示すように、１つの評価区
画内にある検査対象画像パターン１に対応する複数の参
照基準画像パターン２ａ、２ｂの各１により、マップ３
をマスクする。すなわち、マップ３と参照基準画像パタ
ーンの各１とを重ね合わせて、これらの参照基準画像パ
ターンにおける配線パターンの存在する領域に対応する
部分（右上がりのハッチング）に含まれない、認識画素
ＳＰの”はみ出し部分”（マスクされない部分）が存在
するかどうかを調べる。図３（ａ）、（ｂ）に示すよう
に、２つの参照基準画像パターン２ａ、２ｂのいずれに
対しても、はみ出し部分ＰＴが存在している。同様に、
これらの参照基準画像パターン２ａ、２ｂに対して位置
ずれした他の参照基準画像パターンに対しても、はみ出
し部分ＰＴが存在することは容易に理解し得る。すなわ
ち、全ての参照基準画像パターンに対して、はみ出し部
分ＰＴが存在する。このとき、この評価区画内において
検査対象画像パターン１には欠陥が存在するものと判定
する。逆に、少なくとも１つの参照基準画像パターンに
対してはみ出し部分ＰＴが存在しなければ、その評価区
画内において検査対象画像パターン１には欠陥がないも
のと判定する。以上の判定により、突起状欠陥ＤＰ、残
銅欠陥ＲＰのいずれに対しても、ブロック認識ウィンド
ウＩＷと同一またはそれ以上のサイズの欠陥はすべて検
出される。

【００１６】図４は、検査対象画像パターン１が２画素
×３画素のサイズの突起状欠陥ＤＰと３画素×３画素の
サイズの欠け状欠陥ＤＤとを有する場合において、マッ
プ３に１つの参照基準画像パターン２ｃを重ね合わせた
様子を示す模式図である。図４が示すように、ブロック
認識ウィンドウＩＷよりも小さいサイズの突起状欠陥Ｄ
Ｐは検出され得ず、また欠け状欠陥ＤＤは、ブロック認
識ウィンドウＩＷと同一またはそれ以上のサイズであっ
ても、参照基準画像パターン２ｃにマスクされて検出さ
れない。ピンホール欠陥も、欠け状欠陥ＤＤと同様にマ
スクされるので検出されない（図示を略する）。欠け状
欠陥ＤＤ及びピンホール欠陥の検出は、検査対象画像パ
ターン１及び対応する参照基準画像パターンの各１にお
いて、配線パターンに対応する領域（ハッチングを施し
た領域）と配線パターンの背景に対応する領域とを互い
に反転させた上で、マスクを行うことにより、上述の突
起状欠陥ＤＰ及び残銅欠陥ＲＰの検出と同様に実現し得
る。

【００１７】認識画素ＳＰは、ブロック認識ウィンドウ
ＩＷの中心に位置する画素でなくてもよい。図５は４画
素×４画素のサイズのブロック認識ウィンドウＩＷと、
その中心からずれた位置を占める画素を認識画素ＳＰに
設定した場合の、検査対象画像パターン１と２つの参照
基準パターン２ｄ、２ｅの重ね合わせの様子を示す模式
図である。図５（ａ）に示すようなブロック認識ウィン
ドウＩＷと認識画素ＳＰにより、４画素×４画素のサイ
ズの突起状欠陥ＤＰを有する検査対象画像パターン１か
ら作成されたマップ３は図５（ｂ）、（ｃ）に示すとお
りである。マップ３は、２つの参照基準画像パターン２
ｄ、２ｅのいずれに対しても、はみ出し部分ＰＴを有す
る。これらの参照基準画像パターン２ｄ、２ｅに対して
位置ずれした他の参照基準画像パターンに対しても、同
様にはみ出し部分ＰＴが存在することは容易に理解し得
る。すなわち、偏心した認識画素ＳＰを設定した場合に
おいても、ブロック認識ウィンドウＩＷと同一またはそ
れ以上のサイズの欠陥の検出が行われる。

【００１８】すなわち、この原理に基づく欠陥の判定で
は、１画素ずつ異なる任意の大きさのブロック認識ウィ
ンドウＩＷを設定することができ、しかもどの種類の欠
陥であっても、ブロック認識ウィンドウＩＷ以上の大き
さであれば検出される。

【００１９】［２．装置の構成と動作］図１はこの発明
の実施例における画像パターンの検査装置の全体構成を
示すブロック図である。画像信号入力部（画像信号入力
手段）１０は、検査対象画像パターン１を表現する検査
対象画像信号および基準画像パターンを表現する基準画
像信号を得る装置部分である。マップ作成部（マップ作
成手段）２０は、画像信号入力部１０で得られた検査対
象画像信号からマップ３を作成する装置部分である。比
較検査部（比較検査手段）３０は、画像信号入力部１０
で得られる基準画像信号とマップ作成部２０で得られる
マップ３とを比較して欠陥の有無を判定する装置部分で
ある。

【００２０】＜画像信号入力部１０＞ＣＣＤカメラ１１
は、例えば配線パターンを有するプリント基板の表面
を、相対的に走査しつつ光学的に読み取る。ＣＣＤカメ
ラ１１は、走査に伴って配線パターンの有無によって強
度に差異が現れる電気信号を画素毎に出力し、２値化処
理部１２へ送信する。２値化処理部１２は、電気信号を
所定の閾値と比較し、その結果に基づいて値”１”及
び”０”の２つの値を有するデジタル的な画像信号に変
換する。これにより画像信号は、例えば配線パターンの
存在する領域では値”１”を有し、存在しない領域では
値”０”を有する。その結果、この画像信号は読み取ら
れた配線パターンの画像パターンを表現する。

【００２１】欠陥のない基準とすべき配線パターンを有
するプリント基板を読み取った場合には、画像信号は基
準画像パターンを表現する基準画像信号として、画像メ
モリ１３へ記憶される。一方、欠陥を有する可能性のあ
る検査すべきプリント基板を読み取る場合には、２値化
処理部１２が出力する画像信号は、検査対象画像パター
ンを表現する検査対象画像信号としてマップ作成部２０
へ入力される。

【００２２】＜マップ作成部２０＞マップ作成部２０で
は、まずブロック認識部２１において検査対象画像信号
をマップに変換する。図６はブロック認識部２１の内部
構成を示すブロック図である。検査対象画像信号はＣＣ
Ｄカメラ１１によるプリント基板上の走査に同期して、
画素毎にブロック認識部２１へ入力される。ラインディ
レーＬＤ１、ＬＤ２は、それぞれ入力される画像信号を
１走査画素分遅らせて出力する。ＤフリップフロップＤ
１〜Ｄ６は、走査が１画素進む毎に入力されるクロック
パルスＣＫに同期して、入力される画像信号を出力に保
持する。すなわち、ＤフリップフロップＤ１〜Ｄ６は、
それぞれ入力される画像信号を主走査方向ＭＳに１画素
分遅らせて出力する。従って、これらのラインディレー
ＬＤ１、ＬＤ２及びＤフリップフロップＤ１〜Ｄ６は、
互いに隣接する３画素×３画素の領域に検査対象画像信
号を２次元的に展開する。

【００２３】展開された９画素分の検査対象画像信号
は、すべて論理積演算回路ＡＮＤ１へ入力される。論理
積演算回路ＡＮＤ１は、それらの入力がすべて値”１”
であるときに限って値”１”を出力する。従って、検査
対象画像信号が値”１”である領域、すなわち検査対象
画像パターンにおいて配線パターンの存在する領域に上
記の９画素が包含されるときに限って、論理積演算回路
ＡＮＤ１は値”１”を出力し、そうでないときは値”
０”を出力する。すなわち、論理積演算回路ＡＮＤ１の
出力は、検査対象画像信号に３画素×３画素のサイズの
ブロック認識ウィンドウＩＷを作用させたときの認識画
素ＳＰにおけるマップの値に相当する。ここで認識画素
ＳＰはブロック認識ウィンドウＩＷの中心に位置するよ
うに、後述の位相同期部３１が調整される。

【００２４】論理積演算回路ＡＮＤ１の出力は位相同期
部２２へ送られる。位相同期部２２では、縦続接続され
たラインディレーＬＤ３、ＬＤ４、及びＤフリップフロ
ップＤ７、Ｄ８により、論理積演算回路ＡＮＤ１からの
画像信号を主走査方向ＭＳ及び副走査方向ＳＳの双方に
２画素分遅らせて比較検査部３０へ出力する。

【００２５】なお、図１における全てのＤフリップフロ
ップは、図６に示すＤフリップフロップＤ１〜Ｄ６にお
けるクロックパルスＣＫを共通に入力しており、このク
ロックパルスＣＫに同期して動作するが、簡略化のため
に図示を略している。

【００２６】＜比較検査部３０＞ブロック認識部２１へ
検査対象画像信号が画素毎に順次入力されるのに同期し
て、画像メモリ１３からは基準画像信号が、上記の画素
と同一位置の画素毎に読み出され、位相同期部３１へ入
力される。図７は位相同期部３１の内部構成を示すブロ
ック図である。位相同期部３１は、互いに縦続するライ
ンディレーＬＤ５とＤフリップフロップＤ９とを備えて
おり、入力される基準画像信号を主走査方向ＭＳ及び副
走査方向ＳＳの双方に１画素分遅らせて出力する。この
ことにより、前述のようにブロック認識部２１の出力
は、３画素×３画素のブロック認識ウィンドウＩＷの中
心画素に認識画素ＳＰを設定したときのマップの値に対
応する。

【００２７】位相同期部３１から出力される基準画像信
号の値は、インバータＩＮＶ１により反転されマスク信
号となる。マスク信号はラインディレーＬＤ６〜ＬＤ９
により副走査方向ＳＳに順に最大４画素分まで遅れて出
力され、互いに同一構造を有する各判定ブロック３２〜
３６の中に備えられるＤフリップフロップＤ３２ａ〜Ｄ
３６ａ、Ｄ３２ｂ〜Ｄ３６ｂ、・・・、Ｄ３２ｅ〜Ｄ３
６ｅ（図示を一部略する）により、主走査方向ＭＳ方向
にそれぞれ最大４画素分まで遅れて出力される。すなわ
ち、これらのラインディレーＬＤ６〜ＬＤ９およびＤフ
リップフロップＤ３２ａ〜Ｄ３６ｅにより、マスク信号
は互いに隣接する５画素×５画素の領域に２次元的に展
開される。マップ作成部２０から出力されるマップ信号
の位置は、５画素×５画素の中心に位置する画素に対応
する。すなわち、これらの２５個のマスク信号は、マッ
プ信号に対応する画素を中心として主走査方向ＭＳ及び
副走査方向ＳＳの双方に、−２画素〜＋２画素分位置ず
れした画素におけるマスク信号に相当している。

【００２８】＜判定セル３２ａ〜３６ｅ＞２５個の判定
セル３２ａ〜３６ｅ（図示を一部略する）は、これらの
２５画素分のマスク信号の各１とマップ作成部２０から
送られるマップ信号とを互いに比較する。図８は判定セ
ル３２ａの内部構成を示すブロック図である。他のすべ
ての判定セル３２ｂ〜３６ｅも同様の構成を有してい
る。論理積演算回路ＡＮＤ３２ａはマップ作成部２０か
らのマップ信号とインバータＩＮＶ１からのマスク信号
との双方が値”１”であるときに限って、値”１”を出
力し、そうでないときは値”０”を出力する。すなわ
ち、論理積演算回路ＡＮＤ３２ａは、マップ信号がマス
ク信号でマスクされないときに値”１”を出力する。論
理積演算回路ＡＮＤ３２ａの出力は、論理積演算回路Ａ
ＮＤｐ〜ＡＮＤｓへ入力される。

【００２９】論理積演算回路ＡＮＤｐ〜ＡＮＤｓには、
制御信号ＥＸ１〜ＥＸ４がそれぞれ入力されている。制
御信号ＥＸ１〜ＥＸ４の中で値”１”を有するのは常に
１つだけであり、主走査方向ＭＳに沿った走査に伴って
一定区間毎に、制御信号ＥＸ１〜ＥＸ４が順次交替して
値”１”を有する。論理積演算回路ＡＮＤｐ〜ＡＮＤｓ
の中で、制御信号ＥＸ１〜ＥＸ４から値”１”を入力さ
れた１つだけが論理積演算回路ＡＮＤ３２ａの出力信号
を、保持回路Ｅ１〜Ｅ４の１つへ入力し、それ以外は
値”０”を入力する。保持回路Ｅ１は、論理和回路ＯＲ
ｐ、及びＤフリップフロップＤｐの組合せであり、所定
のクリア信号ＣＬが一旦入力されると、まず値”０”を
出力し続け、論理積演算回路ＡＮＤｐから値”１”が一
旦入力されると、その後は再度所定のクリア信号ＣＬが
入力されるまで、値”１”を出力し続ける。他の保持回
路Ｅ２〜Ｅ４も同様である。

【００３０】図９は判定セル３２ａの動作の原理を示す
説明図である。ＣＣＤカメラ１１で走査し得る領域４が
４×４の区画（評価区画ＣＲ11〜ＣＲ44）に分割されて
いる。主走査方向ＭＳに走査が進行するに伴って、走査
位置が例えば評価区画ＣＲ11〜ＣＲ14を順に通過する。
制御信号ＥＸ１〜ＥＸ４は、これに応答して順に値”
１”を受渡す。例えば走査位置が評価区画ＣＲ12にある
間は、制御信号ＥＸ２が値”１”を保持する。これによ
り、評価区画ＣＲ11〜ＣＲ14の走査がすべて終了した時
点、すなわち図９における画素Ｑの走査が終了した時点
では、例えば保持回路Ｅ１の出力は、インバータＩＮＶ
１からのマスク信号でマスクされないマップ信号の画素
が、評価区画ＣＲ11の中に１つ以上存在するか否かを表
現する。存在すれば保持回路Ｅ１は値”１”を出力し、
存在しなければ値”０”を出力する。

【００３１】評価区画ＣＲ11〜ＣＲ14の走査が終了した
後、つづく評価区画ＣＲ21〜ＣＲ24の走査に移行する前
に、データセレクタＤＳ３２ａに選択信号ＳＥＬ１、Ｓ
ＥＬ２を適宜送信することにより、保持回路Ｅ１〜Ｅ４
の出力を順に選択して、論理積演算回路ＡＮＤ３２（図
１）へ伝達する。その後、所定のクリア信号ＣＬが送信
され、保持回路Ｅ１〜Ｅ４の出力はすべて値”０”にリ
セットされた後、つづく評価区画ＣＲ21〜ＣＲ24の走査
に移行する。以下、これらの動作を反復する。他の判定
セル３２ｂ〜３６ｅにおいても、制御信号ＥＸ１〜ＥＸ
４、クロックパルスＣＫ、クリア信号ＣＬ、及び選択信
号ＳＥＬ１、ＳＥＬ２は共通に入力されており、これら
の判定セル３２ｂ〜３６ｅは判定セル３２ａと同様の動
作を同時に行う。

【００３２】＜欠陥の有無の判定＞図１において、論理
積演算回路ＡＮＤ３２は、判定セル３２ａ〜３２ｅから
の出力の論理積を演算し、論理積演算回路ＡＮＤ３７へ
入力する。論理積演算回路ＡＮＤ３７には、同様に他の
判定ブロック３３〜３６からの出力も同様に入力され
る。すなわち、論理積演算回路ＡＮＤ３７は、２５個の
判定セル３２ａ〜３６ｅのすべての出力が値”１”であ
るときに限って値”１”を出力し、それ以外は値”０”
を出力する。すなわち、選択信号ＳＥＬ１、ＳＥＬ２に
よって１６個の評価区画ＣＲ11〜ＣＲ44の中の１つを選
択したときに、その評価区画の中に２５通りに位置ずれ
したマスク信号のいずれによってもマスクされないマッ
プ上の画素が存在するときに限って、論理積演算回路Ａ
ＮＤ３７は値”１”を出力する。従って、論理積演算回
路ＡＮＤ３７の出力信号は、選択された評価区画におい
て検査対象画像パターン１に欠陥が存在するか又は否か
に関する前述の原理に基づいた判定結果を、それぞれ
値”１”又は”０”によって表現する。

【００３３】この装置では、ブロック認識部２１におい
て検査対象画像信号にブロック認識ウィンドウＩＷを作
用させて一旦マップを作成するために、検査対象画像信
号と複数の位置ずれした基準画像信号毎の比較の段階で
オペレータを作用させる必要がない。このためこの装置
では、従来装置において位置ずれした基準画像信号の数
だけ用意しなければならなかったオペレータを作用させ
るための回路部分が、ブロック認識部２１の１箇所に略
縮約された構造になるので、従来装置に比べて著しく回
路構成が簡略化されている。

【００３４】［３．その他の変形例］ （１）上記実施例の装置は突起状欠陥ＤＰ、及び残銅欠
陥ＲＰを検出するように構成されている。前述の原理に
基づいて、例えばインバータＩＮＶ１を位相同期部３１
の出力を処理する代わりに、位相同期部２２の出力を処
理すべく設置することにより、欠け状欠陥ＤＤ及びピン
ホール欠陥を検出する装置が実現する。これらの双方の
機能をスイッチにより切り換えるように構成してもよ
い。また、これらの双方の検査を同時に並行して行うよ
う、双方の機能を実現する回路を適宜並列に設置しても
よい。この場合には一層効率のよい検査を実現し得る。 （２）上記実施例の装置では、欠陥検査ウィンドウＩＷ
のサイズが３画素×３画素、マスク信号は５×５通りで
あったが、マップ作成部２０、及び比較検査部３０にお
けるラインディレー、Ｄフリップフロップなどの回路素
子の数を適宜選択することにより、これらを任意に設定
することが可能である。 （３）上記実施例では、プリント基板の配線パターンの
検査装置を例として取り上げたが、この発明は２値化さ
れた画像パターンにより欠陥の判定を行う装置一般に実
施が可能である。

【００３５】

【発明の効果】この発明における装置では、ブロック認
識ウィンドウに相当する大きさないしそれ以上の大きさ
を有する検査対象画像パターン上の欠陥を、欠陥の種類
によらずにすべて検出し得る効果がある。しかもブロッ
ク認識ウィンドウのサイズは、１画素ずつ任意に選択し
得る。この発明における装置では更に、検査対象画像パ
ターンにブロック認識ウィンドウを作用させることによ
り、従来の技術におけるように参照区画毎にオペレータ
を作用させる必要がないので、より簡素に装置を構成し
得る効果がある。

【図面の簡単な説明】

【図１】この発明の実施例における画像パターンの検査
装置の全体構成を示すブロック図である。

【図２】この発明の実施例における検査対象画像パター
ンとそのマップを示す模式図である。

【図３】この発明の実施例においてマップをマスクする
様子を説明する模式図である。

【図４】この発明の実施例においてマップをマスクする
様子を説明するもう一つの模式図である。

【図５】この発明の実施例においてマップをマスクする
様子を説明する更にもう一つの模式図である。

【図６】ブロック認識部の内部構成を示すブロック図で
ある。

【図７】位相同期部３１の内部構成を示すブロック図で
ある。

【図８】判定セル３２ａの内部構成を示すブロック図で
ある。

【図９】判定セルの動作の原理を示す説明図である。

【図１０】従来の技術の動作原理を説明する模式図であ
る。

【図１１】検査対象画像パターンの一例を示す模式図で
ある。

【図１２】検査対象画像パターンと対応する１つの参照
基準画像パターンとを重ね合わせて得られる差分画像パ
ターンを示す模式図である。

【図１３】もう１つの検査対象画像パターンと対応する
１つの参照基準画像パターンとを重ね合わせて得られる
差分画像パターンを示す模式図である。

【符号の説明】

１ 検査対象画像パターン ２ 参照基準画像パターン ３ マップ １０ 画像信号入力部（画像信号入力手段） ２０ マップ作成部（マップ作成手段） ３０ 比較検査部（比較検査手段） ＩＷ ブロック認識査ウィンドウ ＳＰ 認識画素 ＣＲ 評価区画 ＳＲ 拡張区画 Ｍij 参照区画

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｔ 7/00 Ｇ０６Ｆ 15/64 Ｊ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 検査対象画像パターン及び基準画像パタ
   ーンを、所定のサイズの領域に分割した評価区画毎に相
   互に比較して、欠陥の検出を行う画像パターンの検査装
   置であって、（ａ）２値化され、前記検査対象画像パタ
   ーン及び前記基準画像パターンをそれぞれ表現する検査
   対象画像信号及び基準画像信号を得る画像信号入力手段
   と、（ｂ）所定の形状を有し互いに連結する画素の集合
   であるブロック認識ウィンドウと、当該ブロック認識ウ
   ィンドウの中の所定の位置を占める画素である認識画素
   とを設定し、前記検査対象画像信号が所定の値を有する
   画素の領域に包含される前記ブロック認識ウィンドウに
   対応する前記認識画素の集合を表現する画像信号である
   マップを得るマップ作成手段と、（ｃ）前記評価区画を
   中心として所定の画素数だけその周辺を拡げた拡張区画
   を得て、前記拡張区画の中で、前記評価区画を位置ずれ
   させて複数の参照区画を設定し、前記基準画像信号か
   ら、前記評価区画及び前記参照区画に対応する部分をそ
   れぞれ抽出して複数の参照基準画像信号を得て、これら
   の参照基準画像信号の全てに対して、前記マップにおけ
   る前記認識画素の集合の中に、当該参照基準画像信号が
   前記所定の値を有する領域に包含されない画素が存在す
   るときに、当該評価区画において欠陥があると判定し、
   以上の判定を各評価区画毎に実行する比較検査手段と、
   を備える画像パターンの検査装置。