JP2642148B2

JP2642148B2 - 電子制御ユニットの故障モード効果解析シミュレーション方法

Info

Publication number: JP2642148B2
Application number: JP63166238A
Authority: JP
Inventors: 誠川合; 和雄平井; 敏明有吉
Original assignee: Honda Motor Co Ltd
Current assignee: Honda Motor Co Ltd
Priority date: 1988-07-04
Filing date: 1988-07-04
Publication date: 1997-08-20
Anticipated expiration: 2012-08-20
Also published as: JPH0216471A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は解析回路のFMEAシミュレーション方法に関す
るものである。

［従来の技術］ FMEAシミュレーションは故障モード効果解析（Fail
Mode Effect Analisys）を模擬試験するもので、例え
ば自動車用の電子制御ユニット（ECU;Electronics Con
trol Unit）の自動解析に用いられる。近年、ECUの信
頼性向上に対する要求の高まりに伴って、回路の動作解
析を自動化し、欠陥のない高精度なFMEA結果をECUの開
発当初（回路設計時）から提供する必要が生じてきてい
る。

［発明が解決しようとする課題］ところが、従来はこのFMEAシミュレーションは主とし
て設計者の手作業によって行っている。このため、ECU
を構成する回路が複雑化すればする程、この解析のため
の労力が大きくなっていた。従って、ECUの設計開発の
流れの中で何度もFMEAシミュレーションを実行すること
が難しく、通常は回路構成が決定される直前（量産直
前）にFMEAシミュレーションを実施し、生じた問題に対
して緊急の対策を行っていた。

そこで本発明は、このようなFMEAシミュレーションを
コンピュータを用いて自動化することにより、労力軽減
と短時間の解析を行えるようにしたFMEAシミュレーショ
ン方法を提供することを目的とする。

［課題を解決するための手段］本発明は、自動車の電子制御ユニットの電子回路つい
て故障モード効果解析シミュレーションを行う方法にお
いて、あらかじめメモリに記憶されている回路図から解
析回路を切り出し、切り出された解析回路の入力ノード
および出力ノードに入力条件および出力条件が与えられ
ることに応じて、前記解析回路ごとにあらかじめ設定さ
れた故障モードを該解析回路に適用して該解析回路の故
障モード効果解析を実行し、その結果に対して与えられ
る、当該解析回路の前記故障モードが自動車に及ぼす障
害の程度を示す故障ランクに従い、故障ランクごとの故
障率データを出力する。

［作用］本発明の構成によれば、回路の切り出し、入出力条件
の設定、故障モードの設定等がマンマシンインタフェー
スを介して設計者により、あるいは所定の手順で自動的
になされ、これにもとづいてあらかじめ設定された手順
でFMEAシミュレーションが実行される。FMEAシミュレー
ションの結果に対して与えられる、等該解析回路の故障
モードが自動的に及ぼす障害の程度を示す故障ランクに
従い、故障ランクごとの故障率データを得ることができ
る。

［実施例］以下、添付図面の第１図ないし第14図にもとづいて、
本発明の実施例を説明する。なお、図面の説明において
同一要素には同一符号を付し、重複する説明を省略す
る。

第１図は本発明の解析回路のFMEAシミュレーション方
法を適用したシステムの全体的な概念図であり、左側は
オペレーションフローを示し、右側はワークフローを示
している。まず、いくつかの回路図がマンマシンインタ
フェースを用いて回路図エディタ11により入力され、フ
ァイル12として保存される（ステップ001）。この回路
図にはこのように新規入力されるものと、ファイル12に
既存のものとがある。次に、FMEA故障モードが作成さ
れ、ファイル13に保存される（ステップ002）。このFME
A故障モードは、例えばダイオードについてはアノード
とカソードの短縮（ショート）、開放（オープン）であ
り、トランジスタについてはベース・エミッタ短絡（シ
ョート）などである。このFMEA故障モードの作成につい
ても、回路を構成する部品ごとにマンマシンインタフェ
ースを介して行ってもよいが、自動的に行うようにして
もよいことは言うまでもない。

次に、回路図の切り出しが後述する如く回路図エディ
タ14でなされ、ファイル15に回路図（解析回路図）１〜
ｎとして格納される（ステップ003）。そして回路図エ
ディタを用いて入出力条件の設定がなされる（ステップ
004）が、これについても後述する。次に、故障モード
シミュレーションが実行され（ステップ005）、特にア
ナログシミュレーションのときには実行時間監視がされ
る（ステップ006）。これはアナログシミュレーション
では回路動作が発振状態になることがあり、このように
なると処理時間が著しく長くなってしまうからである。
そこで、実行時間を監視することで発振したか否かを判
断し、発振しているときは強制的に次のステップに進む
ようにする。

次に、ステップ007で解析データを例えばプロッタに
より出力する（後述）。そして、故障ランクをマンマシ
ンインタフェースで入力する（ステップ008）。この故
障ランクには、例えば次のＡ〜Ｄの４つを用いる。すな
わち、故障ランクＡは致命的な故障（自動車用ECUでは
人命に係わるもの）であり、故障ランクＤはほとんど実
害のない故障であり、故障ランクB,Cはこれらの中間の
ものである。そして、この故障ランクは解析回路を構成
する回路部品のFMEA故障モードごとに設定される。次
に、故障率の算出（ステップ009）とFMEAデータの出力
（ステップ010）がなされ、更に故障率表が出力される
（ステップ010）が、これらについても後述する。

次に、第２図および第３図を参照して、本発明方法が
適用されるシステムの構成を説明する。

第２図はFMEAシミュレーション用のハードウェア構成
を示している。全体の制御を司るCPU21にはマンマシン
インタフェースとしてのCRT22およびキーボード23と、
磁気ディスク装置24と、プリンタ25およびプロッタ26の
プリント装置と、出力データを蓄える磁気テープ装置27
が接続されている。CRT22はモニタ表示等を行うための
ものであり、キーボード23は入出力条件の設定等を設定
者が行うためのものである。また、磁気ディスク装置24
は解析回路などを格納しておくものであり、プリンタ2
5、プロッタ26および磁気テープ装置27はFMEAシミュレ
ーションの結果などを出力するためのものである。第２
図のハードウェアに適用されるソフトウェアは、第３図
のように構成される。ここで、実行条件入力はFMEA故障
モードや入出力条件の設定、入力などに対応している。

次に、第４図ないし第７図を参照して、本発明の実施
例に係わる解析回路の切り出し処理を詳細に説明する。

第４図はその詳細なフローチャートであり、第５図は
第４図の処理を実行するためのハードウェアを示す図で
あり、第６図は既存ファイル（OLD）と新規入力ファイ
ル（NEW）から解析ブロックを形成する方法を説明する
図であり、第７図は解析回路の切り出し例を示す図であ
る。

まず、第５図によりハードウェア構成を説明すると、
このシステムでは処理の中心としてCPU31が設けられ、
これにCRT32とキーボード33が接続される。このCRTとキ
ーボード33でマンマシンインタフェースが構成され、CR
T32は解析回路のモニタ表示等に用いられ、キーボード3
3は解析回路ブロック指定や解析回路の変更等に用いら
れる。メモリ34は処理中の解析回路等を一時的に格納す
るもので、高速の読み出しおよび書き込みが可能になっ
ている。磁気ディスク記憶装置からなるディスク35〜36
のうち、ディスク35は既存の回路図を記憶しておくもの
（OLDディスク35）であり、ディスク36は新規に入力さ
れた回路図を記憶しておくもの（NEWディスク36）であ
り、ディスク37は本発明の処理により新たに形成された
FMEAシミュレーションのための回路を記憶しておくもの
（FMEAディスク37）である。

次に、第６図により解析回路ブロックの形成を説明す
る。

まず、第５図のOLDディスク35には第６図のように既
存ファイル（OLD）が記憶されており、この既存ファイ
ル（OLD）は回路ブロックＩ、解析回路を有する回路ブ
ロックIIおよび解析回路Ａを有する回路ブロックIIIを
含んでいるものとする。また、第５図のNEWディスク36
には第６図のように新規入力ファイル（NEW）が存在し
ており、この新規入力ファイル（NEW）は解析回路Ｃを
有する回路ブロックIVと解析回路Ｄおよび解析回路Ｅを
有する回路ブロックＶを含んでいるものとする。

この様なファイルを用いて、最終的に第５図のFMEAデ
ィスク37に格納されるFMEAシミュレーション用ファイル
VI（FMEA）が形成されるのであるが、この回路ブロック
VIは第６図のような解析回路No.1〜５の回路が含まれて
いる。ここにおいてNo.1の回路は解析回路Ａに回路ａを
付加したもの（回路Ａ＋ａ）であり、No.2の回路は解析
回路Ｂに変形を加えたもの（回路Ｂ′）であり、No.3の
回路は解析回路Ｃから回路ｃを削除したもの（回路Ｃ−
ｃ）であり、No.4およびNo.5の回路はそれぞれ解析回路
D,Eと同一の回路（回路D,E）であるとする。

次に、第４図を参照して本発明の処理手順を説明す
る。

まず、ステップ101において回路No.1の解析回路Ａを
含む回路ブロックIIIを指定する。この指定はキーボー
ド33を介して行う。次に、解析回路No.1を自動的にメモ
リにセットし（ステップ102）、ステップ103で自動切り
出しと判断されたときには自動切り出しをあらかじめ設
定された手順で実行し、自動切り出しの時はキーボード
33を介して入出力ノードを指定する（ステップ105）。
これを第７図により説明すると、まず既存ファイル（OL
D）中の解析回路Ａが実線のようになっているときに、
入出力ノードとして第７図中のN1〜N4を指定する，。こ
れにより、実線で示す解析回路Ａが切り出される。そし
て、ステップ106で追加、変更、削除が有りとされたと
きのみ、回路の追加、変更、削除を実行する（ステップ
107）。第７図の場合には、実線で示す解析回路Ａに点
線で示す回路ａを付加するのであるから、これをキーボ
ード33で指示する。その結果は、CRT32によってモニタ
表示される（ステップ108）。

このステップ107,108は追加、変更等が完了するまで
繰り返され（ステップ109）、終了したら解析回路No.の
更新（ステップ111）と次の回路ブロックの指定がされ
る（ステップ111）。この場合には、回路No.2としての
解析回路Ｂを含む回路ブロックIIが指定される。

解析回路Ｂに関しては回路定数の変更のみであり、こ
れはステップ107で実行される。そして、次に回路No.3
としての解析回路Ｃを含む回路ブロックIVがが指定さ
れ、回路Ｃから回路ｃの削除がステップ107で実行され
る。回路No.4,5についても順次に実行されるが、これら
解析回路D,Eはもとのままで良く、従ってそのまま切り
出される。以上の処理により切り出された回路No.1〜５
のものは、順次に第５図のメモリ34に収納されており、
全ての処理が終了した時点でメモリ34からFMEAディスク
37（第２のメモリ）に転送される。

次に、本発明の実施例の係る入力条件の設定方法を、
第８図ないし第10図により詳細に説明する。

第８図はその処理のフローチャートであり、第９図は
対象となる解析回路ブロックの一例の回路図であり、第
10図は入力波形の一例の波形図である。まず、入力ノー
ドNo.として“1"が自動的にセットされ（ステップ20
1）、入力条件メニューが表示される（ステップ202）。
次に、入力ノードが具体的に設定される訳であるが（ス
テップ203）、この設定はマンマシンインタフェースを
介して例えば第９図のノードN1〜N4を順次に指示するこ
とにより行われる。

このステップ203が終了すると、ステップ204で任意関
数であるが否かが判定される。ここで、任意関数とは規
則的に設定することが可能であることを意味し、任意関
数であるときにはステップ205で任意関数波形が入力さ
れる。すなわち、時間t_iを変数とする関数ｆ（t_i）があ
らかじめメモリ等に用意されており、これが自動入力さ
れる。なお、シンクロスコープ等でモニタ表示しながら
生成した関数を直接に入力するように、インタフェース
を構成してもよいことは言うまでもない。そして、ステ
ップ205が終了したら入力条件設定のためのモニタ表示
が更新され、（ステップ206）、次の入力ノードの設定
動作に移る。

一方、ステップ204で任意関数でないとされたとき
は、ステップ20で“ON"のデューティ、すなわち１周期
の中で信号がオンである期間が、周期の1/2であるか否
かが判定される。この比率をデューティ比という。デュ
ーティ比＝1/2であるときとは、電子制御ユニットの実
際の動作時にこの解析回路に入力される信号の波形がた
とえば第10図（ａ），（ｂ）のようになっている場合で
あり、デューティ比が1/2でないとは、入力信号の波形
がたとえば第10図（ｃ）のようになっている場合であ
る。デューティ比＝1/2のときには、入力信号の波形を
規定するために改めてデューティ比を設定する必要がな
いので、デューティが1/2でないときのみ、電子制御ユ
ニットの実際の使用時にこの解析回路に印可される入力
信号の波形に対応するデューティ比をステップ208にお
いてマンマシンインタフェースで設定する。その後、ス
テップ209で周波数、バイアス、波高値などを設定す
る。

これを第９図の入力ノードN1〜N4について具体的に説
明すると、まず入力ノードN1についてはDC正電源（＋V
_cc）であるため、ステップ209でバイアス＝＋V_ccのみが
設定される。入力ノードN2について仮に第10図（ｃ）の
波形であるとすると、ステップ208で例えば2/7のデュー
ティ比が設定され、かつステップ209で周波数、バイア
ス、波高値が設定される。入力ノードN3については仮に
第10図（ｂ）の波形であるとすると、ステップ209で周
波数、波高値のほか、波形の形状に対応した条件が適宜
に設定される。さらに、入力ノードN4についてはアース
（０ボルト）であるため、ステップ209でバイアス＝０
のみが設定される。

以上のようなステップ204〜209の処理は、ステップ21
0の判定に基づき当該入力ノードについての設定が完了
するまで繰り返される。そして、１つの入力ノードに対
する入力条件の設定が完了したらステップ211で入力ノ
ードNo.が更新され、再びステップ202に戻ることによ
り、入力ノードごとの設定が繰り返される。そして、全
ての入力ノードについての設定が終了したとステップ21
2で判定されたら、実施例に係わる入力条件設定の処理
を終了する次に、第11図を参照して実施例に係る出力条件の設定
方法を説明する。

まず、入力ノードNo.として“1"を自動的にセットし
（ステップ301）、マンマシンインタフェースを用いて
出力ノードを具体的に設定する（ステップ302）。出力
ノードの設定は解析回路中の節点（ノード）に対して行
われる。そして、出力モードのメニューがマンマシンイ
ンタフェースのCRT等でモニタ表示される（ステップ30
3）。

次に、設定された出力ノードにおける信号の出力形式
が、電子制御ユニットの実際の使用時において、ディジ
タル形式であるかアナログ形式であるかに応じて、ディ
ジタル形式のときにはディジタル出力モードが設定され
る（ステップ305）。アナログ形式であるときには電圧
出力形式であるか否かに応じて、電圧出力の時には電圧
出力モードが設定される（ステップ307）。さらに、電
圧出力形式でないときには電流出力形式であるか否かが
判別され（ステップ308）、電流出力であるときは電流
出力モードが設定され（ステップ309）、それ以外の場
合には周波数出力モードが設定される（ステップ31
0）。

以上の出力モードの設定が終了すると、設定された出
力条件がマンマシンインタフェースのCRT等でモニタ表
示され、設計者により出力条件が設定できたか否かが確
認され、完了するまで上記の動作が繰り返される（ステ
ップ312）。そして、１つの出力ノードについての設定
が終了したら出力ノードNo.が自動的に更新され（ステ
ップ313）、ステップ102における次の出力ノードの設定
に戻る。全ての出力ノードについて設定が終了したとき
は（ステップ314）、本実施例に係る出力条件設定の処
理を終了する。

次に、第12図のフローチャートを参照してシミュレー
ションモードの選定を説明する。

これは、FMEAシミュレーションすべきモードを選定す
るためのもので、次のような手順に従う。まず、解析回
路No.として“1"をセットし（ステップ401）、CRTでモ
ニタシミュレーションモードが表示される（ステップ40
2）。次にステップ403でアナログ形式であるとされたと
きは、メニューの選択を行う（ステップ403）。これ
は、DC（直流）モードであるか、ACモードであるか、ト
ランジェントモードであるか、あるいはパワーモードで
あるか等を選択するもので、ACモードのときは周波数解
析も含んでいる。ステップ403でディジタル形式である
とされたときは、ディジタルシミュレーションモードに
セットされる（ステップ405）。そして、このシミュレ
ーションモードがCRT等によってモニタ表示される（ス
テップ406）。

その後、このシミュレーションモード設定がなされる
まで（ステップ407）モードの修正（ステップ408）が繰
り返される。更に、上記のステップ402〜408の処理は全
てのモードについて設定されるまで繰り返され、対象の
解析回路No.1について設定が終了すると（ステップ41
0）、ステップ411において解析回路No.が更新され、ス
テップ402に戻ることになる。

次に、これまで設定した各種の条件は、具体的なFMEA
シミュレーションの実行前にモニタされる。そして、こ
こで設定条件に不備が発見されたときは、その訂正、変
更などがなされることになる。そして、FMEAシミュレー
ションの本処理が次のように実行される。すなわち、第
13図のように自動的にFMEAシミュレーションが実行され
（ステップ501）、プロット出力が必要な場合（ステッ
プ502）には、例えば第14図のようなフォーマットでプ
ロッタによるプロット出力がされる（ステップ503）。

FMEAシミュレーションの結果として解析データが出力
されたら、FMEAシートにもとづいて故障ランクがマンマ
シンインタフェースを介して故障ランクＡ〜Ｄが入力さ
れる。これは、電子回路を構成する部品のFMEA故障モー
ドごとに設定される。この故障ランクが入力されると、
故障率の計算が各部品のFMEA故障モードごとになされ
る。ここで、故障データは部品故障率ファイルから引用
し、故障ランク数はFMEAシートに入力されている数を集
計したものを用いる。そして、例えばＡランク故障率に
ついては、［Ａランク故障率］＝［部品ｎの故障率（Fit＝10^-6/1000hr）］ ×［Ａランク故障率］÷［部品ｎの総故障モード数］で求められる。

以上の処理の結果、回路のFMEAシミュレーション解析
の結果として、解析データシートとFMEAデータシートと
故障率計算表が得られ、プリンタ等で出力されることに
なる。

［発明の効果］本発明によると、FMEAシミュレーションの結果に対し
て与えられる、当該解析回路の故障モードが自動車に及
ぼす障害の程度を示す故障ランクに応じて、故障ランク
ごとの故障率データを得ることができるので、回路を回
路単独の性能としてではなく、自動車全体の立場で評価
することができる。

【図面の簡単な説明】

第１図は、本発明の解析回路のFMEAシミュレーション方
法のシステムの全体構造を示す概念図、第２図は、FMEA
シミュレーション用のハードウェアの構成図、第３図
は、FMEAシミュレーション用のソフトウェアの構成図、
第４図は、実施例に係る解析回路の切り出しを示すフロ
ーチャート、第５図は、実施例に係る解析回路の切り出
しを実行するハードウェアの構成図、第６図は、解析回
路の切り出しの作用を説明する図、第７図は、解析回路
の切り出し例を示す回路図、第８図は、実施例に係る入
力条件設定方法を示すフローチャート、第９図は、実施
例に係る入力条件設定の対象の回路例を示す図、第10図
は、入力条件設定における入力波形の例を示す図、第11
図は、実施例に係る出力条件設定のフローチャート、第
12図は、実施例に係るFMEAシミュレーションモードの選
定を示すフローチャート、第13図は、FMEA故障モードシ
ミュレーションの実行を示すフローチャート、第14図
は、プロッタによる波形出力のフォーマットを示す図で
ある。

Claims

(57)【特許請求の範囲】

【請求項１】自動車の電子制御ユニットの電子回路につ
いて故障モード効果解析シミュレーションを行う方法で
あって、あらかじめメモリに記憶されている回路図から解析回路
を切り出し、切り出された解析回路の入力ノードおよび出力ノードに
入力条件および出力条件が与えられることに応じて、前
記解析回路ごとにあらかじめ設定された故障モードを該
解析回路に適用して該解析回路の故障モード効果解析を
実行し、その結果に対して与えられる、当該解析回路の前記故障
モードが前記自動車に及ぼす障害の程度を示す故障ラン
クに従い、故障ランクごとの故障率データを出力するよ
うにした電子制御ユニットの故障モード効果解析シミュ
レーション方法。