JPH0216468A - 故障モード効果解析シミュレーション方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＦＭＥＡシュミレーションにおける解析回路の
切り出し方法に関するものである。

［従来の技術〕 ＦＭＥＡシュミレーションは故障モード効果解析（Ｆａ
ｉｌ　Ｍｏｄｅ　ＥｒｒｅｃＬ　Ａｎａｌｉｓｙｓ　）
を模擬試験するもので、例えば自動車用の電子制御ユニ
ット（ＥＣＵ；Ｅｌｅｃｔｒｏｎｉｃｓ　Ｃｏｎｔｒｏ
ｌ　Ｕｎｉｔ）の自動解析に用いられる。このＦＭＥＡ
シュミレーションを実行するためには、シュミレーショ
ンの対象となる解析回路ブロックを形成する必要がある
。この解析回路ブロックを形成する手法としては、最初
から新たな回路としてコンピュータ等で人間が設計して
いく場合と、既存あるいは新規入力された回路ブロック
から解析回路を切り出し、これらを組み合わせてコンピ
ュータで１つの解析回路ブロックを設計していく場合が
ある。

〔発明が解決しようとする課題〕

ところが、前者の手法ではＦＭＥＡシュミレーションの
たびに最初から回路を形成しなければならず、多大な労
力を要する。これに対し、後者の手法では既存の回路を
利用できるので、労力を削減できる。しかし、このよう
な手法として有効なものは、未だ見出されていない。こ
のため、効率よ＜　ＦＭＥＡシュミレーションを実行す
る上での障害となっていた。

そこで本発明は、ＦＭＥＡシュミレーションに供する解
析回路ブロックを、既存あるいは新規入力された回路ブ
ロックから切り出した解析回路で形成するに際し、その
効率を著しく向上することのできる切り出し方法を提供
することを目的とする。

〔課題を解決するための手段〕 本発明は、電子回路の回路構成部品ごとに故障モードを
設定し、電子回路を自動解析するＦＭＥＡシュミレーシ
ョンにおける解析回路の切り出し方法において、少なく
とも１つの解析回路をそれぞれ含む複数の回路ブロック
を記憶する第１のステップと、切り出すべき解析回路を
含む回路ブロックを読み出し、入出力ノードを設定する
ことで当該解析回路を切り出す第２のステップと、切り
出された解析回路の回路変更、追加、削除があるときは
これを実行する第３のステップと、解析回路の切り出し
が全て終了するまで第２および第３のステップを繰り返
し、切り出が終了したときにＦＭＥＡシュミレーション
を実行すべき電子回路を出力する第４のステップとを備
えることを特徴とする。

〔作用〕

本発明によれば、解析回路ブロックを構成する解、折回
路は、既存あるいは新規入力された回路ブロックから順
次に切り出され、その過程で回路の追加、変更、削除も
実行される。従って、コンピュータとマンマシンインタ
フェースを利用したＦＭＥＡシュミレーションの対象回
路の形成が可能になる。

〔実施例〕

以下、添付図面の第１図ないし第５図にもとづいて、本
発明の詳細な説明する。なお、図面の説明において同一
要素には同一符号を付し、重複する説明を省略する。

第１図は本発明の実施例のフローチャートであり、第２
図はＦＭＥＡシュミレーションの全体的な処理を示すフ
ローチャートである。第２図により全体処理を説明する
と、まず切り出す元となる回路図が入力される（ステッ
プ２０１）。この回路図には、最初から入力されている
既存のものと、新規に入力するものとがあり、これらは
磁気ディスク装置等のメモリ（第１のメモリ）に格納さ
れる。次に、ＦＭＥＡ故障モードが入力される（ステッ
プ２０２）。このＦＭＥＡ故障モードについては、例え
ばダイオードではアノードとカソードの短絡（ショート
）および開放（オーブン）であり、バイポーラトランジ
スタではベース拳コレクタ間の短絡などである。次に、
処理対象の回路図の切り出しが実行される（ステップ２
０３）が、これについては後述する。

ステップ２０３が終了すると、入出力条件の設定がなさ
れる（ステップ２０４）。これは、例えば電源端子の電
圧レベルを設定したり、出力端子の出力モードをパルス
モードに設定したりすることである。以上の前処理が終
了すると、ＦＭＥＡシュミレーションの本処理がされる
（ステップ２０５）、この処理手続はあらかじめプログ
ラムされており、例えば故障率の計算などが実行される
。しかる後、ステップ２０５におけるＦＭＥＡシュミレ
ーションの結果が出力される（ステップ２０６）。この
出力は、リストにプリントすることで行なってもよいが
、ＣＲＴのようなモニタ等で表示するようにしてもよい
。

次に、第１図、第３図ないし第５図を参照して、本発明
の実施例の処理を詳細に説明する。

第１図はその詳細なフローチャートであり、第３図は第
１図の処理を実行するためのハードウェアを示す図であ
り、第４図は既存ファイル（ＯＬ　Ｄ）と新規入力ファ
イル（ＮＥＷ）から解析回路ブロックを形成する方法を
説明する図であり、第５図は解析回路の切り出し例を示
す図である。

まず、第３図によりハードウェア構成を説明すると、こ
のシステムでは処理の中心としてＣＰＵ３１が設けられ
、これにＣＲＴ３２とキーボード３３が接続される。こ
のＣＲＴ３２とキーボード３３でマンマシンインタフェ
ースが構成され、ＣＲＴ３２は解析回路のモニタ表示等
に用いられ、キーボード３３は解析回路ブロックの指定
や解析回路の変更等に用いられる。メモリ３４は処理中
の解析回路等を一時的に格納するもので、高速の読み出
しおよび書き込みが可能になっている。磁気ディスク記
憶装置などからなるディスク３５〜３６のうち、ディス
ク３５は既存の回路図を記憶しておくもの（ＯＬＤディ
スク３５）であり、ディスク３６は新規に入力された回
路図を記憶しておくもの（ＮＥＷディスク３６）であり
、ディスク３６は本発明の処理により新たに形成された
ＦＭＥＡシュミレーションのための回路を記憶しておく
もの（ＦＭＥＡディスク３７）である。

次に、第４図により解析回路ブロックの形成を説明する
。

まず、第３図のＯＬＤディスク３５には第４図のように
既存ファイル（ＯＬ　Ｄ）が記憶されており、この既存
ファイル（ＯＬ　Ｄ）は回路ブロックＩ、解析回路Ｂを
有する回路ブロック■および解析回路Ａを有する回路ブ
ロック■を含んでいるものとする。また、第３図のＮＥ
Ｗディスク３６には第４図のように新規入力ファイル（
ＮＥＷ）が存在しており、この新規入力ファイル（ＮＥ
Ｗ）は解析回路Ｃを有する回路ブロック■と解析回路り
および解析回路Ｅを有する回路ブロックＶを含んでいる
ものとする。

この様なファイルを用いて、最終的に第３図のＦＭＥＡ
ディスク３７に格納されるＦＭＥＡシュミレーション用
ファイル（ＦＭＥＡ）が形成されるのであるが、この回
路ブロックＶは第４図のような解析回路Ｎｏ、１〜５の
回路が含まれている。

ここにおいてＮｏ、１の回路は解析回路Ａに回路ａを付
加したもの（回路Ａ＋ａ）であり、Ｎｏ。

２の回路は解析回路Ｂに変形を加えたもの（回路Ｂ’　
）であり、Ｎｏ、３の回路は解析回路Ｃから回路Ｃを削
除したもの（回路Ｃ−ｃ）であり、Ｎ０２４およびＮｏ
、５の回路はそれぞれ解析回路り、Ｅと同一の回路（回
路り、Ｅ）である。

次に第１図を参照して本発明の処理手順を説明する。

まず、ステップ１０１において回路Ｎｏ、１の解析回路
Ａを含む回路ブロック■を指定する。この指定はキーボ
ード３３を介して行なう。次に、解析回路Ｎｏ、１を自
動的メモリにセットしくステップ１０２）、ステップ１
０３で自動切り出しとされたときは自動切り出しをあら
かじめ設定された手順で実行し、手動切り出しのときは
キーボード３３を介して入出力ノードを指定する（ステ
ップ１０５）。これを第５図により説明すると、まず既
存ファイル（ＯＬＤ）中の解析回路Ａが実線のようにな
っているときに、入出力ノードとして第５図中のＮ１〜
Ｎ４を指定する。これにより、実線で示す解析回路Ａが
切り出される。そして、ステップ１０６で追加、変更、
削除が有りとされたときのみ、回路の追加、変更、削除
を実行する（ステップ１０７）。第５図の場合には、実
線で示す解析回路Ａに点線で示す回路ａを付加するので
あるから、これをキーボード３３で指示する。

その結果は、ＣＲＴ３２によってモニタ表示される（ス
テップ１０８）。

このステップ１０７，１０８は追加、変更等が完了する
まで繰り返され（ステップ１０９）、終了したら解析回
路Ｎｏ、の更新（ステップ１１１）と次の回路ブロック
の指定がされる（ステップ１１１）。この場合には、回
路Ｎｏ、２としての解析回路Ｂを含む回路ブロック■が
指定される。

解析回路Ｂに関しては回路定数の変更のみであり、これ
はステップ１０７で実行される。そして、次に回路Ｎ０
１３としての解析回路Ｃを含む回路ブロック■が指定さ
れ、回路Ｃから回路Ｃの削除がステップ１０７で実行さ
れる。回路Ｎｏ、４゜５についても順次に実行されるが
、これら解析回路り、Ｅはもとのままで良く、従ってそ
のまま切り出される。

以上の処理により切り出された回路Ｎｏ、１〜５のもの
は、順次に第３図のメモリ３４に収納されており、全て
の処理が終了した時点でメモリ３４からＦＭＥＡディス
ク３７（第２のメモリ）に転送される。そして、次の処
理であるＦＭＥＡシュミレーションの本処理に供される
。

〔発明の効果〕

以上、詳細に説明した通り本発明によれば、解析回路ブ
ロックを構成する解析回路は、既存の回路ブロックから
順次に切り出され、その過程で回路の追加、変更、削除
も実行される。従って、コンピュータとマンマシンイン
タフェースを利用したＦＭＥＡシュミレーションの対象
回路の形成が可能になる。このためＦＭＥＡシュミレー
ションに供する解析回路ブロックを、既存の回路ブロッ
クから切り出した解析回路で形成するに際し、その効率
を著しく向上することができる。

【図面の簡単な説明】

第１図は、本発明の回路の切り出し処理を説明するフロ
ーチャート、第２図は、ＦＭＥＡシュミレーションの全
体処理を説明するフローチャート、第３図は、第１図の
処理を実行するハードウェアの構成図、第４図は、回路
の切り出しの作用を説明する図、第５図は、回路の切り
出し例を示す図である。 ３１・・・ＣＰＵ、３２・・・ＣＲＴ、３３・・・キー
ボード、３４・・・メモリ、３５・・・ＯＬＤディスク
、３６・・・ＮＥＷディスク、３７・・・ＦＭＥＡディ
スク、■〜■・・・回路ブロック、Ａ−Ｅ・・・解析回
路、ＯＬＤ、・・既存ファイル、ＮＥＷ・・・新規人力
ファイル、ＦＭＥＡ・・・ＦＭＥＡシュミレーション用
ファイル。 特許出願人　　本田技研工業株式会社 代理人弁理士　　　長谷用　　芳　　樹第２図 実施例を実行するハードウェア 第３図 解析回路の切り出し例 第５図

Claims (1)

1. 【特許請求の範囲】 電子回路の回路構成部品ごとに故障モードを設定し、前
   記電子回路を自動解析するＦＭＥＡシュミレーションに
   おける解析回路の切り出し方法において、 少なくとも１つの解析回路をそれぞれ含む複数の回路ブ
   ロックを第１のメモリに記憶する第１のステップと、 切り出すべき解析回路を含む回路ブロックを前記第１の
   メモリから読み出し、入出力ノードを設定することで当
   該解析回路を切り出す第２のステップと、 切り出された解析回路の回路変更、追加もしくは削除の
   少なくともいずれかがあるときは入力手段からの指示に
   よりこれを実行する第３のステップと、 解析回路の切り出しが全て終了するまで前記第２および
   第３のステップを順次に繰り返し、切り出しが終了した
   ときにＦＭＥＡシュミレーションを実行すべき電子回路
   を第２のメモリに出力する第４のステップとを備えるこ
   とを特徴とするＦＭＥＡシュミレーションにおける解析
   回路の切り出し方法。