JPH0216471A - 電子制御ユニットの故障モード効果解析シミュレーション方法 - Google Patents

電子制御ユニットの故障モード効果解析シミュレーション方法

Info

Publication number
JPH0216471A
JPH0216471A JP63166238A JP16623888A JPH0216471A JP H0216471 A JPH0216471 A JP H0216471A JP 63166238 A JP63166238 A JP 63166238A JP 16623888 A JP16623888 A JP 16623888A JP H0216471 A JPH0216471 A JP H0216471A
Authority
JP
Japan
Prior art keywords
fmea
circuit
analysis
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63166238A
Other languages
English (en)
Other versions
JP2642148B2 (ja
Inventor
Makoto Kawai
誠 川合
Kazuo Hirai
和雄 平井
Toshiaki Ariyoshi
敏明 有吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP63166238A priority Critical patent/JP2642148B2/ja
Publication of JPH0216471A publication Critical patent/JPH0216471A/ja
Application granted granted Critical
Publication of JP2642148B2 publication Critical patent/JP2642148B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は解析回路のFMEAシュミレーション方法に関
するものである。
〔従来の技術〕
FMEAシュミレーションは故障モード効果解析(Fa
ll Mode Eff’ect Analjsys 
)を模擬試験するもので、例えば自動車用の電子制御ユ
ニット(ECU;Electronics Contr
ol Unit)の自動解析に用いられる。近年、EC
Uの信頼性向上に対する要求の高まりに伴なって、回路
の動作解析を自動化し、欠陥のない高精度なFMEA結
果をECUの開発当初(回路設計時)から提供する必要
が生じてきている。
〔発明が解決しようとする課題〕
ところが、従来このFMEAシュミレーションは主とし
て設計者の手作業によって行なっている。
このため、ECUを構成する回路が複雑化すればする程
、この解析のための労力が大きくなっていた。従って、
ECUの設計開発の流れの中で何度もFMEAシュミレ
ーションを実行することが難しく、通常は回路構成が決
定される直前(量産直前)にFMEAシュミレーション
を実施し、生じた問題に対して緊急の対策を行なってい
た。
そこで本発明は、このようなFMEAシュミレーション
をコンピュータを用いて自動化することにより、労力軽
減と短時間の解析を行なえるようにしたFMEAシュミ
レーション方法を提供することを目的とする。
〔課題を解決するための手段〕
本発明に係る解析回路のFMEAシュミレーション方法
は、あらかじめメモリに入力されている回路図から解析
回路を切り出す第1のステップと、切り出された解析回
路の入力ノードおよび出力ノードに人力条件および出力
条件を設定する第2のステップと、前記解析回路の構成
部品ごとにあらかじめ設定された故障モードにもとづき
、所定の手順で前記解析回路のFMEA自動解析を実行
する第3のステップと、別途に入力された故障ランクデ
ータに従い、前記第3のステップの実行結果にもとづい
て、少なくともFMEAデータと故障率表を出力する第
4のステップとを備えることを特徴とする。
〔作用〕
本発明の構成によれば、回路の切り出し、入出力条件の
設定、故障モードの設定等がマンマシンインタフェース
を介して設計者により、あるいは所定の手順で自動的に
なされ、これにもとづいてあらかじめ設定された手順で
FMEAシュミレーションが実行される。従って、短時
間かつ少ない労力の下で、FMEAシュミレーションの
結果であるFMEAデータと故障率表を得ることができ
る。
〔実施例〕
以下、添付図面の第1図ないし第14図にもとづいて、
本発明の詳細な説明する。なお、図面の説明において同
一要素には同一符号を付し、重複する説明を省略する。
第1図は本発明の解析回路のFMEAシュミレーション
方法を適用したシステムの全体的な概念図であり、左側
はオペレーションフローを示し、右側はワークフローを
示している。まず、いくつかの回路図がマンマシンイン
タフェースを用いて回路図エディタ11により入力され
、ファイル12として保存される(ステップ001)。
この回路図にはこのように新規入力されるものと、ファ
イル12に既存のものとがある。次に、FMEA故障モ
ードが作成され、ファイル13に保存される(ステップ
0o2)。このFMEA故障モードは、例えばダイオー
ドについてはアノードとカソードの短絡(ショート)、
開放(オーブン)であり、トランジスタについてはベー
ス・エミッタ短絡(ショート)などである。このFME
A故障モードの作成についても、回路を構成する部品ご
とにマンマシンインタフェースを介して行なってもよい
が、自動的に行なうようにしてもよいことは言うまでも
ない。
次に、回路図の切り出しが後述する如く回路図エディタ
14でなされ、ファイル15に回路図(解析回路図)1
〜nとして格納される(ステップ003)。そして、回
路図エディタを用いて入出力条件の設定がなされる(ス
テップ004)が、これについても後述する。次に、故
障モードシュミレーションが実行され(ステップ005
)、特にアナログシュミレーションのときには実行時間
監視がされる(ステップ006)。これは、アナログシ
ュミレーションでは回路動作が発振状態になることがあ
り、このようになると処理時間が著しく長くなってしま
うからである。そこで、実行時間を監視することで発振
した否かを判断し、発振しているときは強制的に次のス
テップに進むようにする。
次に、ステップ007で解析データを例えばブロックに
より出力する(後述)。そして、故障ランクをマンマシ
ンインタフェースで入力する(ステップ008)。この
故障ランクには、例えば次のA−Dの4つを用いる。す
なわち、故障ランクAは致命的な故障(自動車用ECU
では人命に係わるもの)であり、故障ランクDはほとん
ど実害のない故障であり、故障ランクB、Cはこれらの
中間のものである。そして、この故障ランクは解析回路
を構成する回路部品のFMEA故陣モードごとに設定さ
れる。次に、故障率の算出(ステップ009)とFME
Aデータの出力(ステップ010)がなされ、更に故障
率表が出力される(ステップ011)が、これらについ
ても後述する。
次に、第2図および第3図を参照して、本発明方法が適
用されるシステムの構成を説明する。
第2図はFMEAシュミレーション用のハードウェア構
成を示している。全体の制御を司るCPU21にはマン
マシンインタフェースとしてのCRT22およびキーボ
ード23と、磁気ディスク装置24と、プリンタ25お
よびプロッタ26のプリント装置と、出力データを蓄え
る磁気テープ装置27が接続されている。CRT22は
モニタ表示等を行なうためのものであり、キーボード2
3は入出力条件の設定などを設計者が行なうためのもの
である。また、磁気ディスク装置24は解析回路などを
格納しておくものであり、プリンタ25、プロッタ26
および磁気テープ装置27はFMEAシュミレーション
の結果などを出力するためのものである。第2図のハー
ドウェアに適用されるソフトウェアは、第3図のように
構成される。ここで、実行条件入力はFMEA故障モー
ドや入出力条件の設定、人力などに対応している。
次に、第4図ないし第7図を参照して、本発明の実施例
に係わる解析回路の切り出し処理を詳細に説明する。
第4図はその詳細なフローチャートであり、第5図は第
4図の処理を実行するためのハードウェアを示す図であ
り、第6図は既存ファイル(OLD)と新規入力ファイ
ル(NEW)から解析回路ブロックを形成する方法を説
明する図であり、第7図は解析回路の切り出し例を示す
図である。
まず、第5図によりハードウェア構成を説明すると、こ
のシステムでは処理の中心としてCP、U31が設けら
れ、これにCRT32とキーボード33が接続される。
このCRT32とキーボード33でマンマシンインタフ
ェースが構成され、CRT32は解析回路のモニタ表示
等に用いられ、キーボード33は解析回路ブロックの指
定や解析回路の変更等に用いられる。メモリ34は処理
中の解析回路等を一時的に格納するもので、高速の読み
出しおよび書き込みが可能になっている。磁気ディスク
記憶装置などからなるディスク35〜36のうち、ディ
スク35は既存の回路図を記憶しておくもの(OLDデ
ィスク35)であり、ディスク36は新規に人力された
回路図を記憶しておくもの(NEWディスク36)であ
り、ディスク36は本発明の処理により新たに形成され
たFMEAシュミレーションのための回路を記憶してお
くもの(FMEAディスク37)である。
次に、第6図により解析回路ブロックの形成を説明する
まず、第5図のOLDディスク35には第6図のように
既存ファイル(OL D)が記憶されており、この既存
ファイル(OL D)は回路ブロック■、解析回路Bを
有する回路ブロック■および解析回路Aを有する回路ブ
ロック■を含んでいるものとする。また、第5図のNE
Wディスク36には第6図のように新規入力ファイル(
NEW)が存在しており、この新規入力ファイル(NE
W)は解析回路Cを有する回路ブロック■と解析回路り
および解析回路Eを有する回路ブロックVを含んでいる
ものとする。
この様なファイルを用いて、最終的に第5図のFMEA
ディスク37に格納されるFMEAシュミレーション用
ファイル(FMEA)が形成されるのであるが、この回
路ブロックVは第6図のような解析回路No、1〜5の
回路が含まれている。
ここにおいてNo、1の回路は解析回路Aに回路aを付
加したもの(回路A+a)であり、No、2の回路は解
析回路Bに変形を加えたもの(回路B’ )であり、N
o、3の回路は解析回路Cから回路Cを削除したもの(
回路C−c)であり、No、4およびNo、5の回路は
それぞれ解析回路り、Eと同一の回路(回路り、E)で
あるとする。
次に、第4図を参照して本発明の処理手順を説明する。
まず、ステップ101において回路No、1の解析回路
Aを含む回路ブロック■を指定する。この指定はキーボ
ード33を介して行なう。次に、解析回路N091を自
動的にメモリにセットしくステップ102)、ステップ
103で自動切り出しと判断されたときは自動切り出し
をあらかじめ設定された手順で実行し、手動切り出しの
ときはキーボード33を介して入出力ノードを指定する
(ステップ105)。これを第7図により説明すると、
まず既存ファイル(OL D)中の解析回路Aが実線の
ようになっているときに、入出力ノードとして第7図中
のN1〜N4を指定する。これにより、実線で示す解析
回路Aが切り出される。
そして、ステップ106で追加、変更、削除が有りとさ
れたときのみ、回路の追加、変更、削除を実行する(ス
テップ107)。第7図の場合には、実線で示す解析回
路Aに点線で示す回路aを付加するのであるから、これ
をキーボード33で指示する。その結果は、CRT32
によってモニタ表示される(ステップ108)。
このステップ107,108は追加、変更等が完了する
まで繰り返され(ステップ109)、終了したら解析回
路No、の更新(ステップ111)と次の回路ブロック
の指定がされる(ステップ111)。この場合には、回
路No、2としての解析回路Bを含む回路ブロック■が
指定される。
解析回路Bに関しては回路定数の変更のみであり、これ
はステップ107で実行される。そして、次に回路N0
03としての解析回路Cを含む回路ブロック■が指定さ
れ、回路Cから回路Cの削除がステップ107で実行さ
れる。回路No、4゜5についても順次に実行されるが
、これら解析回路り、Eはもとのままで良く、従ってそ
のまま切り出される。以上の処理により切り出された回
路No、1〜5のものは、順次に第5図のメモリ34に
収納されており、全ての処理が終了した時点でメモリ3
4からFMEAディスク37(第2のメモリ)に転送さ
れる。
次に、本発明の実施例に係る入力条件の設定方法を、第
8図ないし第10図により詳細に説明する。
第8図はその処理のフローチャートであり、第9図は対
象となる解析回路ブロックの一例の回路図であり、第1
0図は入力波形の一例の波形図である。まず、入力ノー
ドNo、 とじて“1″が自動的にセットされ(ステッ
プ201)、入力条件メニューが表示される(ステップ
202)。次に、人力ノードが具体的に設定される訳で
あるが(ステップ203)、この設定はマンマシンイン
タフェースを介して例えば第9図のノードN1〜N4を
順次に指示することにより行なわれる。
このステップ203が終了すると、ステップ204で任
意関数であるか否かが判定される。ここで、任意関数と
は規則的に設定することが可能であることを意味し、任
意関数であるときにはステップ205で任意関数波形が
入力される。すなわち、時間t1を変数とする関数f(
t、)があらかじめメモリ等に用意されており、これが
自動入力される。なお、シンクロスコープ等でモニタ表
示しながら生成した関数を直接に入力するように、イン
タフェースを構成してもよいことは言うまでもない。そ
して、ステップ205が終了したら人力条件設定のため
のモニタ表示が更新され(ステップ206)、次の入力
ノードの設定動作に移る。
一方、ステップ204で任意関数でないとされたときは
、ステップ207で“ON”のデユーティが1/2であ
るか否かが判定される。ONデユーティ−1/2あると
きは、例えば入力波形が第10図(a)、(b)のよう
になっている場合であり、ONデユーティ1/2である
とは、例えば人力波形が第10図(C)のようになって
いる場合である。そこで、ONデユーティ−1/2のと
きにはデユーティ比の設定が不要であるので、ONデユ
ーティ−1/2のときのみステップ208でデユーティ
比をマンマシンインタフェースで設定する。その後、ス
テップ20っで2周波数、バイアス、波高値などを設定
する。
これを第9図の入力ノードN1〜N4について具体的に
説明すると、まず人力ノードN1についてはDC正電源
(+V )であるため、ステップC 209でバイアス−+V のみが設定される。入C カノードN2について仮に第10図(C)の波形である
とすると、ステップ208で例えば2/7のデユーティ
比が設定され、かつステップ209で周波数、バイアス
、波高値が設定される。入力ノードN3については仮に
第10図(b)の波形であるとすると、ステップ209
で周波数、波高値のほか、波形の形状に対応した条件が
適宜に設定される。さらに、入力ノードN4については
アース(0ボルト)であるため、ステップ209でバイ
アス−〇のみが設定される。
以上のようなステップ204〜209の処理は、テップ
210の判定にもとづき当該入力ノードについての設定
が完了するまで繰り返される。そして、1つの人力ノー
ドに対する入力条件の設定が完了したらステップ211
で人力ノードNo、が更新され、再びステップ202に
戻ることにより、人力ノードごとの設定が繰り返される
。そして、全ての人力ノードについての設定が終了した
とステップ212で判定されたら、実施例に係わる入力
条件設定の処理を終了する。
次に、第11図を参照して実施例に係る出力条件の設定
方法を説明する。
まず、出力ノードNo、 とじて“1″を自動的にセッ
トしくステップ301)、マンマシンインタフェースを
用いて出力ノードを具体的に設定する(ステップ302
)。出力ノードの設定は解析回路中の節点(ノード)に
対して行なわれる。そして、出力モードのメニューがマ
ンマシンインタフェースのCRT等でモニタ表示される
(ステップ303)。
次に、設定された出力ノードにおける信号の出力型式に
ついて、ディジタル型式であるかアナログ型式であるか
が判別され(ステップ304)、ディジタルのときには
ディジタル出力モードが・設定される(ステップ305
)。アナログ型式であるときには電圧出力型式であるか
否かが更に判別され(ステップ306)、電圧出力のと
きには電圧出力モードが設定される(ステップ307)
さらに、電圧出力型式でないときには電流出力型式であ
るか否かが判別され(ステップ308)、゛電流出力で
あるときは電流出力モードが設定され(ステップ309
)、それ以外の場合には周波数出力モードが設定される
(ステップ310)。
以上の出力モードの設定が終了すると、設定された出力
条件がマンマシンインタフェースのCRT等でモニタ表
示され、設計者により出力条件が設定できたか否かが確
認され、完了するまで上記の動作が繰り返される(ステ
ップ312)。
そして、1つの出力ノードについての設定が終了したら
出力ノードNo、が自動的に更新され(ステップ313
)、ステップ102における次の出力ノードの設定に戻
る。全ての出力ノードについての設定が終了したときは
(ステップ314)、本実施例に係わる出力条件設定の
処理を終了する。
次に、第12図のフローチャートを参照してシュミレー
ションモードの選定を説明する。
これは、FMEAシュミレーションすべきモードを選定
するためのもので、次のような手順に従う。まず、解析
回路No、  とじて“1゛をセットしくステップ40
1) 、CRTでモニタシュミレーションモードが表示
される(ステップ402)。
次にステップ403でアナログ型式であるとされたとき
は、メニューの選択を行なう(ステップ403)。これ
は、DC(直流)モードであるか、ACモードであるか
、トランジェントモードであるか、あるいはパワーモー
ドであるか等を選択するもので、ACモードのときは周
波数解析も含んでいる。ステップ403でディジタル型
式であるとされたときは、ディジタルシュミレーション
モードにセットされる(ステップ405)。そして、こ
のシュミレーションモードがCRT等によってモニタ表
示される(ステップ406)。
その後、このシュミレーションモード設定がなされるま
で(ステップ407)モードの修正(ステップ408)
が繰り返される。更に、上記のステップ402〜408
の処理は全てのモードについて設定されるまで繰り返さ
れ、対象の解析回路No、lについて設定が終了すると
(ステップ410)、ステップ411において解析回路
No。
が更新され、ステップ402に戻ることになる。
次に、これまで設定した各種の条件は、具体的なFME
Aシュミレーションの実行前にモニタされる。そして、
ここで設定条件に不備が発見されたときは、その訂正、
変更等がなされることになる。そして、FMEAシュミ
レーションの本処理が次のように実行される。すなわち
、第13図のように自動的にFMEAシュミレーション
が実行され(ステップ501)、プロット出力が必要な
場合(ステップ502)には、例えば第14図のような
フォーマットでプロッタによるプロット出力がされる(
ステップ503)。
FMEAンユミレーションの結果として解析データが出
力されたら、FMEAシートにもとづいて故障ランクが
マンマシンインタフェースを介して故障ランクA−Dが
入力される。これは、電子回路を構成する部品のFME
A故障モードごとに設定される。この故障ランクが入力
されると、故障率の計算が各部品のFMEA故障モード
ごとになされる。ここで、故障率データは部品故障率フ
ァイルから引用し、故障ランク数はFMEAシートに入
力されている数を集計したものを用いる。
そして、例えばAランク故障率については、〔Aランク
故障率〕 −〔部品nの故障率(F !t −10’/ 1000
hr) 〕×〔Aランク故障数〕 ÷〔部品nの総故障モード数〕 て求められる。
以上の処理の結果、回路のFMEAシュミレーション解
析の結果として、解析データシートとFMEAデータシ
ートと故障率計算表が得られ、プリンタ等で出力される
ことになる。
〔発明の効果〕
以上、詳細に説明した通り本発明では、回路の切り出し
、入出力条件の設定、故障モードの設定等がマンマシン
インタフェースを介して設計者によりなされ、これにも
とづいてあらがしめ設定された手順でFMEAシュミレ
ーションが実行される。従って、短時間が少ない労力の
下で、FMEAシュミレーションの結果であるFMEA
データと故障重要を得ることができる。このため、FM
EAシュミレーションをコンピュータを用いて自動化す
ることにより、労力軽減と短時間の解析を行なうことが
できる。
【図面の簡単な説明】
第1図は、本発明の解析回路のFMEAシュミレーショ
ン方法のシステムの全体構成を示す概念図、第2図は、
FMEAシュミレーション用のハードウェアの構成図、
第3図は、FMEAシュミレーション用のソフトウェア
の構成図、第4図は、施例に係る解析回路の切り出しを
示すフローチャート、第5図は、実施例に係る解析回路
の切り出しを実行するハードウェアの構成図、第6図は
、解析回路の切り出しの作用を説明する図、第7図は、
解析回路の切り出し例を示す回路図、第8図は、実施例
に係る入力条件設定方法を示すフローチャート、第9図
は、施例に係る入力条件設定の対象の回路例を示す図、
第10図は、入力条件設定における人力波形の例を示す
図、第11図は、実施例に係る出力条件設定のフローチ
ャート、第12図は、実施例に係るFMEAシュミレー
ションモードの選定を示すフローチャート、第13図は
、FMEA故障モードシュミレーションの実行を示すフ
ローチャート、第14図は、プロッタによる波形出力の
フォーマットを示す図である。 特許出願人  本田技研工業株式会社 代理人弁理士   長谷用  芳  樹FMEAシュミ
レーション用のハードウェア第2図 第 図 解析回路の切り出し例 第7図 第 図 第 】0 図

Claims (1)

  1. 【特許請求の範囲】 あらかじめメモリに入力されている回路図から解析回路
    を切り出す第1のステップと、 切り出された解析回路の入力ノードおよび出力ノードに
    入力条件および出力条件を設定する第2のステップと、 前記解析回路の構成部品ごとにあらかじめ設定された故
    障モードにもとづき、所定の手順で前記解析回路のFM
    EA自動解析を実行する第3のステップと、 別途に入力された故障ランクデータに従い、前記第3の
    ステップの実行結果にもとづいて、少なくともFMEA
    データと故障率表を出力する第4のステップと を備えることを特徴とする解析回路のFMEAシュミレ
    ーション方法。
JP63166238A 1988-07-04 1988-07-04 電子制御ユニットの故障モード効果解析シミュレーション方法 Expired - Lifetime JP2642148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63166238A JP2642148B2 (ja) 1988-07-04 1988-07-04 電子制御ユニットの故障モード効果解析シミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63166238A JP2642148B2 (ja) 1988-07-04 1988-07-04 電子制御ユニットの故障モード効果解析シミュレーション方法

Publications (2)

Publication Number Publication Date
JPH0216471A true JPH0216471A (ja) 1990-01-19
JP2642148B2 JP2642148B2 (ja) 1997-08-20

Family

ID=15827670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63166238A Expired - Lifetime JP2642148B2 (ja) 1988-07-04 1988-07-04 電子制御ユニットの故障モード効果解析シミュレーション方法

Country Status (1)

Country Link
JP (1) JP2642148B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1980964A1 (en) 2007-04-13 2008-10-15 Yogitech Spa Method and computer program product for performing failure mode and effects analysis of an integrated circuit
JP2015026184A (ja) * 2013-07-25 2015-02-05 日立オートモティブシステムズ株式会社 故障シミュレーション方法およびその装置
CN110361630A (zh) * 2019-07-12 2019-10-22 广东电网有限责任公司 一种基于fmea的电缆故障数据管理与分析方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104198912B (zh) * 2014-07-24 2016-10-05 电子科技大学 一种基于数据挖掘的硬件电路fmea分析方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6154567A (ja) * 1984-08-24 1986-03-18 Hitachi Ltd シミユレ−シヨン方法および装置
JPS6385975A (ja) * 1986-09-30 1988-04-16 Toshiba Corp Cadシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6154567A (ja) * 1984-08-24 1986-03-18 Hitachi Ltd シミユレ−シヨン方法および装置
JPS6385975A (ja) * 1986-09-30 1988-04-16 Toshiba Corp Cadシステム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1980964A1 (en) 2007-04-13 2008-10-15 Yogitech Spa Method and computer program product for performing failure mode and effects analysis of an integrated circuit
US7937679B2 (en) 2007-04-13 2011-05-03 Yogitech S.P.A. Method for performing failure mode and effects analysis of an integrated circuit and computer program product therefor
JP2015026184A (ja) * 2013-07-25 2015-02-05 日立オートモティブシステムズ株式会社 故障シミュレーション方法およびその装置
CN110361630A (zh) * 2019-07-12 2019-10-22 广东电网有限责任公司 一种基于fmea的电缆故障数据管理与分析方法

Also Published As

Publication number Publication date
JP2642148B2 (ja) 1997-08-20

Similar Documents

Publication Publication Date Title
JP2017111657A (ja) 設計支援装置及び設計支援方法及び設計支援プログラム
US5130932A (en) Generating device for production system simulator
US5754442A (en) Path analyzing displaying apparatus for designing logic circuit
JPH0216471A (ja) 電子制御ユニットの故障モード効果解析シミュレーション方法
US20080281549A1 (en) Test Apparatus for Control Unit, Pattern Signal Creating Apparatus, and Test Program Generating Apparatus
US20080243589A1 (en) Questionnaire-driven system configuration
JP2642147B2 (ja) 故障モード効果解析シミュレーション方法
JP2642146B2 (ja) 電子制御ユニットの故障モード効果解析シミュレーション方法
JP2009063567A (ja) 半導体試験システム
JP2642145B2 (ja) 故障モード効果解析シミュレーション方法
JPH09223040A (ja) ソフトウェアのシステムテスト支援装置およびこれに用いるテストシナリオ生成装置
JPH04294424A (ja) コンピュータシステムの対話的画面制御装置
JP6795568B2 (ja) トレース装置及びプログラマブルコントローラ
US20030229872A1 (en) Simulation result verification method and simulation result verification device
KR100290464B1 (ko) 그래픽 전이 트리를 이용한 시간 순서화 명세언어의시뮬레이션 방법
JP3033648B2 (ja) マウスインターフェース試験装置
CN112035349A (zh) 基于关键字驱动的自动化测试方法、设备及平台
CN117032833A (zh) 一种Nginx白名单自动化配置管理方法和设备
CN115796770A (zh) 技术状态变更处理方法、装置、计算机设备及存储介质
JPH11110420A (ja) 回路シミュレーション方法、回路シミュレーション装置及び記録媒体
JPH07234711A (ja) シーケンス・プログラムの管理方式
CN113392026A (zh) 接口自动化测试方法、系统、电子设备及存储介质
KR100269172B1 (ko) 하드디스크 마스터 제작시스템을 위한 스크립트 파일 작성기
JPH052619A (ja) 回路シミユレーシヨン装置
JPH0667931A (ja) シングルチップマイコンシミュレータ