JP6193038B2 - 故障シミュレーション方法およびその装置 - Google Patents
故障シミュレーション方法およびその装置 Download PDFInfo
- Publication number
- JP6193038B2 JP6193038B2 JP2013154586A JP2013154586A JP6193038B2 JP 6193038 B2 JP6193038 B2 JP 6193038B2 JP 2013154586 A JP2013154586 A JP 2013154586A JP 2013154586 A JP2013154586 A JP 2013154586A JP 6193038 B2 JP6193038 B2 JP 6193038B2
- Authority
- JP
- Japan
- Prior art keywords
- fault
- circuit
- failure
- circuit model
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004088 simulation Methods 0.000 title claims description 208
- 238000000034 method Methods 0.000 title claims description 40
- 238000002347 injection Methods 0.000 claims description 81
- 239000007924 injection Substances 0.000 claims description 81
- 238000004458 analytical method Methods 0.000 claims description 51
- 238000000605 extraction Methods 0.000 claims description 35
- 238000010276 construction Methods 0.000 claims description 23
- 206010048669 Terminal state Diseases 0.000 claims description 12
- 239000000284 extract Substances 0.000 claims description 6
- 238000003860 storage Methods 0.000 description 50
- 238000011058 failure modes and effects analysis Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000012360 testing method Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 238000013507 mapping Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- AFCARXCZXQIEQB-UHFFFAOYSA-N N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CCNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 AFCARXCZXQIEQB-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
入力部10は、キーボードやマウスなどの入力装置、CDやDVDなどの記憶媒体より情報を読み取る読取装置などで構成される。
出力部20は、ディスプレイなどの出力装置、CDやDVDなどの記憶媒体へ書き込む書込み装置などで構成される。
演算部100は、中央処理装置(CPU)、メモリなどで構成されて、記憶部に記憶されている所定のプログラムをメモリにロードして中央処理装置(CPU)で実行することで各機能を実現する。
記憶部200は、ハードディスク装置などの外部記憶装置により構成される。
通信部30は、インターネットなどの通信ネットワークを介して他のコンピュータと通信する通信装置により構成される。
非故障回路モデル201は、ユーザが予め入力部10より入力して非故障回路モデル記憶部201へ記憶しておくか、または通信部30、ネットワーク60を介して外部計算機50よりダウンロードされて、非故障回路モデル記憶部201へ記憶される。
例えば、抵抗を2つ使用したい場合は、素子名を「Resistor1」「Resistor2」として与える。
図6(a)に示す解析項目300は単一の故障が発生するシミュレーション解析を定義するデータであり、行番号2031、故障注入素子名2032、故障モード2033、故障注入時点2034、及びシミュレーション時間2035から構成される。故障注入素子名2032は、故障注入を行いたい素子を指定するセルであり、ネットリストファイル402の個別素子名409で指定した名称を用いる。本フォーマット例では、故障注入時点2034を初期時刻t=0からの時間によって指定しているが、実際の構成では、回路素子の状態値の条件式を用いて条件の成立時点を指定することも可能である。
図8は故障回路モデル構築部104の動作フローを示す。
また図9に故障素子モデルライブラリ202と非故障回路モデル201の構成例と、故障回路モデル206を構成する処理を示す。
また図10は、回路素子モデルに対応させて故障素子モデルを予め登録しておく故障素子モデルライブラリ202を示す。
ステップS11において、これらの情報に基づき故障素子モデルライブラリ202から故障素子モデル2021を選定する。
ステップS12において、選定した故障素子モデル2021を故障注入素子名3011によって指定された非故障回路モデル201の回路素子モデル411に上書きすることで、または新たに加えることで、故障回路モデル206を構築する(図9参照)。
ステップS13において、構築した故障回路モデル206を故障回路モデルシミュレーション部109へ引き渡す。
開放故障素子モデル2022は、図10(a)に示すそれぞれの回路素子モデル409に直列に高抵抗値の抵抗器2024を接続する。短絡故障素子モデル2023は、それぞれの回路素子モデル409に並列に低抵抗値の抵抗器2025を接続する。図10(a)のそれぞれの回路素子モデルと対応させて、例えば図10(b)の開放故障素子モデル2022、及び短絡故障素子モデル2023のそれぞれの故障素子モデル2021が対応付けられている。そのため、故障注入素子名3011及び故障モード3012の指定入力によって、故障素子モデル2021が特定される。
非故障回路モデルシミュレーション部106は、回路シミュレータ110及びシミュレーション結果記憶部207から構成される。非故障回路モデルシミュレーション部106は、非故障回路モデル201に対して回路シミュレーションを実行して、シミュレーション期間の全ての時間(サンプリングタイム毎に)において、解析対象の素子、及び解析対象の端子における状態値(例えば、電圧値、電流値、などのいずれか、又は全て)を、時系列にシミュレーション結果記憶部207に記録する。 回路シミュレータ110は、アナログ回路又はアナログディジタル混在回路のシミュレーションが可能な回路シミュレータSaber Simulator、SMASH、System Vision等を利用する。回路シミュレータ110は、故障シミュレーション装置1の演算部100で実行する方式の他に、通信部30、ネットワーク60を介して、外部回路シミュレータ40の機能を用いることも考えられる。
予め、ユーザは定められた規則に従い、非故障回路モデル201及び解析項目300を作成する。図6(a),(b)にフォーマットを示す解析項目を入力するための入力GUI画面が出力部20に表示され、ユーザは、所定の欄に必要項目を入力することで解析項目300が故障シミュレーション装置1に入力される。
ステップS31において、シミュレーション結果をシミュレーション結果記憶部207に保存する。
ステップS32において、解析項目解釈部101で解釈された解析項目300を故障素子情報301と、シミュレーション情報302に分割して、それぞれ出力する。
ステップS34において、ステップS32で故障素子情報抽出部102より出力された故障素子情報301に従い、故障素子モデルライブラリ202から故障素子モデル2021を選定し、故障回路モデル206を構築する。さらに、構築した故障回路モデル206を故障回路モデルシミュレーション部109で実行するための実行ディレクトリに移す。
ステップS35において、故障注入時刻3021における故障回路モデル206の各端子及び素子の状態値304を推定する。
ステップS36において、ステップS35で推定された各端子の状態値304を初期値として、ステップS34において構築された故障回路モデル206の故障回路モデルシミュレーション109を実行する。
ステップS37において、故障回路モデルシミュレーション部109で実行された故障回路モデル206のシミュレーション結果をシミュレーション結果記憶部211に記憶する。
ステップS38において、解析項目300に記載されている全ての故障項目のシミュレーションの実行が繰り返される判定を行なう。
実施例1とは異なり、故障素子情報301に基づいて故障回路モデル206の等価回路モデル213を構築する等価回路モデル構築部112を有している。
ステップS41では、ステップS40で入手した情報に基づき等価回路モデル構築用ライブラリ212(図19に後述)から等価素子モデルを選定する。
ステップS43では、状態値を推定するための推定回路としてステップS42で作成した等価回路モデル213を状態推定部108に出力する。
ステップS50において、状態推定部113は、状態抽出部107より出力された非故障回路モデルシミュレーション部106のシミュレーション結果の故障注入時点(時刻)の各端子及び素子の状態値303を受け取る。
ステップS51において、故障素子情報抽出部102から出力される故障注入対象素子名3011と故障モード3012を受け取る。
ステップS52において、ステップS51で受け取った情報を基に、推定リスト210より端子の状態を推定するための方程式を抽出する。
ステップS53において、推定リスト210より抽出した方程式に、ステップS50にて受け取った端子及び素子の状態値303を代入し、故障回路モデル206の各端子及び素子の状態値を推定する。
本実施例のように、ステップS54において各端子及び素子の状態値を等価回路モデル213を用いて再度推定することにより、故障回路モデルシミュレーション時に、故障注入時の回路モデルの切り替えにより起きる未収束性の課題を解決することが可能であり、故障シミュレーション時間の短縮化が可能となる。
2 実施例2の故障シミュレーション装置
10 入力部
20 出力部
30 通信部
40 外部回路シミュレータ
50 外部計算機
60 ネットワーク
100 演算部
101 解析項目解釈部
102 故障素子情報抽出部
103 シミュレーション情報抽出部
104 故障回路モデル構築部
105 シミュレーション設定プログラム生成部
106 非故障回路モデルシミュレーション部
107 状態抽出部
108 状態推定部
109 故障回路モデルシミュレーション部
110 回路シミュレータ
111 故障シミュレーション実行部
112 等価回路モデル構築部
113 状態推定部
130 解析項目抽出部
140 回路シミュレーション部
200 記憶部
201 非故障回路モデル記憶部
202 故障素子モデルライブラリ
203 解析項目記憶部
204 故障素子情報記憶部
205 シミュレーション情報記憶部
206 故障回路モデル記憶部
207 非故障回路モデルシミュレーション結果記憶部
208 非故障回路モデルシミュレーション状態値記憶部
209 故障注入時刻状態値記憶部
210 推定リスト記憶部
211 故障回路モデルシミュレーション結果記憶部
212 等価回路モデル構築用ライブラリ
213 等価回路モデル記憶部
300 解析項目
301 故障素子情報
302 シミュレーション情報
303 抽出後の状態値
304 推定後の状態値
401 回路素子モデル
402 ネットリストファイル
403 端子情報
404 端子タイプ
405 端子名
406 端子特性
407 N端子回路素子モデル
408 N端子回路素子の端子名
409 個別素子名
410 マッピング情報
411 故障注入素子名
2021 故障素子モデル
2022 開放故障素子モデル
2023 短絡故障素子モデル
2024 直列抵抗器
2025 並列抵抗器
2031 行番号
2032 故障注入素子名
2033 故障モード
2034 故障注入時点
2035 シミュレーション時間
2036 多重故障関連行番号
2121 非故障抵抗モデル(HDL記述)
2122 非故障ダイオードモデル(HDL記述)
2123 開放故障時等価素子モデル群(HDL記述)
2124 開放故障時等価抵抗モデル(HDL記述)
2125 開放故障時等価ダイオードモデル(HDL記述)
2126 短絡故障時等価素子モデル群(HDL記述)
2127 短絡故障時等価抵抗モデル(HDL記述)
2128 短絡故障時等価ダイオードモデル(HDL記述)
2129 非故障素子時等価素子モデル群(HDL記述)
2130 非故障時等価抵抗モデル(HDL記述)
2131 非故障時等価ダイオードモデル(HDL記述)
3011 解釈後の故障注入素子名
3012 解釈後の故障モード
3021 解釈後の故障注入時点
3022 解釈後のシミュレーション時間
Claims (12)
- 故障シミュレーション装置を用いて、アナログ素子を含む回路モデルに対して、前記回路モデルを構成する素子の故障解析を行う故障シミュレーション方法において、
前記故障シミュレーション装置は、
解析対象の回路モデルを非故障と見なして回路シミュレーションを行い、解析対象の素子及び端子の状態値を時系列に記録し、
少なくとも故障注入素子名、故障モード、故障注入時点の指定入力に基づき前記解析対象の回路モデルの故障回路モデルを構築し、
前記故障注入時点の前記記録した解析対象の素子及び端子の状態値を抽出し、
前記抽出した非故障回路モデルの前記故障注入時点の解析対象の素子及び端子の状態値から前記故障回路モデルの故障注入時点の素子及び端子の状態値を推定し、
前記推定した素子及び端子の状態値を用いて故障注入時刻から前記故障回路モデルの回路シミュレーションを行う
ことを特徴とする故障シミュレーション方法。 - 請求項1に記載の故障シミュレーション方法において、
前記故障シミュレーション装置は、各素子の故障モードに応じて構築された故障素子モデル群で構成される故障モデルライブラリから前記指定入力した故障注入素子名、及び前記故障モードに従って故障素子モデルを選択し、非故障回路モデルの故障注入対象素子と置き換える、又は新たに追加することによって前記故障回路モデルを構築することを特徴とする故障シミュレーション方法。 - 請求項2に記載の故障シミュレーション方法において、
前記故障シミュレーション装置は、前記故障回路モデルの回路シミュレーションの際に、置き換えられた、又は追加された回路素子モデルの状態値を、前記抽出した非故障回路モデルの素子及び端子の状態値、前記置き換えられた、又は追加された回路素子の電気特性、及び前記故障モードに基づいて推定することを特徴とする故障シミュレーション方法。 - 請求項2に記載の故障シミュレーション方法において、
前記故障シミュレーション装置は、前記故障回路モデルの回路シミュレーションの際に、前記非故障回路モデルの回路素子の置き換え、又は追加により増えた端子の状態値を、前記抽出した非故障回路モデルの素子及び端子の状態値、前記置き換えられた、又は追加された回路素子の電気特性、及び前記故障モードに基づいて推定することを特徴とする故障シミュレーション方法。 - 請求項3、又は請求項4に記載の故障シミュレーション方法において、
前記故障シミュレーション装置は、前記故障回路モデルの故障注入時点の素子及び端子の状態値を推定するための故障注入対象回路素子と等価な等価回路素子を置き換えた等価回路モデルを構築し、前記等価回路モデルに、前記推定した素子及び端子の状態値を適用し解析することで、前記推定した素子及び端子の状態値を再度推定することを特徴とする故障シミュレーション方法。 - 請求項5記載の故障シミュレーション方法において、
前記故障シミュレーション装置は、前記故障回路モデルを構成する素子のうち時間の導関数を持つ素子を直列抵抗の接続された電圧源又は電流源に置き換え、及び前記故障回路モデルを構成する素子のうち非線形素子を線形化することで前記等価回路モデルを構築することを特徴とする故障シミュレーション方法。 - アナログ素子を含む回路モデルに対して、前記回路モデルを構成する素子の故障解析を行う故障シミュレーション装置において、
解析対象の前記回路モデルを非故障と見なして回路シミュレーションを行い、解析対象の素子及び端子の状態値を時系列に記録する非故障回路モデルシミュレーション部と、
少なくとも故障注入素子名、故障モード、故障注入時点の指定入力を受付けて、解析項目を抽出する解析項目抽出部と、
前記解析項目に従って、前記回路モデルの故障回路モデルを構築する故障回路モデル構築部と、
前記回路シミュレーションのシミュレーション結果から故障注入時点の素子及び端子の状態値を抽出する抽出部と、
前記抽出した故障注入時点の素子及び端子の状態値に基づいて、前記故障回路モデルの故障注入時点における素子及び端子の状態値を推定する推定部と、
前記推定した状態値を用いて故障注入時点から前記故障回路モデルの回路シミュレーションを行う故障回路シミュレーション部とを有することを特徴とする故障シミュレーション装置。 - 請求項7に記載の故障シミュレーション装置において、
各素子の故障モードに応じて構築された故障素子モデル群で構成される故障モデルライブラリを更に有し、
前記故障回路モデル構築部は、前記故障モデルライブラリから故障素子モデルを選択し、前記解析対象の回路モデルの故障注入対象素子と置き換える、又は新たに追加して前記故障回路モデルを構築することを特徴とする故障シミュレーション装置。 - 請求項8に記載の故障シミュレーション装置において、
前記推定部は、前記故障回路モデルの前記置き換えられた又は追加された回路素子及び端子の状態値を、前記抽出した回路モデルの素子及び端子の状態値、前記置き換えられた又は追加された回路素子の電気特性、及び前記故障モードに基づいて推定することを特徴とする故障シミュレーション装置。 - 請求項8に記載の故障シミュレーション装置において、
前記推定部は、前記故障回路モデルの回路素子の置き換え又は追加により増えた端子の状態値を、前記抽出した回路モデルの素子及び端子の状態値、前記置き換えられた又は追加された回路素子の電気特性、及び前記故障モードに基づいて推定することを特徴とする故障シミュレーション装置。 - 請求項9、又は請求項10に記載の故障シミュレーション装置において、
前記故障回路モデルの故障注入時点の素子及び端子の状態値を推定するための故障注入対象回路素子と等価な等価回路素子を置き換えた等価回路モデルを構築する等価回路モデル構築部を更に有し、
前記推定部は、前記推定した素子及び端子の状態値を前記等価回路モデルへ適用し解析することで、前記推定した状態値を再度推定することを特徴とする故障シミュレーション装置。 - 請求項11に記載の故障シミュレーション装置において、
前記等価回路モデル構築部は、前記故障回路モデルを構成する素子のうち時間の導関数を持つ素子を直列抵抗の接続された電圧源又は電流源に置き換え、及び前記故障回路モデルを構成する素子のうち非線形素子を線形化することを特徴とする故障シミュレーション装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013154586A JP6193038B2 (ja) | 2013-07-25 | 2013-07-25 | 故障シミュレーション方法およびその装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013154586A JP6193038B2 (ja) | 2013-07-25 | 2013-07-25 | 故障シミュレーション方法およびその装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015026184A JP2015026184A (ja) | 2015-02-05 |
JP6193038B2 true JP6193038B2 (ja) | 2017-09-06 |
Family
ID=52490807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013154586A Expired - Fee Related JP6193038B2 (ja) | 2013-07-25 | 2013-07-25 | 故障シミュレーション方法およびその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6193038B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106682160A (zh) * | 2016-12-26 | 2017-05-17 | 中国航空工业集团公司西安飞机设计研究所 | 一种测试性试验可注入故障样本库建立方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105445585B (zh) * | 2015-11-27 | 2018-04-13 | 广州供电局有限公司 | 电网一次回路的故障诊断方法和系统 |
WO2018003495A1 (ja) | 2016-06-27 | 2018-01-04 | 日立オートモティブシステムズ株式会社 | Ecuシミュレーション装置 |
CN109063353A (zh) * | 2018-08-14 | 2018-12-21 | 中国铁道科学研究院集团有限公司 | 动车组子系统故障预诊断方法及系统 |
CN112380084B (zh) * | 2020-12-05 | 2024-03-26 | 中国人民解放军32181部队 | 一种故障注入与仿真验证方法 |
CN113407394B (zh) * | 2021-05-31 | 2023-03-28 | 浪潮电子信息产业股份有限公司 | 一种服务器ras功能测试的方法、装置、设备和介质 |
CN114489014B (zh) * | 2022-01-27 | 2023-07-28 | 东风商用车有限公司 | 一种总线控制器故障排查方法与系统 |
CN115061446A (zh) * | 2022-04-30 | 2022-09-16 | 中国第一汽车股份有限公司 | 一种电子控制单元电气故障注入系统、方法及设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2642148B2 (ja) * | 1988-07-04 | 1997-08-20 | 本田技研工業株式会社 | 電子制御ユニットの故障モード効果解析シミュレーション方法 |
JPH05225275A (ja) * | 1992-01-29 | 1993-09-03 | Nec Corp | 故障シミュレーション方式 |
JP2006018437A (ja) * | 2004-06-30 | 2006-01-19 | Toshiba Tec Corp | 回路シミュレーション装置、回路シミュレーション方法及び回路シミュレーションプログラム |
JP2006323873A (ja) * | 2006-08-07 | 2006-11-30 | Renesas Technology Corp | シミュレーション方法 |
JP2013003633A (ja) * | 2011-06-13 | 2013-01-07 | Toyota Motor Corp | 故障再現装置、故障再現方法 |
-
2013
- 2013-07-25 JP JP2013154586A patent/JP6193038B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106682160A (zh) * | 2016-12-26 | 2017-05-17 | 中国航空工业集团公司西安飞机设计研究所 | 一种测试性试验可注入故障样本库建立方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2015026184A (ja) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6193038B2 (ja) | 故障シミュレーション方法およびその装置 | |
US10423884B2 (en) | Extension of model-based design to identify and analyze impact of reliability information on systems and components | |
US10346273B2 (en) | Automated analog fault injection | |
US8875077B1 (en) | Fault sensitivity analysis-based cell-aware automated test pattern generation flow | |
US8683400B1 (en) | System and method for fault sensitivity analysis of mixed-signal integrated circuit designs | |
CN101676920B (zh) | 用于合并覆盖数据的eda覆盖日志的方法和装置 | |
US20100031206A1 (en) | Method and technique for analogue circuit synthesis | |
US7085700B2 (en) | Method for debugging of analog and mixed-signal behavioral models during simulation | |
CN105005015A (zh) | 一种基于硬件电路故障注入的电路故障仿真系统 | |
US8230382B2 (en) | Model based simulation of electronic discharge and optimization methodology for design checking | |
de Andres et al. | Fault emulation for dependability evaluation of VLSI systems | |
US20140214396A1 (en) | Specification properties creation for a visual model of a system | |
US20190018917A1 (en) | Hybrid timing analysis method and associated system and non-transitory computer readable medium | |
JP6592605B2 (ja) | Ecuシミュレーション装置 | |
CN104317995A (zh) | 基于PSpice AD电路仿真的单故障自动注入方法 | |
US8943450B1 (en) | Model based analog block coverage system | |
KR100895260B1 (ko) | 회로 모델 축소 해석 방법 | |
JP6300833B2 (ja) | シミュレーション方法およびその装置 | |
US10176283B2 (en) | Equivalence checking of analog models | |
US20150161306A1 (en) | Fault insertion for system verification | |
US8863050B1 (en) | Efficient single-run method to determine analog fault coverage versus bridge resistance | |
Strasnick et al. | Coupling simulation and hardware for interactive circuit debugging | |
WO2021121240A1 (en) | System and method for identifying design faults or semiconductor modeling errors by analyzing failed transient simulation of integrated circuit | |
CN116467989A (zh) | 电路分析方法、装置、电子设备和存储介质 | |
Gao et al. | Analog circuit fault simulation based on saber |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6193038 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |