JP2638776B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2638776B2
JP2638776B2 JP61032361A JP3236186A JP2638776B2 JP 2638776 B2 JP2638776 B2 JP 2638776B2 JP 61032361 A JP61032361 A JP 61032361A JP 3236186 A JP3236186 A JP 3236186A JP 2638776 B2 JP2638776 B2 JP 2638776B2
Authority
JP
Japan
Prior art keywords
drain
region
present
semiconductor device
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61032361A
Other languages
English (en)
Other versions
JPS62190764A (ja
Inventor
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP61032361A priority Critical patent/JP2638776B2/ja
Publication of JPS62190764A publication Critical patent/JPS62190764A/ja
Application granted granted Critical
Publication of JP2638776B2 publication Critical patent/JP2638776B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はMOS型FETのドレイン部構造に関し、とりわけ
ｎチャネルMOS型FETのドレイン部構造に関する。
〔発明の概要〕
本発明は、半導体装置に関し、MOS型FETの少くともド
レイン部に於て、ゲート下のチャネル部と連らなる形で
P+領域が形成されて成る事を特徴とする。
〔従来の技術〕
従来、MOS型FETは、第２図に示す如き構造をとってい
るのが通例であった。すなわち、Si基板１の表面には、
ゲート酸化膜12、ゲート電極13、ソース拡散領域14、ド
レイン拡散領域15と、少くとも該ドレイン拡散領域とチ
ャネル部を連らなる形でLDD（Lightly Doped Drain）
部16及びバリッド・チャネル部17が形成されて成るのが
通例であった。
〔発明が解決しようとする問題点〕
しかし、上記従来技術によると、バリッド・チャネル
構造及びLDD構造を採用することによりホット・エレク
トロンのトラッピング現象によるしきい値電圧の変動を
抑止することが行われているのではあるが、その抑止効
果が充分でないという問題点があった。
本発明はかかる従来技術の問題点をなくし、ホット・
エレクトロンのトラッピング現象によるしきい値電圧の
変動を最小限におさえるMOS型FETのドレイン部構造を提
供する事を目的とする。
〔問題点を解決するための手段〕
上記目的を達成するための本発明の基本的な構成は、
MOS型FETの少くともドレイン部のチャネル部と連らなる
部位にP+領域を設ける手段をとる。
〔作 用〕
本発明の如くMOS型FETに於て、少くともドレイン部に
於てチャネル部と連ら成る形でP+領域を設ける事によ
り、チャネル部のピンチ・オフ点で発生するホット・エ
レクトロンを前記P+領域に存在するマジョリティー・キ
ャリアであるホールと中和され、ゲートSiO2膜中のトラ
ップ・センターへのホット・エレクトロンのトラップを
減少させる作用がある。
〔実施例〕
以下、実施例により本発明を詳述する。
第１図は本発明の一実施例を示すMOS型FETの構造図で
ある。すなわち、Si基板１の表面には、ゲート酸化膜
２、ゲート電極３、ソース拡散領域４、ドレイ拡散領域
５、LDD部６、バリッド・チャネル部７が形成され、該
バリッド・チャネル部と連らなる形で、ドレイン部のLD
D部６の表面２は内部にP+領域８を形成して成る。
〔発明の効果〕
上記の如く、MOS型FETに於て、ドレイン部のチャネル
部と連ら成る型でP+領域を形成することにより、MOS型F
ETのホット・エレクトロンのトラッピングによるしきい
値電圧の変動を最小限に抑制できる効果がある。
又、ドレイン部にP+領域を形成することから、半導体
装置の集積度が向上するという有利な効果を奏する。
【図面の簡単な説明】
第１図は本発明の一実施例を示すMOS型FETの構造図、第
２図は従来技術によるMOS型FETの構造図を示す。 1,11……Si基板 2,12……ゲートSiO2膜 3,13……ゲート 4,14……リース 5,15……ドレイン 6,16……LDD部 7,17……バリッド・チャネル部 ８……P+領域

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】MOS型FETのドレイン部において、ゲート下
    のチャネル部と連なる形でP+型領域が形成されてなるこ
    とを特徴とする半導体装置。
JP61032361A 1986-02-17 1986-02-17 半導体装置 Expired - Lifetime JP2638776B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61032361A JP2638776B2 (ja) 1986-02-17 1986-02-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61032361A JP2638776B2 (ja) 1986-02-17 1986-02-17 半導体装置

Publications (2)

Publication Number Publication Date
JPS62190764A JPS62190764A (ja) 1987-08-20
JP2638776B2 true JP2638776B2 (ja) 1997-08-06

Family

ID=12356816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61032361A Expired - Lifetime JP2638776B2 (ja) 1986-02-17 1986-02-17 半導体装置

Country Status (1)

Country Link
JP (1) JP2638776B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2773159B2 (ja) * 1988-10-31 1998-07-09 日本電気株式会社 半導体集積回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223168A (ja) * 1985-07-24 1987-01-31 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPS62190764A (ja) 1987-08-20

Similar Documents

Publication Publication Date Title
US5675172A (en) Metal-insulator-semiconductor device having reduced threshold voltage and high mobility for high speed/low-voltage operation
JPH0621468A (ja) 絶縁ゲート型半導体装置
JP2638776B2 (ja) 半導体装置
JPS6159666B2 (ja)
US4409607A (en) Normally-on enhancement mode MOSFET with negative threshold gating
JPH0456473B2 (ja)
GB1142674A (en) Improvements in and relating to insulated gate field effect transistors
JPH0555560A (ja) 半導体装置
JP3211529B2 (ja) 縦型ｍｉｓトランジスタ
JPS6262069B2 (ja)
JPH051083Y2 (ja)
JPS648670A (en) Mos field-effect transistor
US5767556A (en) Field effect transistor
JPS62274778A (ja) 半導体装置
JPH0645362A (ja) 電界効果トランジスタ
JPH0715018A (ja) 電界効果トランジスタ
JP3256643B2 (ja) 半導体装置
JPH05243261A (ja) 絶縁ゲート電界効果トランジスタ
JPS58115863A (ja) 絶縁ゲ−ト型電界効果半導体装置およびその製造方法
JPH025481A (ja) 絶縁ゲート電界効果トランジスタ
JP2848478B2 (ja) Ｍｉｓ型半導体装置
JPH0648839Y2 (ja) 半導体装置
JPH02114538A (ja) 高周波高出力電界効果トランジスタ
JPS6369271A (ja) 半導体装置及びその製造方法
JP2893793B2 (ja) 縦型ｍｏｓ電界効果トランジスタ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term