JP2633912B2 - 半導体受光装置 - Google Patents
半導体受光装置Info
- Publication number
- JP2633912B2 JP2633912B2 JP63165006A JP16500688A JP2633912B2 JP 2633912 B2 JP2633912 B2 JP 2633912B2 JP 63165006 A JP63165006 A JP 63165006A JP 16500688 A JP16500688 A JP 16500688A JP 2633912 B2 JP2633912 B2 JP 2633912B2
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- light receiving
- semiconductor light
- receiving device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体受光装置に係り、時にメサ型構造のア
バランシエ・ホトダイオード（以下APDと略記する）お
よびpinホトダイオードの構造とその製造方法に係る。
バランシエ・ホトダイオード（以下APDと略記する）お
よびpinホトダイオードの構造とその製造方法に係る。
以下、InP系の受光素子を例にして説明する。APDにお
いては、主接合端部のカバーが重要な課題である。プレ
ーナ型APDでは、ガードリング接合を形成して、主接合
湾曲部をカバーしている。しかし、ガードリング接合の
深さ制御は非常に難しい。すなわち、ガードリング接合
深さと主接合深さの相対位置および光吸収層との距離の
微妙な差異がAPD特性の上では大きな差となるためであ
り、エピタキシヤル層の厚みバラツキを考慮すると、制
御は非常に困難である。この点、メサ型構造のAPD主接
合湾曲部がないため、ガードリング接合は不要となる利
点を持つ。
いては、主接合端部のカバーが重要な課題である。プレ
ーナ型APDでは、ガードリング接合を形成して、主接合
湾曲部をカバーしている。しかし、ガードリング接合の
深さ制御は非常に難しい。すなわち、ガードリング接合
深さと主接合深さの相対位置および光吸収層との距離の
微妙な差異がAPD特性の上では大きな差となるためであ
り、エピタキシヤル層の厚みバラツキを考慮すると、制
御は非常に困難である。この点、メサ型構造のAPD主接
合湾曲部がないため、ガードリング接合は不要となる利
点を持つ。
例えば、エレクトロニクスレターズ（ELECTRONICS LE
TTERS）第29,9月,1983年第19巻第20号第818〜820頁の従
来構造を第２図に示す。同図において、11はｐ型InP基
板、12はｐ型InP層、13はｎ型InP層、14はｎ型InGaAsP
層、15はｎ型InGaAs層（光吸収層）、16はｐ電極、17は
ｎ電極であり、18はpn接合であ。しかし、メサ型構造は
同図からもわかるように、pn接合18および光吸収層15の
端部がメサ側面に露出してしまい、その保護が難しく、
表面リーク電流の低減および信頼性の面で劣るという欠
点を持つ。
TTERS）第29,9月,1983年第19巻第20号第818〜820頁の従
来構造を第２図に示す。同図において、11はｐ型InP基
板、12はｐ型InP層、13はｎ型InP層、14はｎ型InGaAsP
層、15はｎ型InGaAs層（光吸収層）、16はｐ電極、17は
ｎ電極であり、18はpn接合であ。しかし、メサ型構造は
同図からもわかるように、pn接合18および光吸収層15の
端部がメサ側面に露出してしまい、その保護が難しく、
表面リーク電流の低減および信頼性の面で劣るという欠
点を持つ。
また、メサ型構造はpinホトダイオード（以下pinPDと
略記）でも検討されている。例えば第３図に示す従来例
はエレクトロニクスレターズ（ELECTRONICS LETTERS）
第9,5月,1985年第21巻，第10号，第441〜442頁の構造で
ある。同図において、21はｎ型InP基板、22はｎ型InP
層、23はｎ型InGaAs層（光吸収層）、24はｐ型InGaAs
層、25はｐ型InP層、26はｐ電極であり、27はpn接合で
ある。本例でもpn接合27および光吸収層23の端部はメサ
側面に露出しており、第２図の従来例と同様の欠点を有
している。
略記）でも検討されている。例えば第３図に示す従来例
はエレクトロニクスレターズ（ELECTRONICS LETTERS）
第9,5月,1985年第21巻，第10号，第441〜442頁の構造で
ある。同図において、21はｎ型InP基板、22はｎ型InP
層、23はｎ型InGaAs層（光吸収層）、24はｐ型InGaAs
層、25はｐ型InP層、26はｐ電極であり、27はpn接合で
ある。本例でもpn接合27および光吸収層23の端部はメサ
側面に露出しており、第２図の従来例と同様の欠点を有
している。
メサ型構造受光素子における上記従来技術は、メサ側
面に露出したpn接合端および光吸収層端の保護に関して
配慮がされておらず、表面リーク電流の低減および信頼
性の点で問題が残されていた。
面に露出したpn接合端および光吸収層端の保護に関して
配慮がされておらず、表面リーク電流の低減および信頼
性の点で問題が残されていた。
本発明の目的はメサ型構造における上記欠点を解消す
ることにある。
ることにある。
尚、メサ側面にSiN膜を被着した例（例えば、昭和58
年度電子通信学会半導体・材料部門全国大会予稿314）
もあるが、信頼性の点で不十分と考えられる。
年度電子通信学会半導体・材料部門全国大会予稿314）
もあるが、信頼性の点で不十分と考えられる。
上記目的を達成するための手段をAPDを例に第１図を
用いて説明する。第１図において、１はｎ型InP基板、
２はｎ型InGaAs光吸収層、３はｎ型InP増倍層、４はｐ
型InP層で、５はpn接合である。６は不活性不純物導入
によつて、上記１〜５を半絶縁物化した領域、７は絶縁
膜、８はｐ電極、９はｎ電極である。本発明の目的は、
メサ側面の保護を、不活性不純物を導入して半絶縁物化
した半導体領域６で行なうことによつて達成される。
用いて説明する。第１図において、１はｎ型InP基板、
２はｎ型InGaAs光吸収層、３はｎ型InP増倍層、４はｐ
型InP層で、５はpn接合である。６は不活性不純物導入
によつて、上記１〜５を半絶縁物化した領域、７は絶縁
膜、８はｐ電極、９はｎ電極である。本発明の目的は、
メサ側面の保護を、不活性不純物を導入して半絶縁物化
した半導体領域６で行なうことによつて達成される。
メサ側面を、不活性不純物を導入して半絶縁物化する
ことにより、pn接合５および光吸収層２の端面が半導体
結晶端に露出しなくなることにより、表面リーク電流が
おさえられ、かつ信頼性が良いAPDを作製することがで
きる。
ことにより、pn接合５および光吸収層２の端面が半導体
結晶端に露出しなくなることにより、表面リーク電流が
おさえられ、かつ信頼性が良いAPDを作製することがで
きる。
本発明の作用は、上記のごとく、連続した結晶内部に
pn接合端と光吸収層端を閉じこめることにあり、メサ側
面に絶縁膜を被着する方法、メサ部を半絶縁性半導体結
晶で埋め込む方法等とは本質的に異なる。すなわち、メ
サ側面に絶縁膜を被着あるいは埋め込む方式において
は、メサ側面と被着物あるいは埋め込み層との界面は活
きており、本発明以外の方法ではこの界面の汚染または
活性不純物の導入が生じやすいためである。
pn接合端と光吸収層端を閉じこめることにあり、メサ側
面に絶縁膜を被着する方法、メサ部を半絶縁性半導体結
晶で埋め込む方法等とは本質的に異なる。すなわち、メ
サ側面に絶縁膜を被着あるいは埋め込む方式において
は、メサ側面と被着物あるいは埋め込み層との界面は活
きており、本発明以外の方法ではこの界面の汚染または
活性不純物の導入が生じやすいためである。
実施例１ 第４図を用いて説明する。ｎ型InP基板31（Ｓドープ,
n＝１×1019cm-3）上に、ｎ型InPバツフアー層32（アン
ドープ,0.5μｍ）、ｎ型InGaAs光吸収層33（アンドー
プ,2μｍ）、ｎ型InGaAsP障壁緩和層34（アンドープ,0.
2μｍ）、ｎ型InP電界緩和層35（Siドープ、ｎ＝２×10
16cm-3,1.2μｍ）、ｎ型InP層（アンドープ、2.6μｍ）
をMOCVD法を用いて連続成長した。アンドープ層のキヤ
リア濃度は１〜５×1015cm-3であつた。この後、深さ２
μｍのZn拡散によつて、最上層のInP層をｎ型InP増倍層
36（アンドープ、0.6μｍ）とｐ型InP層37（Zn拡散、２
μｍ）とにし、pn接合38を形成した。メサ側面に保護膜
39を形成した後、酸素をイオン打込によつて導入して半
絶縁物領域40を形成した。700℃,1分のアニールを行な
つた後、ｐ電極41、ｎ電極42を形成してAPDとした。本
素子の特性を測定したところ、逆方向降伏電圧VBは約80
V、逆バイアス電圧10Vにおける暗電流は1nA以下、0.9VB
における暗電流は約20nA、最大増倍率約40と良好な特性
を得た。また信頼性においても、0.9VBでの逆バイアス
通電テストにおいて、1000時間経過後も劣化が見られな
かつた。
n＝１×1019cm-3）上に、ｎ型InPバツフアー層32（アン
ドープ,0.5μｍ）、ｎ型InGaAs光吸収層33（アンドー
プ,2μｍ）、ｎ型InGaAsP障壁緩和層34（アンドープ,0.
2μｍ）、ｎ型InP電界緩和層35（Siドープ、ｎ＝２×10
16cm-3,1.2μｍ）、ｎ型InP層（アンドープ、2.6μｍ）
をMOCVD法を用いて連続成長した。アンドープ層のキヤ
リア濃度は１〜５×1015cm-3であつた。この後、深さ２
μｍのZn拡散によつて、最上層のInP層をｎ型InP増倍層
36（アンドープ、0.6μｍ）とｐ型InP層37（Zn拡散、２
μｍ）とにし、pn接合38を形成した。メサ側面に保護膜
39を形成した後、酸素をイオン打込によつて導入して半
絶縁物領域40を形成した。700℃,1分のアニールを行な
つた後、ｐ電極41、ｎ電極42を形成してAPDとした。本
素子の特性を測定したところ、逆方向降伏電圧VBは約80
V、逆バイアス電圧10Vにおける暗電流は1nA以下、0.9VB
における暗電流は約20nA、最大増倍率約40と良好な特性
を得た。また信頼性においても、0.9VBでの逆バイアス
通電テストにおいて、1000時間経過後も劣化が見られな
かつた。
実施例２ 第５図を用いて説明する。本実施例はｐ電極41をパタ
ーン電極とし、ｎ電極42を全面電極として表面光入射型
にした点を除き、実施例１と同じである。特性面でも、
実施例１とほぼ同等の性能が得られた。
ーン電極とし、ｎ電極42を全面電極として表面光入射型
にした点を除き、実施例１と同じである。特性面でも、
実施例１とほぼ同等の性能が得られた。
本発明によれば、メサ側面を不活性不純物の導入によ
つて半絶縁物化することにより、従来メサ型受光素子で
問題とされていた、暗電流の低減および信頼性の向上が
得られる。したがつて、良好な特性の受光素子を再現性
良く得られることから、産業上多大な効果がある。
つて半絶縁物化することにより、従来メサ型受光素子で
問題とされていた、暗電流の低減および信頼性の向上が
得られる。したがつて、良好な特性の受光素子を再現性
良く得られることから、産業上多大な効果がある。
本発明はAPDを例にとつて説明してきたが、例えばpin
ホトダイオード等、pn接合を有するメサ型の受光装置に
おいて共通して効果が発揮されることは明らかである。
また、材料においても、InP系を例に実施例を説明した
が、例えばGaAs系等においても材料に特定されることな
く実施例と同様の効果が得られることも明らかである。
ホトダイオード等、pn接合を有するメサ型の受光装置に
おいて共通して効果が発揮されることは明らかである。
また、材料においても、InP系を例に実施例を説明した
が、例えばGaAs系等においても材料に特定されることな
く実施例と同様の効果が得られることも明らかである。
第１図は本発明の基本概念を示すAPDの縦断面図、第２
図は従来のAPDを示す縦断面図、第３図は従来のpinPDを
示す縦断面図、第４図はおよび第５図は本発明の実施例
を示す縦断面図である。尚、図面を見やすくするため、
ハツチングは不活性不純物を注入して半絶縁物化した領
域のみとした。 1,31……ｎ型InP基板、2,33……ｎ型InGaAs光吸収層、
3,35……ｎ型InP増倍層、4,37……ｐ型InP層、5,38……
pn接合、6,42……半絶縁物化した領域、7,39……絶縁
膜。
図は従来のAPDを示す縦断面図、第３図は従来のpinPDを
示す縦断面図、第４図はおよび第５図は本発明の実施例
を示す縦断面図である。尚、図面を見やすくするため、
ハツチングは不活性不純物を注入して半絶縁物化した領
域のみとした。 1,31……ｎ型InP基板、2,33……ｎ型InGaAs光吸収層、
3,35……ｎ型InP増倍層、4,37……ｐ型InP層、5,38……
pn接合、6,42……半絶縁物化した領域、7,39……絶縁
膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤原 一郎 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 長妻 一之 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 宮崎 隆雄 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 平１−125989（ＪＰ，Ａ) 特開 昭61−131573（ＪＰ，Ａ)
Claims (3)
- 【請求項１】pn接合を有するメサ型半導体受光素子を含
む半導体受光装置において、メサ側面の少なくともpn接
合端を含む一部または全部の領域を、不活性不純物導入
によつて絶縁物化または半絶縁物化したことを特徴とす
る半導体受光装置。 - 【請求項２】プロトンまたは酸素のイオン打込を用いて
請求項第１項記載の半導体受光装置の不活性不純物導入
層を形成することを特徴とする半導体受光装置の製造方
法。 - 【請求項３】メサ側面に絶縁物保護膜を形成した後、そ
の絶縁物保護膜を通してメサ側面に不活性不純物を導入
することを特徴とする請求項第２項記載の半導体受光装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63165006A JP2633912B2 (ja) | 1988-07-04 | 1988-07-04 | 半導体受光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63165006A JP2633912B2 (ja) | 1988-07-04 | 1988-07-04 | 半導体受光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0215680A JPH0215680A (ja) | 1990-01-19 |
| JP2633912B2 true JP2633912B2 (ja) | 1997-07-23 |
Family
ID=15804051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63165006A Expired - Lifetime JP2633912B2 (ja) | 1988-07-04 | 1988-07-04 | 半導体受光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2633912B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232442A (ja) * | 1993-02-04 | 1994-08-19 | Nec Corp | 半導体受光素子 |
| JP4136009B2 (ja) * | 1995-02-02 | 2008-08-20 | 住友電気工業株式会社 | ｐｉｎ型受光素子、およびｐｉｎ型受光素子の製造方法 |
| RU2627146C1 (ru) * | 2016-10-04 | 2017-08-03 | Акционерное общество "НПО "Орион" | Мезаструктурный фотодиод на основе гетероэпитаксиальной структуры InGaAs/AlInAs/InP |
-
1988
- 1988-07-04 JP JP63165006A patent/JP2633912B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0215680A (ja) | 1990-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5552629A (en) | Superlattice avalance photodiode | |
| US5654578A (en) | Superlattice avalanche photodiode with mesa structure | |
| US4202000A (en) | Diode capable of alternately functioning as an emitter and detector of light of the same wavelength | |
| EP0473197B1 (en) | Photo-sensing device | |
| US4390889A (en) | Photodiode having an InGaAs layer with an adjacent InGaAsP p-n junction | |
| EP0473198B1 (en) | Photo-sensing device | |
| EP0181391B1 (en) | Back-illuminated photodiode with wide bandgap cap layer | |
| JP2633912B2 (ja) | 半導体受光装置 | |
| US4586066A (en) | Avalanche photodetector | |
| KR950014288B1 (ko) | 수광소자 | |
| JP2001509315A (ja) | 半導体レーザ素子 | |
| JP2730471B2 (ja) | 超格子アバランシェフォトダイオード | |
| JPS6222473B2 (ja) | ||
| JPS6358382B2 (ja) | ||
| JP2670553B2 (ja) | 半導体受光・増幅装置 | |
| JPS60123083A (ja) | 半導体装置 | |
| JP2645460B2 (ja) | 受光素子の製造方法 | |
| EP0286348A2 (en) | Vertically integrated photodetector-amplifier | |
| JPH06101578B2 (ja) | プレーナ型ヘテロ接合アバランシェフォトダイオード | |
| JPS6325986A (ja) | 半導体受光素子 | |
| Purica et al. | Design and optimization of InGaAs/InP photodetector for coordinate sensitive detection systems | |
| JPH06105795B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族半導体受光素子の製造方法 | |
| JPS639986A (ja) | 半導体受光素子 | |
| JP2680817B2 (ja) | プレーナ型ヘテロ接合半導体受光素子の製造方法 | |
| JPH0494579A (ja) | 半導体受光装置 |