JPS639986A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPS639986A JPS639986A JP61153488A JP15348886A JPS639986A JP S639986 A JPS639986 A JP S639986A JP 61153488 A JP61153488 A JP 61153488A JP 15348886 A JP15348886 A JP 15348886A JP S639986 A JPS639986 A JP S639986A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semi
- electrode
- insulating substrate
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体受光素子において、半絶縁層と低濃度層とによっ
て埋め込まれたｐｎ接合を用いることにより、ホトダイ
オードの低容量化および高信頼性を実現する。
て埋め込まれたｐｎ接合を用いることにより、ホトダイ
オードの低容量化および高信頼性を実現する。
本発明は、半導体受光素子に係り、特に、ｐｎ接合ホト
ダイオードの低容量化と高信頼性を実現するものである
。
ダイオードの低容量化と高信頼性を実現するものである
。
ＰＩＮホトダイオード（ＰＩＮ−ＰＤ）は光通信用受光
素子として、アバランシェ・ホトダイオード（ＡＰＤ）
と同様に応用上重要である。しかし、ＰＩＮ−ＰＤはＡ
ＰＤのように、内部利得機構を持たないため、Ｓ／Ｎ比
を大きくとるためには、負荷抵抗を大きくして、ここで
生じる信号電圧を大きくする必要がある。しかし、数百
メガビット以上のビットレートの光通信システムでは、
素子の容量と負荷抵抗により決るＣＲ時定数の制限のた
め、大きな抵抗を用いるためには、低容量のＰＩＮ−Ｐ
Ｄが必要となる。
素子として、アバランシェ・ホトダイオード（ＡＰＤ）
と同様に応用上重要である。しかし、ＰＩＮ−ＰＤはＡ
ＰＤのように、内部利得機構を持たないため、Ｓ／Ｎ比
を大きくとるためには、負荷抵抗を大きくして、ここで
生じる信号電圧を大きくする必要がある。しかし、数百
メガビット以上のビットレートの光通信システムでは、
素子の容量と負荷抵抗により決るＣＲ時定数の制限のた
め、大きな抵抗を用いるためには、低容量のＰＩＮ−Ｐ
Ｄが必要となる。
また、通信システムに使用されるためには、高い信頼度
が必要とされ、動作条件下での安定性が重要である。
が必要とされ、動作条件下での安定性が重要である。
第３図に従来の表面入射型のＰＩＮ−ＰＤの構造を示す
。第３図（ａ）はＰＩＮ−ＰＤの要部断面構成を示し、
ｎ” ＩｎＰ基板３１上に、３２のｎ−１ｎＰバッフ
ァ層、３３のｎ −−ＩｎＧａＡｓ光吸収層、３４のｎ
−ｒｎＰ窓層を積層し、表面よりｐ＋層３５を拡散法
により形成し、誘電体膜でなる表面保護膜でｐｎ接合表
面部を保護している。３７はｎ側電極、３８はｎ側電極
である。この構造でｐ＋層３５の拡散面積を小さくして
いけば、接合容量はどんどん小さくなるはずであるが、
実際には限界があって、０．５ ｐｐ程度以下にするこ
とは困難である。それは、接合自体より周辺の容量がき
いてくること、および第３図（ｂ）に示すように、この
従来例では、ｐｎ接合面積にポンディングパッド３７′
を含むため、容量がその分だけ増加するためである。
。第３図（ａ）はＰＩＮ−ＰＤの要部断面構成を示し、
ｎ” ＩｎＰ基板３１上に、３２のｎ−１ｎＰバッフ
ァ層、３３のｎ −−ＩｎＧａＡｓ光吸収層、３４のｎ
−ｒｎＰ窓層を積層し、表面よりｐ＋層３５を拡散法
により形成し、誘電体膜でなる表面保護膜でｐｎ接合表
面部を保護している。３７はｎ側電極、３８はｎ側電極
である。この構造でｐ＋層３５の拡散面積を小さくして
いけば、接合容量はどんどん小さくなるはずであるが、
実際には限界があって、０．５ ｐｐ程度以下にするこ
とは困難である。それは、接合自体より周辺の容量がき
いてくること、および第３図（ｂ）に示すように、この
従来例では、ｐｎ接合面積にポンディングパッド３７′
を含むため、容量がその分だけ増加するためである。
次に、第４図に他の従来例の要部断面構成図を示し、こ
れは裏面入射型である。図中、４１がｎ＋−ＩｎＰ基板
、４２がｎ−１ｎＰバッファ層、４３がｎ−ＩｎＧａＡ
ｓ光吸収層であり、その中にｐ＋拡散層４４が形成され
ている。そして、前記と同様に表面保護膜４７でｐｎ接
合が保護されている。
れは裏面入射型である。図中、４１がｎ＋−ＩｎＰ基板
、４２がｎ−１ｎＰバッファ層、４３がｎ−ＩｎＧａＡ
ｓ光吸収層であり、その中にｐ＋拡散層４４が形成され
ている。そして、前記と同様に表面保護膜４７でｐｎ接
合が保護されている。
４５がｎ側電極、４６がｎ側電極である。
この場合も、接合を小さくしていっても、周辺の容量が
きいてきて接合容量の低減に限界がある。
きいてきて接合容量の低減に限界がある。
ただし、この場合ポンディングパッドが不要であるため
第３図の場合より容量が低減できる。
第３図の場合より容量が低減できる。
以上に示した従来例のＰＩＮ−ＰＤはいずれも欠点を持
つ。第３図（ａ）の構造は、ｐｎ接合面積にポンディン
グパッドを含むため、容量がその分だけ増加する。また
、第３図（ａ）および第４図とも、ｐｎ接合が表面に現
れているため、表面保護膜の膜質によりデバイス特性（
特に暗電流）および信頼性が左右されるという問題を持
つ。
つ。第３図（ａ）の構造は、ｐｎ接合面積にポンディン
グパッドを含むため、容量がその分だけ増加する。また
、第３図（ａ）および第４図とも、ｐｎ接合が表面に現
れているため、表面保護膜の膜質によりデバイス特性（
特に暗電流）および信頼性が左右されるという問題を持
つ。
従来のＰＩＮ−ＰＤ構造では、素子表面にｐｎ接合が現
れているので、ここを電気的に安定にする為に、表面保
護膜が不可欠である。表面保護膜には一般に窒化膜や酸
化膜が使用されるが、化合物半導体とこれらの誘電体膜
との界面は不安定であり、素子特性の長期的な変動（暗
電流の増大等）の原因になることが多く信頼性が高いも
のが得難い。
れているので、ここを電気的に安定にする為に、表面保
護膜が不可欠である。表面保護膜には一般に窒化膜や酸
化膜が使用されるが、化合物半導体とこれらの誘電体膜
との界面は不安定であり、素子特性の長期的な変動（暗
電流の増大等）の原因になることが多く信頼性が高いも
のが得難い。
また、従来のＰＩＮ−ＰＤの構造では、ｐｎ接合面積は
ポンディングパッドの面積を含めたものとなるため、低
容量化の為には受光径を小さくしなければならず、光フ
ァイバとの結合の困難性を招いている。
ポンディングパッドの面積を含めたものとなるため、低
容量化の為には受光径を小さくしなければならず、光フ
ァイバとの結合の困難性を招いている。
本発明は、上記従来の問題点を解決し、受光素子の特性
に直接関係する容量の低減と、表面保護膜に起因する安
定化の困難性を共に充足する素子構造を提供しようとす
るものである。そして、本発明は、半絶縁性基板上に、
第１導電型の半導体層でなり、その主面が受光面となさ
れた光吸収層を備え、該光吸収層の該半絶縁性基板側な
いしこれに接する半絶縁性基板に第２導電型の不純物領
域が埋め込まれると共に、その接合面は前記半絶縁性基
板によって終端されてなり、さらに、該光吸収層の受光
面に第１の電極が形成され、第２の電極が該半絶縁性基
板側より前記第２導電型の不純物領域に形成されてなる
ことを特徴とする半導体受光素子を提供するものである
。
に直接関係する容量の低減と、表面保護膜に起因する安
定化の困難性を共に充足する素子構造を提供しようとす
るものである。そして、本発明は、半絶縁性基板上に、
第１導電型の半導体層でなり、その主面が受光面となさ
れた光吸収層を備え、該光吸収層の該半絶縁性基板側な
いしこれに接する半絶縁性基板に第２導電型の不純物領
域が埋め込まれると共に、その接合面は前記半絶縁性基
板によって終端されてなり、さらに、該光吸収層の受光
面に第１の電極が形成され、第２の電極が該半絶縁性基
板側より前記第２導電型の不純物領域に形成されてなる
ことを特徴とする半導体受光素子を提供するものである
。
本発明では、ｐｎ接合面は半絶縁性基板により終端され
、表面に現れないため、本質的に表面保護膜を必要とし
ない。半絶縁性基板は比較的バイアスが小さなＰＩＮ−
ＰＤにおいては、略絶縁体としての振舞をするので、素
子の安定化および信頼性は従来より大巾に向上する。
、表面に現れないため、本質的に表面保護膜を必要とし
ない。半絶縁性基板は比較的バイアスが小さなＰＩＮ−
ＰＤにおいては、略絶縁体としての振舞をするので、素
子の安定化および信頼性は従来より大巾に向上する。
次に、容量については、半絶縁性基板を介して裏側から
電極をとるので光吸収層との間隔が大きくとれ、電極形
成による容量がご（小さい。その結果、はぼ理論的に接
合容量のみで素子容量が決まるので、接合面積を小さく
することにより充分に容量を小さくできる。
電極をとるので光吸収層との間隔が大きくとれ、電極形
成による容量がご（小さい。その結果、はぼ理論的に接
合容量のみで素子容量が決まるので、接合面積を小さく
することにより充分に容量を小さくできる。
そして埋め込まれたｐｎ接合は、受光部の面積より小さ
くとも逆バイアス印加により斜め方向に空乏層を拡げる
ことにより、充分なキャリア収集を行なうことができる
。このため、低容量であり、かつ高信頼性が得られる。
くとも逆バイアス印加により斜め方向に空乏層を拡げる
ことにより、充分なキャリア収集を行なうことができる
。このため、低容量であり、かつ高信頼性が得られる。
第１図に本発明の実施例のＰＩＮ−ＰＤの要部断面構造
を示す。図中、１は半絶縁性基板、２は第１の導電型の
低濃度光吸収層、３は第２導電型の埋め込み層である。
を示す。図中、１は半絶縁性基板、２は第１の導電型の
低濃度光吸収層、３は第２導電型の埋め込み層である。
そして、受光面側に第１の電極４が形成されるとともに
、第２の電極５は半絶縁性基板１側から掘り込みに沿っ
て埋め込み３に接触している。
、第２の電極５は半絶縁性基板１側から掘り込みに沿っ
て埋め込み３に接触している。
次に、本実施例の素子の構成をｒｎＰ ／ ＩｎＧａＡ
ｓ系材料により得るための工程図を第２図（ａ）〜（ｄ
）に示している。
ｓ系材料により得るための工程図を第２図（ａ）〜（ｄ
）に示している。
第２図（ａ）参照
半絶縁性基板１上に順に以下の層をエピタキシャル成長
により形成する。
により形成する。
ｎ型または半絶縁性の薄いバッファ層ＩＡ（膜厚く１μ
ｍ、）。
ｍ、）。
ｎ −−１ｎＧａＡｓの光吸収層２ （Ｉｎ、、、Ｇａ
、、４７Ａｓの組成例） （膜厚２〜３μｍ）。
、、４７Ａｓの組成例） （膜厚２〜３μｍ）。
キャリア濃度（ノンドープにて）〜１×１０１１０ｌ５
’、 ｎ ｒｎＧａＡｓコンタクト層２Ａ（膜厚０．５μｍ
以下） キャリア濃度（不純物イオウ）≧ｌＸｌ０”Ｃ
ｌ１ｌ−３、 を順にエピタキシャル成長せしめる。
’、 ｎ ｒｎＧａＡｓコンタクト層２Ａ（膜厚０．５μｍ
以下） キャリア濃度（不純物イオウ）≧ｌＸｌ０”Ｃ
ｌ１ｌ−３、 を順にエピタキシャル成長せしめる。
第２図（ｂ）参照
半絶縁性基板１側より、バッファ層のＩｎＰ層ＩＡとｎ
−−１ｎＧａＡｓ層界面に達する穴２１をエツチング
により形成する。穴の底面の直径は約３０μｍとする。
−−１ｎＧａＡｓ層界面に達する穴２１をエツチング
により形成する。穴の底面の直径は約３０μｍとする。
このエツチングは、例えばＢｒメタノール／Ｉ（Ｂｒ系
エツチング液と１ｌｃｌエツチング液の併用によって行
なう。この穴２１の形成はＩｎＧａＡｓとＴｎＰのエツ
チングの選択性を利用して容易に形成することができる
。
エツチング液と１ｌｃｌエツチング液の併用によって行
なう。この穴２１の形成はＩｎＧａＡｓとＴｎＰのエツ
チングの選択性を利用して容易に形成することができる
。
第２図（Ｃ）参照
穴２１よりｐ型不純物例えば亜鉛を拡散し、９１層２２
を設ける。なお、この場合、亜鉛またはベリリウムのイ
オン注入を用いて穴２１の底の光吸収層２の部分のみに
ｐ＋層を形成することもできる。
を設ける。なお、この場合、亜鉛またはベリリウムのイ
オン注入を用いて穴２１の底の光吸収層２の部分のみに
ｐ＋層を形成することもできる。
第２図（ｄ）参照
表面側に第１の電極４ （ｎ型層に対するオーミック電
極、例えばＡｕＧｅ／ Ａｕ）を形成し、裏面側に第２
の電ｆｆ１５（ｐ型層に対するオーミック電極、例えば
八ｕＺｎ）を形成する。
極、例えばＡｕＧｅ／ Ａｕ）を形成し、裏面側に第２
の電ｆｆ１５（ｐ型層に対するオーミック電極、例えば
八ｕＺｎ）を形成する。
なお、電極５はこの場合半絶縁性基板の裏面側にのみ形
成し、半絶縁性基板の穴２１表面に形成されたｐ＋層を
介して光吸収層２に形成したｐ＋層に電気的接続がとら
れている場合を示したが、金属電極を穴２１の内面に全
体的に形成してもよい。
成し、半絶縁性基板の穴２１表面に形成されたｐ＋層を
介して光吸収層２に形成したｐ＋層に電気的接続がとら
れている場合を示したが、金属電極を穴２１の内面に全
体的に形成してもよい。
以上により、第１図のＰＩＮ−ＰＤが完成する。
本実施例によれば、第１図あるいは第２図（ｄ）から明
らかなように、受光径より接合面積を小さくすることが
できる。これは従来例（第３図）と逆であり、容量の低
減に役立つ。
らかなように、受光径より接合面積を小さくすることが
できる。これは従来例（第３図）と逆であり、容量の低
減に役立つ。
本発明によれば、以上のように接合面積を小さくして低
容量化を図ることができ、また、表面保護膜を本質的に
不要にして長寿命、高信頼性を持つＰ■Ｎホトダイオー
ドが提供される。
容量化を図ることができ、また、表面保護膜を本質的に
不要にして長寿命、高信頼性を持つＰ■Ｎホトダイオー
ドが提供される。
第１図は本発明の実施例のＰＩＮ−ＰＤの要部素子断面
図、 第２図（ａ）〜（ｄ）は本発明の実施例の製造行程断面
図、 第３図（ａ）、 （ｂ）は従来例１の説明図、第４図
は従来例２の素子断面図である。 １−半絶縁性基板、２−第１の導電型の低濃度光吸収層
、３−第２導電型の埋め込み層、４−第１の電極、５−
・第２の電極、ＬＡ−ｎ型または半絶縁性のハフファ層
、２−ｎ −−１ｎＧａＡｓの光吸収層、２ Ａ−ｎ
−１ｎＧａＡｓコンタクト層、２１−穴、２２−９＋層
図、 第２図（ａ）〜（ｄ）は本発明の実施例の製造行程断面
図、 第３図（ａ）、 （ｂ）は従来例１の説明図、第４図
は従来例２の素子断面図である。 １−半絶縁性基板、２−第１の導電型の低濃度光吸収層
、３−第２導電型の埋め込み層、４−第１の電極、５−
・第２の電極、ＬＡ−ｎ型または半絶縁性のハフファ層
、２−ｎ −−１ｎＧａＡｓの光吸収層、２ Ａ−ｎ
−１ｎＧａＡｓコンタクト層、２１−穴、２２−９＋層
Claims (1)
- 半絶縁性基板上に、第１導電型の半導体層でなり、その
主面が受光面となされた光吸収層を備え、該光吸収層の
該半絶縁性基板側ないしこれに接する半絶縁性基板に第
２導電型の不純物領域が埋め込まれると共に、その接合
面は前記半絶縁性基板によって終端されてなり、さらに
、該光吸収層の受光面に第１の電極が形成され、第２の
電極が該半絶縁性基板側より前記第２導電型の不純物領
域に形成されてなることを特徴とする半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61153488A JPS639986A (ja) | 1986-06-30 | 1986-06-30 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61153488A JPS639986A (ja) | 1986-06-30 | 1986-06-30 | 半導体受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS639986A true JPS639986A (ja) | 1988-01-16 |
Family
ID=15563665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61153488A Pending JPS639986A (ja) | 1986-06-30 | 1986-06-30 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS639986A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015056617A (ja) * | 2013-09-13 | 2015-03-23 | 住友電気工業株式会社 | 受光素子、その製造方法、および光センサ装置 |
-
1986
- 1986-06-30 JP JP61153488A patent/JPS639986A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015056617A (ja) * | 2013-09-13 | 2015-03-23 | 住友電気工業株式会社 | 受光素子、その製造方法、および光センサ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104047A (en) | Avalanche photodiode with thin built-in depletion region | |
| US6340831B1 (en) | Photodiode and photodiode module | |
| JP4609430B2 (ja) | アバランシェフォトダイオード | |
| US4857982A (en) | Avalanche photodiode with floating guard ring | |
| EP0012585B1 (en) | A semiconductor optical device | |
| EP0473197A1 (en) | Photo-sensing device | |
| US4876209A (en) | Method of making avalanche photodiode | |
| EP0181391B1 (en) | Back-illuminated photodiode with wide bandgap cap layer | |
| JP3675223B2 (ja) | アバランシェフォトダイオードとその製造方法 | |
| US4700209A (en) | Avalanche photodiode and a method of making same | |
| US4587544A (en) | Avalanche photodetector | |
| US4586067A (en) | Photodetector with isolated avalanche region | |
| US20020017655A1 (en) | Semiconductor device | |
| CA1280196C (en) | Avanlanche photodiode | |
| US4586066A (en) | Avalanche photodetector | |
| US4990989A (en) | Restricted contact planar photodiode | |
| JPS639986A (ja) | 半導体受光素子 | |
| JPH04263475A (ja) | 半導体受光素子及びその製造方法 | |
| JPS639987A (ja) | 半導体受光素子 | |
| JPS6149484A (ja) | 化合物半導体素子及びその製造方法 | |
| JPS61101084A (ja) | 化合物半導体受光素子の製造方法 | |
| JPH041740Y2 (ja) | ||
| JPS6065580A (ja) | 半導体受光素子 | |
| JP2767877B2 (ja) | 半導体受光素子の製造方法 | |
| Hunsperger | Integrated optical detectors |