JP2630384B2

JP2630384B2 - 画像読取装置

Info

Publication number: JP2630384B2
Application number: JP61112706A
Authority: JP
Inventors: 敏男瀬戸
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1986-05-19
Filing date: 1986-05-19
Publication date: 1997-07-16
Anticipated expiration: 2012-07-16
Also published as: JPS62269566A

Description

【発明の詳細な説明】［技術分野］本発明は、原稿の読取範囲を任意に指定し、その画像
を読み取る画像読取装置に関する。

［従来技術］近年、ワードプロセッサで作成された文書原稿や図形
が描かれた画像原稿を読み取り、これらの画情報を任意
に組み合わせて図形まじりの文書等を作成する画像編集
システムが実用されている。このようなシステムの画像
読取装置では、１ページの上記文書原稿や上記画像原稿
に対して、読み取り範囲を任意に指定して各原稿から所
望の画情報を読み取るようにしている。

このような画像読取装置の従来例を第６図に示す。図
において、コントローラ１にはパーソナルコンピユータ
などが用いられ、これに上記原稿の読取範囲の指定が行
なわれる。また、コントローラ１は以下に示す各回路を
動作させるためのクロック信号CLKを出力すると共に、
読取制御回路２に上記指定された読取範囲を設定する。
読取制御回路２はその指定に応じてイネーブツ信号Ｅを
出力する。

ラインセンサ３は図示せぬ光学系により原稿からの画
像光を１ラインづつ受光し、順次画信号を出力する。画
信号読取回路４は、その画信号を増幅してアナログ画信
号を作成し、これを原稿の地肌濃度に応じて設定したス
レッショルド電圧により２値化してデジタル画信号DVを
出力する。ラッチ回路５は、デジタル画信号DVの１ライ
ン区間のうち前記指定された範囲の信号を読取画信号SV
として出力する。

上記スレッショルド電圧を設定するときのタイミング
と上記読取画信号SVを出力するときのタイミングは前記
イネーブル信号Ｅにより指定される。

第７図はこのイネーブル信号Ｅを作成する読取制御回
路２のブロツク構成図を示す。図において、2aはライン
センサ３に入力されるクロック信号CUKをカウントし、
ラインセンサ３から取り出される画信号の画素アドレス
を示す主走査カウンタである。また、2bは原稿の読取範
囲の始点に対応する上記画素アドレスが設定される始点
レジスタ、2cは同様にその終点が設定される終点レジス
タである。

2bは主走査カウンタ2aの上記画素アドレスが上記始点
を示す値になったとき、その出力が“H"レベルになるコ
ンパレータ、2eは同様に上記画素アドレスが上記終点を
示す値になったとき、その出力が“H"レベルになるコン
パレータである。2fはコンパレータ2dの出力でセットさ
れ、コンパレータ2eの出力でリセットされ、これにより
イネーブル信号Ｅが作成されるフリップフロップであ
る。

さて、画信号読取回路の内部において、前記アナログ
画信号は、例えば第８図（ａ）の（イ）に示すように作
成される。いま、１ラインの全区間d₁を読み取りたい場
合、コントローラ１にその読取範囲を指定する。これに
より、読都制御回路からは前述したようにして同図
（ロ）に示す区間d₁に対応するパルス幅でイネーブル信
号Ｅが出力されるようになる。画信号読取回路４はこの
イネーブル信号Ｅの入力により、アナログ画信号のピー
ク電圧Vpを検知し、その1/2の電圧値をスレッショルド
電圧Vsに設定する。これにより、アナログ画信号を２値
化し、同図（ハ）示すようにデジタル画信号DVが出力さ
れる。また、ラッチ回路５はイネーブル信号Ｅがオンす
る期間デジタル画信号DVのラッチ動作を行ない、同図
（ニ）に示すように読取画信号SVを出力する。

ここで、第８図（ｂ）の（イ）に示すようにアナログ
画信号の１ラインのうち区間d₂だけを読み取りたい場
合、コントローラ１にその範囲を設定しておくと、イネ
ーブル信号Ｅは同図（ロ）に示すように区間d₂に対応す
るパルス幅で出力されるようになる。前記と同様に画信
号読取回路４は、イネーブル信号Ｅが入力されると、ア
ナログ画信号のピーク電圧Vpによりスレッショルド電圧
Vsが設定され、これにより２値化されたデジタル画信号
DVが同図（ハ）に示すように出力される。また、前記と
同様にラッチ回路５がラッチ動作し、同図（ニ）に示す
ように読取画信号SVが出力される。

このように、コントローラ１で任意に設定した読取領
域において、アナログ画信号の地肌レベルが検知され、
そのレベルに応じたスレッショルド電圧Vsにより２値化
され、上記設定領域の読取画信号Vsが出力されるように
なる。

ところで、いま第８図（ｃ）の（イ）に示すように、
読み取りたい区間d₃のアナログ画信号の信号レベルがそ
の周辺の信号レベルよりかなり低いときに、コントロー
ラ１への読取範囲の設定を誤って、実際よりも広く設定
すると、イネーブル信号Ｅが同図（ロ）に示すように出
力される。このとき、読み取りたい区間d₃の手前のアナ
ログ画信号の信号レベルがピーク電圧Vpとして検知さ
れ、これに基づいてスレッショルド電圧Vsが設定設定さ
れるため、デジタル画信号DVは同図（ハ）に示すよう
に、また、読取画信号SVは同図（ニ）に示すように出力
され、正しい画像読取ができなくなる。

このように、従来の画像読取装置は、原稿をその光学
系にセットするとき、読取範囲をコントローラ１に正確
に設定しなければ正しい画像読取が行なえないという問
題があった。

［目的］本発明は、上記の問題を解決し、常に正しい画像読み
取りが行なえる画像読取装置を提供することを目的とす
る。

［構成］このため本発明は、１ラインのアナログ画信号のう
ち、設定された読取範囲より一定幅だけ狭い区間でその
信号のピークレベルを検知し、その検知レベルに基づい
て上記アナログ信号をデジタル化するようにしたことを
特徴とするものである。

以下、本発明の実施例を図面に基づいて説明する。

第１図は本発明の一実施例に係る画像読取装置の光学
系の概略構成図である。図において、筺体６の上面にコ
ンタクトガラス７が配設され、コンタクトガラス７の上
面には原稿８が載置される。原稿８の読取面は光源９に
より照明され、その反射光は鏡10,11,12により反射さ
れ、レンズ13によりラインセンサ３に結像する。レンズ
13とラインセンサ３は他の入射を防ぐために、筒体15の
両端に取り付けられている。

また、光源９と鏡10は第１走行体16に搭載され、鏡11
と12は第２走行体17に搭載されている。そして、第１走
行体16と第２走行体17はともに図示せぬ副走査機構によ
り駆動され、ガイドレール18に沿って移動することによ
り、原稿８の読取面からレンズ13までの光軸距離が一定
に保持されるようになっている。

第２図は、この画像読取装置の信号処理系のブロック
構成図を示す。図において、第６図と同一符号は同一回
路を示し、同図では画像読取装置４の内部のブロック構
成図を示している。

また、読取制御回路19は第３図に示すように構成して
いる。即ち、同図において、第７図と同一符号は同一部
分を示し、第７図に対して次に示す回路を付加してい
る。まず、始点設定レジスタ2bに設定された画素アドレ
スに一定数を加算する定数加算回路2gと、終点設定レジ
スタ2cに設定された画素アドレスから一定数を減算する
定数減算回路2hを配設している。さらに、主走査カウン
タ2aの示す画素アドレスが定数加算回路2gの出力と一致
したとき、これを検知してフリップフロップ2kをセット
するコンパレータ2iと、上記画素アドレスが定数減算回
路2hの出力に一致したとき、これを検知してフリップフ
ロップ2kをリセットするコンパレータ2jを配設してい
る。これにより、フリップフロップ2kは、前記イネーブ
ル信号Ｅに対して一定の幅だけ短かいイネーブル信号
Ｅ′を出力するようにしている。

この構成で、コンタクトガラス７の上に読取原稿を載
置する、コンタクトガラス７の周縁には読取範囲指定の
ための目盛りが付けられている。ここで、載置した原稿
の読み取りたい範囲の始点の値と終点の値をコントロー
ラ１に入力して読取範囲を設定する。

コントローラ１は、上記入力された上記始点の値に対
応する画素アドレスを始点設定レジスタ2bに設定し、そ
の終点の値に対応する画素アドレスを終点レジスタ2cに
設定する。

起動操作がなされると、アンプ4aはラインセンサ３か
ら１ラインづつ画信号を取り出して増幅し、第４図
（ａ）の（イ）に示すようにアナログ画信号AVを出力す
る。

ところで、主走査カウンタ2aは１ラインごとにライン
センサ３へのクロック信号CLKをカウントしており、ラ
インセンサ３から画信号を取り出す画素アドレスを示し
ている。また、始点設定レジスタ2bには読取開始の画素
アドレスが設定され、終点設定レジスタ2cには読取終了
の画素アドレスが設定されている。

これにより、いま１ラインのアナログ画信号のうちd₄
に示す区間が読取範囲に指定されているとすると、コン
パレータ2d,2eによりその時点が検知され、第４図
（ａ）の（ニ）に示すようにこの区間に一致したイネー
ブル信号Ｅが出力される。一方、コンパレータ2iには始
点設定レジスタ2bの画素アドレスに定数が加算された値
が入力され、また、コンパレータ2jには終点設定アドレ
ス2cから定数が減算された値が入力されるので、同図
（ロ）に示すようにイネーブル信号Ｅより一定幅だけ短
かいイネーブル信号Ｅ′が出力される。このイネーブル
信号Ｅ′はピークホールド回路4bに入力される。

ピークホールド回路4bは、第５図に示すように、コン
パレータ4b₁,ダイオードD,アナログスイッチ4b₂,コンデ
ンサC,抵抗Ｒおよびアンプ4b₃より構成されている。そ
して、イネーブル信号Ｅ′を入力するとアナロウン画信
号AVのピーク電圧がコンデンサＣに保持され、アンプ4b
₃よりそのピーク電圧Vpが出力されるように動作する。
なお、コンデンサＣと抵抗Ｒの時定数は読取ライン周期
に対して充分大きく、１ライン前の上記ピーク電圧Vpが
充分保持されるように設定されている。これにより、こ
のピーク電圧Vpは第４図（ａ）の（イ）の破線で示すよ
うになる。

さて、２値化回路4Cは上記ピーク電圧Vpを入力し、こ
の1/2の電圧をスレッショルド電圧Vsとして入力される
アナログ画信号AVを２値化し、同図（ハ）に示すように
デジタル画信号DVを出力する。次いで、ラッチ回路５は
イネーブル信号Ｅが入力される期間ラッチ動作を行な
い、同図（ホ）に示すように読取画信号SVを出力する。

このように、コントローラ１に設定した読取領域に応
じたデジタル画信号が出力されるようになる。

ここで、最初に行なう原稿の読取範囲の設定を誤った
場合を考えてみる。いま、第４図（ｂ）の（イ）に示す
ように、実際に読み取るべき画像が区間b₅にあり、また
原稿の地肌濃度が濃いためにその信号レベルが他の区間
に比べてかなり低いときに、コントローラ１への読取範
囲の設定を誤って区間b₅′に設定したとする。前記と同
様に、同図（ニ），（ロ）に示すように、設定区間d₅′
に対応するイネーブル信号Ｅとこれにより一定幅だけ短
かいイネーブル信号Ｅ′が出力される。

このとき、前記と同様に同図破線で示すようにイネー
ブル信号Ｅ′によってアナログ画信号のピーク電圧Vpが
検知され、またこの1/2のスレッショルド電圧Vsにより
同図（ハ）に示すようにデジタル画信号DVが作成され
る。また、同図（ニ），（ホ）に示すように、イネーブ
ル信号Ｅに対応して読取画信号SVが出力される。

このように、読取範囲を実際よりも広く誤って設定し
た場合においても、その誤差区間つまりd₅′−d₅の区間
におけるアナログ画信号AVの信号レベルの影響を受ける
ことなく、読取画像信号SVを出力することができる。な
お、上記誤差の許容範囲は定数加算回路2gと定数減算回
路2hに設定する定数の値により決定できる。

以上のように、本実施例ではアナロウン画信号AVのピ
ーク電圧Vpは設定された読取区間より狭い区間で検知
し、その検知レベルに基づいてスレッショルド電圧Vsを
設定して、アナログ画信号AVを２値化し、デジタル画信
号DVを出力するようにしている。これにより、読取範囲
の設定を誤って実際より広くした場合においても、実際
に読み取るべき画信号の地肌濃度を正しく検知するの
で、常に正しい画像読取が行なえるようになる。

なお、本実施例では読取範囲は主走査方向についての
み設定するようにしたが、副走査方向についても読取範
囲の設定を行なう場合は、副走査における所定のタイミ
ングでラッチ回路５を制御すればよい。また、２値化回
路4Cの代わりにアナログデジタル変換回路を配設し、ピ
ークホールド回路4bからのピーク電圧Vpによりその変換
における基準電圧を変えるようにすれば、本発明は多値
化においても同様に適用できる。

［効果］以上のように本発明によれば、１ラインのアナログ画
信号のうち、設定された読取範囲より一定幅だけ狭い範
囲でその信号のピークレベルを検知し、その検知レベル
に基づいて上記アナログ画信号をデジタル化するように
したので、取り出すべき画信号の地肌濃度が正しく検知
され、常に正しい画像読み取りが行なえる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る画像読取装置の光学系
の概略構成図、第２図はその信号処理系のブロック構成
図、第３図は読取制御回路のブロック構成図、第４図は
上記画像読取装置の動作を示すタイムチャート、第５図
はピークホールド回路の回路構成図、第６図は従来の画
像読取装置のブロック構成図、第７図は従来の読取制御
回路のブロック構成図、第８図は従来の画像読取装置の
動作を示すタイムチャートである。１……コントローラ、２……読取制御装置、３……ライ
ンセンサ、４……画信号読取回路、５……ラッチ回路、
６……筺体、７……コンタクトガラス、８……原稿、９
……光源、10,11,12……鏡、13……レンズ、2a……主走
査カウンタ、2b……始点設定レジスタ、2c……終点設定
レジスタ、2d,2e,2i,2j……コンパレータ、2f,2k……フ
リップフロップ、2g……定数加算回路、2h……定数減算
回路。

Claims

(57)【特許請求の範囲】

【請求項１】原稿を光源により照明し、その反射光をレ
ンズにより集光してラインセンサに結像し、ラインセン
サから取り出したアナログ画信号の１ラインごとにその
画信号のピークレベルを検知し、その検知レベルに応じ
て設定した基準電圧に基づいて上記アナログ画信号をデ
ジタル変換し、１ラインの上記デジタル画信号のうち設
定された読取範囲に相当する区間のデジタル画信号を出
力する画像読取装置において、上記ピークレベルを検知
する区間を上記読取範囲に相当する区間より一定幅だけ
狭く設定することを特徴とする画像読取装置。