JP2623261B2 - 拡張可能なプロセッサ部を有する障害許容コンピュータ用情報処理方法および装置 - Google Patents

拡張可能なプロセッサ部を有する障害許容コンピュータ用情報処理方法および装置

Info

Publication number
JP2623261B2
JP2623261B2 JP62278458A JP27845887A JP2623261B2 JP 2623261 B2 JP2623261 B2 JP 2623261B2 JP 62278458 A JP62278458 A JP 62278458A JP 27845887 A JP27845887 A JP 27845887A JP 2623261 B2 JP2623261 B2 JP 2623261B2
Authority
JP
Japan
Prior art keywords
processor
unit
processor unit
units
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62278458A
Other languages
English (en)
Other versions
JPS63220353A (ja
Inventor
ジエフリ・エル・ウイリアムズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ascend Communications Inc
Original Assignee
Stratus Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stratus Computer Inc filed Critical Stratus Computer Inc
Publication of JPS63220353A publication Critical patent/JPS63220353A/ja
Application granted granted Critical
Publication of JP2623261B2 publication Critical patent/JP2623261B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1679—Temporal synchronisation or re-synchronisation of redundant processing components at clock signal level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/165—Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/372—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a time-dependent priority, e.g. individually loaded time counters or time slot
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔利用分野〕 本発明は、拡張可能なプロセツサ部を有するデイジタ
ルコンピユータシステムに関する。特定すると、本発明
は、プロセツサ部、メモリ部および入力−出力部を相互
接続するシステムバスを有し、プロセツサ部が可変数の
１の高度に自律的なプロセツサユニツトを有することが
できるコンピユータシステムを提供するものである。す
なわち、本発明のコンピユータシステムは、１例とし
て、１つのプロセツサユニツト、２つのプロセツサユニ
ツト、５つのプロセツサユニツトまたは８またはそれ以
上のプロセツサユニツトを備えることができ、所望数の
プロセツサユニツトをシステムに接続する以外、ソフト
ウエアまたはハードウエアのいずれについても操作者が
なんら変更を加えることなく、漸次大きいまたは小さい
処理容量を提供することができる。
本発明はまた、実質的に任意の数の他の同種のプロセ
ツサユニツトを有する上述の性質のコンピユータシステ
ムにおいて実質的に自律的に動作するためプロセツサユ
ニツトを提供するものである。
本発明は、プロセツサ部が１または複数のプロセツサ
ユニツトより成り、プロセツサユニツトの上に置かれる
集中化制御装置または管理論理装置またはソフトウエア
を少ししかまたは全々有しないという点で、プロセツサ
部が高度にまたは均一に完全に分配されたコンピユータ
システムに特に応用し得る。この種のコンピユータシス
テムの１例は、１または複数の障害または故障の場合に
おいてさえ実質的に連続的動作を提供するように組織化
された選択された冗長度の動作要素を有する障害許容コ
ンピユータシテムである。
〔従来技術〕
本出願の譲受人であるStratus Computer,Inc.は、こ
の種のコンピユータシステムの１製造者であり、FT20
0、XA400およびXA600の指示でこの種の製品を市販し
た。その会社に譲渡された米国特許第4,453,215号は、
上述の形式の１つの障害許容コンピユータシステムにつ
いて記述しており、本発明は、これと有利に実施され
る。
処理容量に対する要求の変化に合わせるため、処理ユ
ニツトの付加または除去によるコンピユータプロセツサ
部の拡張および逆の縮小は、タスクをプロセツサユニツ
トに割り当てる集中化命令部を有するコンピユータシス
テムにおいては比較的容易に行なうことができる。しか
しながら、この種の中央化組織は望ましくないことが多
い。代わつて、自律系プロセツサユニツトの場合、非集
中化組織が好ましい。
したがつて、本発明の目的は、コンピユータプロセツ
サ部の拡張のため改良された方法および装置を提供する
ことである。
本発明の他の目的は、コンピユータシステムプロセツ
サ部を構成する実質的に自律的なプロセツサユニツトの
数を変更する改良された方法および装置を提供すること
である。
本発明のさらに他の目的は、実質的に自律的なプロセ
ツサユニツトをもつプロセツサ部を有し、容易に拡張可
能なデイジタルコンピユータシステムを提供することで
ある。
本発明のさらに他の目的は、プロセツサユニツトの数
を、最小の操作者動作およびシステム動作プログラムお
よび手続きの最小の変更で変えることができる上述の性
質のコンピユータシステムを提供することである。
本発明のさらに他の目的は、コンピユータシステムプ
ロセツサ部の１または複数の他の類似のプロセツサユニ
ツトと接続する中央プロセツサユニツトであつて、デー
タ処理システムのプロセツサ部にどのようなプロセツサ
ユニツトがあつても、そのプロセツサユニツト間に実質
的に均等にそうでなければ選択的にプロセツサタスクの
分配を行なうための実質的に自律的な手段を含む中央処
理ユニツトを提供することである。
〔発明の概要〕
本発明のデイジタルコンピユータシステムの１つの特
徴は、システムのプロセツサ部を構成する中央プロセツ
サユニツトの数が容易に変更できることである。変更
は、追加のユニツトを簡単にプラグ挿入することによ
り、あるいは逆にシステムからユニツトをプラグ離脱す
ることにより行なわれる。中央プロセツサユニツトの数
の変化は、他の操作者の行動を必要とせず、またシステ
ムソフトウエアまたはその他の動作制御装置に変更を必
要としない。
本発明のコンピユータプロセツサユニツトは、システ
ムの他の類似のプロセツサユニツトがシステムのプロセ
ツサタスクを遂行するように条件づけられていないと
き、ユニツトをして特定の時点にかゝるタスクを遂行せ
しめるタスク分配論理回路を有する。各プロセツサユニ
ツトのタスク分配論理回路は、他のプロセツサユニツト
の同じ論理回路に関して選択された同期状態で動作し、
異なるプロセツサユニツトが１時に１つずつ、それ故異
なる時点に動作を可能化され、システムのプロセツサタ
スクを遂行するようになされている。
さらに本発明にしたがうと、各プロセツサユニツト
は、コンピユータシステム内におけるこの種のユニツト
の数に逆の関係で、プロセツサタスクを遂行せしめられ
る継続時間を変更させる。例えば、プロセツサ部に２つ
のプロセツサユニツトを有するシステムにおいては、２
つのプロセツサユニツトは、システムのプロセツサタス
クを遂行する際に交番し、各プロセツサユニツトが、普
通、動作時間の半分の間かゝるタスクを遂行せしめられ
る。システムが３つのプロセツサユニツトに拡張される
と、ユニツトは、やはり一度に１つシステムプロセツサ
タスクを遂行せしめられる。各プロセツサは、このタス
ク分配動作を自律的に提供する。それゆえ、コンピユー
タシステムは、プロセツサ部を構成する可変数の１組の
プロセツサユニツトの動作のスケジユールを設定するた
めの中央マスタまたは類似の制御装置を全く必要としな
い。
本発明のプロセツサユニツトのさらに他の特徴は、シ
ステム内の各プロセツサユニツトが同期動作を提供し得
るという点で、システム内の数台のプロセツサユニツト
の同期が分配的に遂行されるということである。すなわ
ち、１つの実施例において、追加のプロセツサユニツト
がコンピユータシステムに接続されるとき、それがシス
テム内の他のプロセツサユニツトと同期を達成するま
で、オフライン状態に留まり、したがつて動作信号を伝
送しない。しかして、この動作信号は、普通、保守、イ
ニシヤライズまたは診断信号を除いてよい。この同期
は、他のいずれのプロセツサユニツトもシステムに信号
を伝送していないとき、プロセツサユニツトのいずれか
１つにより提供できる。
本発明の好ましい実施例にしたがうと、コンピユータ
システムの各中央処理ユニツトは、分配カウンタの形式
の分配タイマを有する。しかして、この分配カウンタ
は、初期化され、システムの他の中央プロセツサユニツ
トのすべての他の分配カウンタと同期してステツプ動作
またはその他の方法でインクリメントする。しかしなが
ら、各分配カウンタは、すべての他の分配カウンタの計
数状態と異なる計数状態にイニシヤライズされる。各分
配カウンタは、任意のシステム時間隔にて、他のすべて
のプロセツサユニツトの計数値と異なる計数値を生ず
る。
本発明の他の特徴は、各プロセツサユニツトの分配カ
ウンタが、適当には少なくともそれがイニシヤライズさ
れる度に、システムの他のプロセツサユニツトの数を識
別する信号を受信する。分配カウンタは、このサイズ信
号に応答して、カウンタがサイズ信号の値により決定さ
れるカウント数でサイクル動作するようにステツピング
シーケンスを選択する。すなわち、各分配カウンタは、
タスクが分配されるべきプロセツサ部の他のプロセツサ
ユニツトの数にしたがつて決定される所定のステツプ数
後サイクル動作する。
選択されたタスクを遂行する各プロセツサユニツトの
内の要素は、分配計数値の選択された値に応答して指示
されたタスクを遂行する。各ユニツトは、普通、各他の
ユニツトと同じ位の繁度で分配カウンタの任意の選択さ
れた値を有するから、各プロセツサユニツトは、システ
ムのプロセツサ部の各他の中央処理ユニツトと本質的に
同じ繁度ないしデユーテイサイクルでその選択されたタ
スクを遂行する。またはそのタスクを遂行するように可
能化される。このようにして、プロセツサユニツトは、
動作が非常に自律的に留まり、しかもプロセツサタスク
は、任意の時点においてプロセツサ部においてオンライ
ンであるプロセツサユニツトの数と関係なく、それらの
間に実質的に等しく分配される。
システムプロセツサ部を構成する１組の中央処理ユニ
ツトは、サブセツトとして組織化できることに注意して
ほしい。かゝるサブセツトのユニツト内の分配カウンタ
は、好ましくは、周知の態様で、イニシヤライズされ、
同じまたは異なる計数状態にインクリメントされるのが
よい。例えば、各中央プロセツサユニツトが１つの他の
同一のユニツトとサブセツト内にあつて組み合わされ
た、すなわち二重のユニツト対を形成する１つの好まし
い実施例において、２つのユニツトは、最下位デイジツ
トにおいてのみ異なる計数状態にイニシヤライズされた
分配カウンタを有する。さらに、２つのカウンタのイニ
シヤライズ値およびインクリメントシーケンスは、２つ
のカウンタが最下位桁においてのみ異なるように選択さ
れる。それゆえ、２つの対をなす分配カウンタは最下位
デイジツト以外のすべてのデイジツトがつねに同じ計数
値にある。この他の特徴の場合、プロセツサタスクは、
プロセツサユニツトのサブセツト間に容易に分配でき
る。
以下に例示の具体例において、コンピユータシステム
のプロセツサ部は、上述の態様でバス調停タスクおよび
割込み応答タスクを分配する。
本発明の他の特徴は、プロセツサ部に加えて、メモリ
部、入−出力部、およびプロセツサ部とメモリ部および
入出力部の各々との間で信号の伝達を行なうためのバス
部を備えるデイジタルデータプロセツサ装置のプロセツ
サ部の拡張／収縮のための情報処理方法を提供すること
である。
本方法は、プロセツサ部に、各々少なくとも１つのプ
ロセツサユニツトを有する少なくとも第１および第２組
のプロセツサユニツトの諸ステツプを含む。
他のステツプは、各プロセツサユニツトとともに、情
報処理タスクおよびプロセツサタスクを遂行することで
ある。プロセツサタスクとしては、普通、バス部を経て
受信される割込み信号に対する応答、バス部に対するア
クセスのための調停およびプロセツサユニツトの同期を
含む。
本方法はまた、他の組のプロセツサユニツトと実質的
に自律的に、任意の１組のプロセツサユニツトとともに
選択されたプロセツサタスクを遂行することを含む。他
の組のプロセツサユニツトによるプロセツサタスクの遂
行を除外して、任意の１組のプロセツサユニツトによる
プロセツサタスクのこの遂行は、プロセツサ部における
プロセツサユニツトの組の数に逆比例する時間続く。
本発明の方法の他の特徴は、相互に選択された同期状
態にある複数組のプロセツサユニツトに依り情報処理動
作を開始することである。本発明の方法のさらに他の特
徴は、他のプロセツサユニツトの対応するクロツク手段
と同期されかつかゝるクロツク手段から選択的にオフセ
ツトされたプロセツサ内のクロツク手段を用いて各組の
プロセツサユニツトによるプロセツサタスクの遂行のス
ケジユールを設定することである。
本発明に依る上述の特徴を有するコンピユータシステ
ムの重要な特徴は、プロセツサユニツト部に本質的に任
意の数の自律的中央プロセツサユニツトを採用でき、そ
してこのプロセツサユニツトの数を、最小の操作者動
作、およびシステム形態および動作ソフトウエアへの最
小の影響で変更できるということである。しかし、プロ
セツサユニツト間におけるタスクの分配は、一般に効率
的なシステム動作について所望されるところにしたがつ
て、実質的に一様にすることができる。本発明のこれら
およびその他の特徴は、以下の記載から一層明らかとな
ろう。
〔例示の具体例の説明〕
第１図はプロセツサ部12、メモリ部14、入−出力部1
6、およびバス部18を有するコンピユータシステム10で
具体化された本発明を例示している。バス部18は、プロ
セツサ、メモリおよび入−出力部間においてデータおよ
び命令を含む情報の通信を行なう。コンピユータシステ
ム10は、米国特許4,453,215号に記載のような障害許容
型から成るものとして例示されており、したがつて、選
択された二重のハードウエアを有する。詳述すると、例
示のシステムは、中央処理部12に２つの同一の中央プロ
セツサユニツト20および22を有し、メモリ部14に２つの
同一のメモリユニツト24および26を有する。
例示の入−出力部16は、各々周辺装置32a、32b、32c
および32dに接続された同一のＩ−Ｏ制御装置28および3
0を有する。さらに、他の１つのＩ−Ｏ制御ユニツト34
が、他の周辺装置36aおよび36bと接続されて示されてい
る。周辺装置32および36は、デイスクドライバ、プリン
タ、CRTターミナル、書類読取装置、キーボードまたは
通信リンクさらにはバスネツトワークとし得、そしてこ
れらはすべて通信システムにおいて従来のものである。
入出力部は、１例として、１対の二重制御ユニツト28
および30、ならびに非二重制御ユニツト34を備える。コ
ンピユータシステム10は、本発明の技術思想内において
入−出力制御装置および周辺装置の他の異なる組織およ
び配置を有することができる。同様に、本発明は、例示
の二重ハードウエアを有さないシステムまたは異なる配
置を有するシステムで実施できる。
さらに第１図を参照すると、例示のバス部18は、それ
ぞれＡバスおよびＢバスと称せられる２つの同一のバス
38および40を備え、またＣバス42を有する。Ａ、Ｂバス
は、各制御ユニツト、メモリユニツトおよびプロセツサ
ユニツトに接続される。一般に、ＡバスおよびＢバス上
の信号は、システム10のユニツト間で情報転送を実行す
る。したがつて、これらのバスは、少なくとも機能、ア
ドレスおよびデータ信号を運ぶ。例示の具体例におい
て、これらのバスはまた、システムタイミング信号およ
び電力を運ぶ。
Ｃバス42は、各プロセツサユニツトに接続するセグメ
ント42aを有し、また各メモリユニツトに接続するセグ
メント42bを有する。他のＣバスセグメント42cは、各Ｉ
−Ｏ制御ユニツトに接続される。例示のシステムにおい
て、互に別個のＣバスの数本のセグメントは、各々、そ
れが接続されるユニツトにのみ関係する信号を運ぶ。こ
の信号には、診断保守信号およびイニシヤライズ信号が
含まれる。例示のシステムは、さらに、システムタイミ
ング信号をＡバス38およびＢバス40に供給するシステム
クロツク44を備える。また、システム電力部46が設けら
れているが、この電力部は、２本のバス38および40を経
てユニツト20、22、24、26、28、30および34に動作電力
を供給する。単一の共通バス部18は、システムユニツト
を相互接続し、それらの間のすべての情報転送およびそ
の他の信号伝送を行なう。バス部はまた、主電源46から
システムのユニツトに動作電力を供給し、またシステム
クロツク44からシステムタイミング信号を供給する。
本発明にしたがえば、コンピユータシステムは、さら
に、プロセッサ部12に、プロセッサユニット20および22
と同様にバス部118に接続された追加の中央プロセッサ
ユニット48を有する。ユニット48は、同様に接続された
同じ中央プロセッサユニット50と対で例示されている。
追加の中央プロセッサユニット（単−または対）を、第
１図の破線図で指示されるごとく、同様にシステム10に
接続してよい。
システム１の動作の１側面は、障害の不存在の場合、
対の中央処理ユニット20および22は、相互にロックステ
ップ同期で動作する。すなわち、対の両ユニットは、Ａ
バスおよびＢバスを同じように駆動し、また２本のバス
により同じように駆動される。同じことは、対の中央プ
ロセッサユニット48および50についても言える。また、
対のメモリユニット24および26についても言える。
このように、ロックステップ同期とは、バス上の２つ
の対のユニットが、実質的に同時に同一の動作を遂行す
ることを意味する。前掲の米国特許第4,453,215号は、
ロックステップ同期に関して詳しく説明しているが、そ
の第２コラム、46〜49行にその例を示しており、ロック
ステップ同期においては、プロセッサモジュールの２つ
の対のメモリユニットが、通常、完全に同期状態で、２
本の対のバスを駆動し、そしてバスに依り駆動されると
説明されている。またその第10コラム、66〜68行はその
定義を示しており、ロックステップ同期で動作すると、
２つのユニットはＡバスおよびＢバスを同じように駆動
し、そして両ユニットはその２本のバスにより同じよう
に駆動されると説明されている。
他方、周辺制御ユニツト28および30は、相互に完全同
期で動作しないものとして示されており、それゆえ、相
互に非同期で動作する周辺装置32a、32b、32cおよび32d
と接続し得る。デイスクメモリは、かゝる周辺装置の１
例である。デイスクメモリ周辺装置とともに無障害の動
作中、各制御ユニツト28および30は、バス38および40か
ら受け取るデータを、それと接続された１つの周辺デイ
スクメモリ上に書き込む。各々各制御装置28および30に
接続された２つのデイスクメモリは、同一のデータを含
む。読取動作中、システム10は、読取動作を最短の時間
で行なうためにどの制御ユニツト28および30が利用でき
るかにしたがつて（この最短時間は普通最短のメモリア
クセスタイムを意味する）これらの２つのデイスクメモ
リの一方から記憶されたデータを読み取る。図示されな
い代替例は、２つの制御ユニツト28および30が、普通の
周辺バスを介して同期動作し得る多数の周辺装置に接続
される場合であり、そしてこの場合、２つの制御ユニツ
ト28および30はロツクステツプ同期で動作し得る。この
同期動作は、例えば、他にもあるがキーボード、デイス
プレイターミナルおよびモデムのような周辺装置に適当
である。対のユニツトなしに動作するものとして例示さ
れる周辺制御ユニツト34は、普通、他の周辺制御装置28
および30と非同期的に動作し、周辺装置36Aおよび36Bに
対して適当なプロトコルにしたがつてそれが接続される
これらの装置36Aおよび36Bを作動する。
さらに、第１図を参照して説明すると、ユニツト20
は、システム10の30および34、48および50を介して、各
情報の転送中障害状態についてチエツクする。障害が検
出されると、問題のユニツトは、Ａバス38またはＢバス
40のいずれかを駆動することを不能化される。これによ
り、コンピユータシステムは、潜在的障害情報を任意の
ユニツト間で転送することを阻止される。しかしなが
ら、障害ユニツトが相手のユニツトを有する場合、相手
のユニツトは動作し続ける。かくして、システムは、障
害状態を検出し、使用者に明らかな中断なしに動作を続
けることができる。第１図のシステム10の構造および動
作についてのこれ以上の説明については、米国特許第4,
453,215号を参照してほしい。
このように、システム10のプロセツサ部12は１組の１
または複数の同一のプロセツサユニツトを有し、例示の
システムは、４つのかゝるユニツト20、22、48および50
を備える。さらに、これらのユニツトは、２つより成る
サブセツトで組織化されるものとして例示されており、
障害の不存在の場合、ユニツト20および22は、相互にロ
ツクステツプ同期で動作し、同一の動作を遂行する。対
のプロセツサユニツト48および50の他の例示の対は、同
じ態様で動作する。障害の場合、例えばユニツト48にお
いては、相手のユニツト50が中断なく動作し続ける。
プロセツサ部12は、集中化制御装置またはマスタスケ
ジユーリング要素をもたない。むしろ、排他的にプロセ
ツサユニツトから構成されるものとして例示されてい
る。さらに、プロセツサ部12を構成する中央プロセツサ
ユニツト20、22、48および50は、各プロセツサユニツト
が、スタートアツプルーチンおよび診断および保守手続
きのような選択された非処理動作を除き、他のものと実
質的に独立に動作するという点で高度に自律的である。
それゆえ、コンピユータシステム10は、バス部と接続さ
れるいずれか１つの中央プロセツサユニツトのみで動作
し得る。すなわち、すべての他の中央プロセツサユニツ
トはプラグで取り外ずされて除去され、代わりに任意の
複数のプロセツサユニツトがそのように接続される。
２またはそれ以上のプロセツサユニツト、または組み
合わされたユニツト対がシステム10中で活動中の場合、
本発明では、自動的に１または複数のユニツトより成る
サブセツトが任意の時点に特定のタスクを遂行し、さら
に、かゝるタスクの実行が、ユニツトのサブセツト間に
一様に、または他の選択された繁度で分配されるように
用意されている。システム中の任意数のプロセツササブ
セツトでこの動作をこのように自動的に達成することに
より、プロセツサ部は本質的に意のまゝに拡張・縮小す
ることができ、マルチサブセツトプロセツサ部の効率は
相当増大される。このタスク分配により避けることがで
きる特定の不効率として、プロセツサユニツトの不必要
な割込み、望ましくないプロセツサ操作および不確かさ
をもたらすことがある冗長性が含まれる。
この態様において分配されるタスクは、プロセツサ部
（セクシヨン）タスクと称される。これは、プロセツサ
部において１つのサブセツトが動作せしめられる限り、
タスクを遂行するためにどのサブセツトが動作せしめら
れるかは差を生じないからである。１つのかゝるプロセ
ツサ部タスクは、バス部にアクセスして、例えば入−出
力制御装置を経てメモリユニツトまたは周辺装置とのデ
ータ転送のため、情報を送出することである。すなわ
ち、例示のシステム10は、バス部が、一時に所与の形式
の単一の情報転送動作、例えばサイクル限定動作、アド
レス動作またはデータ転送動作のごとき動作を受け入れ
るように組織される。したがつて、システムは、少なく
ともプロセツサユニツトがバスに対するアクセスを調停
することを必要とする。このプロセツサ部タスクの上述
の分配により、一時に１つのプロセツササブセツトのみ
が、バス調停に対して最高の優先性を有することがで
き、調停のランキングは可変数のプロセツササブセツト
間で分配される。
プロセツサ部タスクの他の例は、割込み要求の取扱い
である。プロセツサは部に対する割込み要求は、例え
ば、周辺装置またはメモリユニツトがプロセツサユニツ
トに送出すべき情報を有するとき、またそれがプロセツ
サユニツトから他の情報を受け取る用意が整うときであ
る。割込みはまた、１または複数の他のプロセツサユニ
ツトがすでにオンラインにあるとき、新しく接続された
プロセツサユニツトがオンライン処理動作を開始する用
意が整うときにも起こる。システム10の効率は、１つの
プロセツササブセツトのみがどのような動作が進行中で
もそれを中断してかゝる割込みを取り扱うときには向上
される。
本発明により複数のプロセツサユニツトのいずれか１
つに分配される他のプロセツサ部タスクは、サブセツト
の同期である。サブセツトは、普通、１つのプロセツサ
ユニツトがターンオンされるときコンピユータシステム
マスタクロツクに同期されるはずである。１つのみのプ
ロセツササブユニツトがこの同期を開始することが望ま
しい。
一般にこれらのプロセツサ部タスクのいずれかを遂行
するための１つのプロセツササブユニツトの選択には、
実際には数種のサブユニツト間のインタラクシヨンが含
まれる。本発明は、このインタラクシヨンがプロセツサ
サブセツトの選択された同期に限定されるように所望の
動作を達成する。そうでなければ、サブセツトは相互に
自律的に動作する。
本発明は、同一のプロセツサユニツトで、したがつて
いずれかのユニツトまたはいずれかの別個の装置でマス
タ制御を提供することを必要とせずに、この疑似的なイ
ンタラクテイブなタスク分配結果を達成する。代わり
に、本発明の各中央プロセツサユニツトは、他のユニツ
トの不存在の場合または１または複数の他のユニツトが
存在する場合、そして対であつてもなくても、そのユニ
ツトがプロセツサ部タスクを遂行せしめられるとき、ス
ケジユールを設定するタスク分配論理回路を含む。タス
ク分配論理回路は、システム内の他の中央処理装置の数
を補償し、自動的に応答して、タスクをプロセツササブ
セツト間に一様に、または他の選択された繁度で分配す
る。
このように、各中央プロセツサユニツトにこのような
タスク分配論理回路を設けることにより、システム10は
プロセツサ部12に可変数のユニツトを有することがで
き、しかも、バス部に接続される所望数のプロセツサユ
ニツトを提供する以外操作者のインタラクシヨンを必要
とせず、かつ任意のソフトウエアプログラムまたはその
他の動作制御装置またはルーチンの操作者の変更なしに
これが行なわれる。
第２図は、他の中央プロセツサユニツト22、48および
50を代表する例示の中央プロセツサユニツト20が、該ユ
ニツト内の障害検出のため２つのプロセツサ段20aおよ
び20bを有することを示している。プロセツサ段20aは、
プロセツサ要素52a、局部制御要素54a、メモリ要素56a
および局部制御要素、プロセツサおよびメモリ要素とバ
ス部間で信号を伝送するマルチプレクサ要素58aを備え
る。他のプロセツサ段20bは、同様に、プロセツサ部52
b、局部制御要素54b、メモリ要素56bおよびマルチプレ
クサ要素58bを有する。２つのプロセツサ段20aおよび20
bのメモリ、プロセツサおよび局部制御要素は、同様
に、かつ相互に全体的ロツク−ステツプ同期で動作す
る。１対のトランシーバ60aおよび60bが、マルチプレク
サ58aおよび58bとＡバス38およびＢバス40との間に交叉
接続されており、バス従属制御信号に応答して、同時に
ＡバスおよびＢバスと、またはいずれか一方のバスと通
信を行なう。
プロセツサユニツト20はまた、比較要素62を備える
が、この比較要素62は、プロセツサ段20aをプロセツサ
段20bの対応する信号と比較し、２段階の対応する信号
が異なるとき障害信号を発生する。プロセツサ部20はま
た、各トランシーバ60aおよび60b、およびバス部18のＣ
バスセグメント42aと接続された共通の制御要素64を有
する。制御要素64は、他の動作もあるが、障害信号に応
答して普通エラー信号を発生し、そしてこのエラー信号
を、システム10の全ユニツトに伝送のためＡバス38また
はＢバス40または両バスに選択的に供給する。制御要素
はまた、障害信号に応答して、プロセツサをオンライン
状態からオフ状態に切り替える。この動作は、ユニツト
が信号をＡおよびＢバス上およびＣバス上に駆動するの
を不能化する。たゞし、普通、診断信号に応答すること
を除く。
第２図を参照すると、各論理制御要素54aおよび54b
は、タスク分配論理回路66を備える。例示される論理回
路は、タスク分配回路と同期回路を備える。タスク分配
回路は分配計数値を発生するが、この分配計数値は、シ
ステムタイミング信号と同期して、したがつて、コンピ
ユータシステムの各他の中央プロセツサユニツトの分配
計数値と同期してステツプ動作する。さらに、各中央プ
ロセツサユニツトのタスク分配回路は分配計数値を発生
するが、この計数値は、コンピユータシステムのどの選
択された他のプロセツサユニツトに発生される計数値と
も異なるという点で独特である。１つの好ましい配置
は、各プロセツサユニツトの分配計数値が、システムの
どの他のプロセツサユニツトの分配計数値とも異なるよ
うにすることである。１つの代替例は、計数値が相手の
プロセツサユニツトと計数値と同じであるように、各サ
ブセツトのプロセツサユニツトが、同じ分配計数値を生
じ、システムのどの他のプロセツササブユニツトの分配
計数値と異なるようにすることである。さらに、分配計
数値のステツプ動作は、システム中の中央プロセツササ
ブセツトの数にしたがつてサイクル動作する。
かくして、システム内の数組のプロセツサの分配計数
値は、選択された値を有することで交番し得る。すなわ
ち、各プロセツササブセツトが一度その選択された分配
計数値を有し、ついで各他のプロセツササブセツトがそ
の同じ分配計数値を有した後のみ２度目にその計数値を
有する。各プロセツササブセツトは、この選択された計
数値に応答して、例えば、他のプロセツササブセツト間
において最高のバス調停優先順位を有する。また、各プ
ロセツササブセツトは、分配計数値の選択された値（こ
れは１つの割り当てられた高調停優先順位と同じまたは
それと異なる）に応答して、割込み要求に応答するよう
に可能化される。
分配計数値の選択された他の値は、１つのプロセツサ
サブセツトを第２の高調停優先順位をもたらせるように
これを可能化できる。同様に、選択された分配計数値
で、一時に１つのプロセツササブセツトの動作を可能化
し、第２のものをプロセス割込みに利用可能とすること
ができる。
第３図を参照すると、プロセツサ論理制御要素54の分
配回路70は、適当にプロセツサユニツトコネクタ72を経
て、システムキヤビネツト背面上のスロツト番号接続74
a、74b、74cおよび74dに接続される。コネクタを介して
接続74に給電する例示の各導線は、プルアツプ抵抗を介
して正の電源電圧に接続される。スロツト番号接続は、
そのプロセツサユニツトが接続される背面スロツトの識
別番号を特定するようにセツトされる。例示の接続74
は、接地への接続または開放開路のいずれかである。接
続74aおよび74dは前者の形式より成り、残りの接続74b
および74cは他の形式より成る。接地接続は論理０値を
発生し、他方プルアツプ抵抗を有する開放接続は、論理
１値を有する。例示される１組のスロツト番号接続は、
頂部から始めて読まれるとき「0110」のスロツト番号を
提供する。
プロセツサコネクタ72は、背面接続74からのスロツト
番号を、分配回路70の分配カウンタ76の入力に供給す
る。例示される分配カウンタ76に対する他の入力は、プ
ロセツサ部12の中央プロセツサユニツトの数を識別する
CPU数信号、分配カウンタ76の計数値をインクリメント
するステツプ信号、およびロード信号である。プロセツ
サユニツトにおける命令シーケンス（例えばソフトウエ
アまたはフアームウエア）により、プロセツサユニツト
がキヤビネツト背面にプラグ挿入された後最初にターン
オンされるときプロセツサユニツトが実行するスタート
アツプルチンの一部として、CPU数信号が発生される。
プロセツサスタートアツプシーケンスは、例えば、プロ
セツサ部12に割り当てられるすべてのプロセツサスロツ
トを尋問することによりこの信号を発生する。
分配回路70のタイミング分周器78は、ＡおよびＢバス
38および40から受信されるシステムクロツク信号を分割
することによりステツプ信号を発生する。
分配カウンタ76のロード入力信号は、バス部18から受
信する命令に応答してプロセツサユニツトが発生する同
期信号であり、第４図を参照して以下に説明されるよう
にシステムプロセツサ部12のすべての他のプロセツサユ
ニツトと同期して分配カウンタをロードする。タイミン
グ分周器78はまた、図示のように同期信号を受信する。
分配カウンタ76からの多桁計数値出力は、ドライバ80
に供給され、該ドライバは、それをＡバス38の抑止導線
82に供給する。中央プロセツサユニツト20の他のプロセ
ツサ段20bは、論理制御要素54b内の分配論理回路66とと
もに同一の調停要求計数値信号を発生し、これがＢバス
40に供給される。
第３図を参照すると、Ａバス38は、１組の４つの調停
導線82a、82b、82cおよび82dを有するものとして例示さ
れており、該導線は、システムキヤビネツト背面上の16
の電気的レセプテイカル84a、84b、84c……84pに接続さ
れている。各レセプテイカル84にはスロツト番号が割り
当てられており、例示のレセプテイカルは、「０」〜
「15」まで対応して番号が付されている。各レセプテイ
カル84は、Ａバス38の４本の調停導線82およびサイクル
要求導線86に対する垂直接続列として簡単に例示されて
いる。このように、回路は、４本の調停導線を有してお
り、各々別個のレセプテイカル84に接続された（２）４
すなわち16のユニツトを取り扱うことができる。５本の
調停導線を有する回路網は、例えば32のアクセス要求ユ
ニツトを取り扱うことができる。
サイクル要求導線86は、第３図に示されるように、Ａ
バス38に沿つて全レセプテイカル84に連続的に延びてい
る。他方、調停導線82は、１つのみ、すなわち２進値
（２）３が割り当てられた導線のすべての16のコネクタ
84に連続的に延びるように、２進論理にしたがつてセグ
メント化されている。この導線は、Inh（８）（Inhibit
Eight）で指示される信号を搬送する。残りの調停導線
82c、82d、および82aは、それぞれInh（４）信号、Inh
（２）信号およびInh（１）信号をそれぞれ搬送するも
のとして指示されている。調停導線82cは、各セグメン
トが８個の順次の優先順番のレセプテイカル84に接続さ
れるようにセグメント化されている。かくして、この導
線82cの第１のセグメントは、スロツト番号０〜７が割
り当てられたレセプテイカルを一緒に接続し、第２のセ
グメントがスロツト番号８〜15のレセプテイカルを一緒
に接続する。同様に、Inh（２）導線82bは、各４つの順
次の優先順番のレセプテカルを一緒に接続するようにセ
グメント化され、導線82aは、各２つの順番のレセプテ
イカルを一緒に接続するようにセグメント化される。各
場合とも、所与の調停導線の異なるセグメント間、また
は異なる導線の異なるセグメント間には接続はない。
第３図の右側に示されるように、Ａバス38の端部に
は、バスターミネータ88が、1n（８）調停導線82dおよ
びサイクル要求導線86を別個のプル−アツプ抵抗を介し
て正の電源電圧に接続している。すべての全プルアツプ
抵抗も同様に、調停導線82c、82bおよび82aの各端子セ
グメントからプルアツプ電源電圧に接続されている。こ
れらの終端およびプルアツプ接続は、通常、各導線82セ
グメントおよび導線86を選択された正電圧すなわちプル
アツプ状態に維持する。他方、接地またはその他の低電
圧外部信号は、所与の導線および導線セグメントの電圧
をこの通常の正状態から引き下げることができる。
第３図をさらに参照すると、ドライバ80に対する他の
入力信号は、CPU数信号および調停要求信号である。CPU
数信号は、ドライバ80が調停導線82のいずれを作動する
かを特定する。例えば、CPU数信号が、４つのプロセツ
ササブセツトが接続されることを指示すると、ドライバ
80はInh（１）およびInh（２）導線のみを作動し、他方
16のプロセツササブセツトを識別する信号であると、装
置はすべての４つの抑止導線82を作動する。プロセツサ
ユニツト20は、例えばシステムの他のユニツトに伝送す
べき情報を有するとき局部制御要素54に調停要求信号を
発生する。ドライバ80は、調停要求信号に応答して、分
配カウンタからの計数値にしたがつて、CPU数信号が特
定するのと同数の抑止導線82のセグメントに接地レベル
信号を供給する。
グラントデコーダ90は、カウンタ76からの分配計数値
出力を入力信号として受信し、それを、プロセツサがそ
のコネクタ84を経て接続されるバスInh導線セグメント
およびサイクル要求導線から受信される他の１組の入力
信号と比較する。グランドデコーダは、論理的に排他的
OR回路として機能し、したがつて、それが受信する２組
の入力信号が完全一致のときのみその出力線に断定的な
グラント信号を発生する。これは、デコーダが接続され
るプロセツサ段が分配計数値を発生してバス調停導線に
供給しており、同じときに他のユニツトがより高次の優
先順位分配値をバスに供給していないときに起こる。
グラントデコーダ90に供給される他の入力信号は、パ
ートナーフラグと称される。この信号は、プロセツサユ
ニツトが相手のプロセツサユニツトを有するとき、グラ
ントデコーダに、他の２入力に受信される最下位桁信号
を放棄させる。これは、例示のシステムにおいては、相
手のプロセツサユニツトが、２つの対のプロセツサユニ
ツトからの２分配計数値が最下位桁においてのみ異なり
他の点で同一であるように識別される隣接するスロツト
番号に接続されているからである。
第３図に示されるプロセツサ段28の例示の分配回路70
の動作において、分配カウンタ76は、プロセツサがシス
テム10にプラグ挿入されると、背面接続から連続的にス
ロツト番号を受け取る。プロセツサユニツト20がバス部
18から同期信号を受信すると、分配カウンタ76はスロツ
ト番号をロードし、タイミング分周器は同期される。し
かして、同期信号の受信は、例えば、ユニツトが最初に
システムにプラグ挿入されるとき、または他の中央プロ
セツサユニツトがシステムにプラグ挿入されるときのみ
起こる。同期信号は、システム10の全プロセツサユニツ
トに供給され、したがつて上述の両動作は、すべての他
のプロセツサユニツトの対応する回路の同じ動作とロツ
ク−ステツプ同期で起こる。それゆえ、システムプロセ
ツサ部の各分配カウンタは、同期に、たゞし各々異なる
スロツト番号でロードされる。さらに、システムプロセ
ツサ部の数個の分配カウンタは、その後、システムクロ
ツク信号に応答して各々そのタイミング分周器78から受
信するステツプ信号に応答してロツク−ステツプ同期で
ステツプ動作する。
全システム処理部中の各分配カウンタ76はまた、シス
テム処理部におけるプロセツサユニツトの数を識別する
同一のCPU信号を受信する。各分配カウンタは、この信
号に応答して、システムのプロセツサユニツトの数に対
応するステツプ数後サイクル動作する。詳述すると、２
つの対の中央プロセツサユニツトの唯一のサブセツト例
えば第１図のユニツト20および22を有するプロセツサ部
12においては、CPU数信号は、プロセツサ部に２つのプ
ロセツサユニツトがあることを識別する。さらに、１つ
の特定の好ましい具体例において、２つのユニツトが背
面スロツト番号４および５に接続される。それゆえ、２
つのプロセツサユニツトの分配カウンタは、同じ計数値
４および５にロードされる。これは、それぞれ２進「10
0」および「101」である。この配置の場合、分配カウン
タは、各ステツプ信号に応答して、計数値の最下位桁の
みを変更する。
本具体例のシステムが、第１図に示される示される１
組のプロセツサユニツト20、22、48および50の１組のよ
うな４つの中央プロセツサユニツトを有する場合、中央
プロセツサユニツトは、16進数８、９、ＡおよびＢで指
示されるスロツトに接続される。分配カウンタ76は、シ
ステム内の所定数の４つのユニツトを指示するCPU数信
号に応答して、まず最下位ビツトを変更し、ビツト１を
再び変更し、最下位ビツトを変更し、ついでビツト１等
を変更する計数順序で動作する。
かくして、４つのプロセツサユニツトが順次の時間間
隔で発生する16進分配計数値は、下記の表Ｉで示される
ごとくである。
さらに他の例として、このシステムが８つの中央プロ
セツサユニツトを有すると、それらはスロツト番号０、
１、２、３、４、５、６および７に接続される。対応す
るCPU数信号に対応して、数個のプロセツサユニツトの
分配カウンタ76は、順次最下位ビツト、ビツト１、最下
位ビツト、ビツト２等を変更する計数順序で動作する。
下記の表IIは、順次の時間間隔の間に各プロセツサユ
ニツトの得られた16数分配計数値を示す。
かゝる分配計数値順序の場合、プロセツサ部の各プロ
セツサユニツトは、いつでも、すべての他のプロセツサ
と異なる分配計数値を有する。したがつて、各プロセツ
サユニツトは、システム内の他のプロセツサユニツトに
対して等しい時間分配基準で一時に１つの最高の調停順
位を有する。さらに、スロツト０および１内のユニツト
が１つのサブセツトを構成するように組み合わせられ、
スロツト２および３が他のサブセツトを構成し、スロツ
ト４および５およびスロツト６および７のユニツトがそ
れぞれ２つの他のサブセツトを構成すると、各サブセツ
ト内の分配計数値は、最下位デイジツトのみが異なる。
さらに、最下位デイジツトが無視されると、ユニツトの
各サブセツトは、すべての他のサブセツトから異なる分
配計数値を有し、１時に１つ等しい時間分配基準で最高
調停値を有する。
各プロセツサは、他のプロセツサユニツトの動作を監
視することなく、かつどのような無効化監視システム制
御装置またはマスタプロセツサを用いることなくこの動
作を達成する。プロセツサユニツトの組合せに対するシ
ステム規模の入力は、単に、各プロセツサに加えられる
異なるスロツト数、システムクロツク信号および共通の
スタートアツプの同期信号である。
第３図を続けて参照すると、プロセツサ部12の各例示
のプロセツサユニツトは、選択された分配計数値にのみ
応答して外部割込みに応答する。かくして、任意の時点
に、プロセツサ部の唯一のプロセツササブセツトのみが
外部割込みに応答する。他のプロセツササブセツトは、
本質的に、これを無視し、すべての動作時間を問題の処
理に当てる。
また第３図に図示されるように、本発明においては、
分配カウンタ76からの分配計数値を割込みデコーダ92に
加えることにより、タスク分配動作が達成される。割込
みデコーダ92の出力は割込みゲート94に供給される。割
込みゲートへの他の入力は、線96上のプロセツサ空信号
および線98上の割込み要求信号である。割込みゲートは
割込み信号を発生し、そしてこの割込み信号は、プロセ
ツサをして、２つの状態のいずれかで割込み要求に応答
せしめる。１つは、線96上の空信号により指示されるよ
うにプロセツサが空のときである。
他の状態は、デコーダ92に供給される分配計数値が、
既座割込み値として確認するようにデコーダがセツトさ
れる値を有するときである。普通、システムプロセツサ
部の数個のプロセツサユニツトの全割込みデコーダは、
同一の分配計数値を即座割込状態として解読するように
セツトされる。異なるプロセツサの分配カウンタは、一
時に１つのみ所与の計数値を得るから、１つのプロセツ
サユニツトの１つのプロセツサユニツトしか任意の時点
に既座割込信号を発生しない。さらに、パートナーフラ
グ信号も割込みデコーダ92に供給される。このように、
プロセツサユニツトの各サブセツトは、分配計数値を採
用して、サブセツトが外部割込に応答する時点をスケジ
ユール設定し、また逆にそれが動作を継続し、プロセツ
サユニツトの他のサブセツトが所与の割込みに応答すべ
き時点をスケジユール設定する。
割込みは、例えば、周辺装置CPUに転送すべき情報を
有するときに発生される。詳述すると、第３図の分配回
路70は、前述のように、システムのバックプレイン上の
スロット接続74に接続されている。分配カウンタ76は、
プロセッサがシステムにプラグ装入されれば、バックプ
レイン接続から連続的にスロット番号を受信する。
システム内の各分配カウンタ76は、前述のように異な
るスロット番号を有している。数個のプロセッサ内のこ
れらのカウンタ76は、最下位ビット、ビット１、最下位
ビット、ビット２、そして以下そのようにビットを順次
変更する計数シーケンスで動作する。したがって、各カ
ウンタ76は、任意の１時点に、すべての他のプロセッサ
と異なる分配計数値を有し、そして各プロセッサは、他
のプロセッサユニットに関して等しい時間分配基準で任
意の時点に１つ最高の調停権利を有する。
システム内の各プロセッサユニットは、上述のよう
に、選択された分配計数値にのみ応答して外部割込みに
応答する。それゆえ、任意の１時点において、プロセッ
サ部内の唯一のプロセッサセットのみが外部割込みに応
答し得、他のプロセッサは割込みを無視する。
最後に、割込みゲート94が、即座割込み信号を発生
し、この信号により関連するプロセッサは割込みを処理
することが可能となる。しかしながら、ゲート94により
処理される割込みは、空信号が存在する場合、あるいは
デコーダ92に供給される分配計数値が該デコーダ92が即
座割込み値として認める値に等しく、最高の調停許可を
提供する場合のみ行われる。
すべてのデコーダ92は、普通、同一の分配計数値を即
座割込み状態として確認、解読するように設定されてお
り、そして各分配カウンタ76は上述のようにある時点に
１つ異なる計数値に達するから、システム内の唯１つの
プロセッサのみが、任意の一時点において割込みゲート
94に即座割り込み信号を生ずる。
それゆえ、システム内の唯一つのプロセッサユニット
が、任意の１時点において最高の調停権利を有する。そ
のプロセッサユニットは、ゲート94を介して即座割り込
み信号を受信することによって未決定の外部割込みに応
答する。ゲートを通るこの即座割込み信号は、スロット
74、カウンタ76およびデコーダ92の解読系が、特定のプ
ロセッサが最高の調停権利を有することを指示するとき
のみ生ずる。すなわち、プロセッサは、分配カウンタ76
がデコーダ92にセットされる即座割込み値に同一の計数
値を生ずるときのみ最高の調停権利を有する。分配カウ
ンタ76は、プロセッサのプラグイン位置に物理的に依存
する計数値、例えば０〜７を有するから、任意の所与の
外部割込みに対してシステム内において１回のみの整合
が存する。その整合状態は、関連するプロセッサが、ゲ
ート94からの即座割り込み信号により割り込みに応答す
ることを可能にする。
第３図を参照して説明される分配回路に加えて、プロ
セツサユニツト20のタスク分配論理回路66（第２図）
は、第５図に示される同期回路134を有する。この回路
は第４図に示されるように動作する。この同期回路の機
能は、各プロセツサのオフライン状態からオンライン状
態への整然とした進行を司るものである。１つのプロセ
ツサがオンライン状態にあるとき、該プロセツサは、イ
ーシヤライズルーチンを実行し得、バスシステム18を介
して状態および保守についての尋問に応答し得る。しか
しながら、プロセツサは、割込み要求、アドレス信号ま
たはデータのような動作信号を開始しない。プロセツサ
ユニツトは、オンライン状態にあるとき、このような信
号を開始し得、これをＡバス38および／またはＢバス40
に供給することができる。
例示のコンピユータシステムは、同期回路134が数種
の場合に提供する順序設定を利用し得る。１つの場合
は、複数のプロセツサユニツトを有するシステムにパワ
が供給されるとき、整然とした始動を達成することであ
る。他の場合は、１つの機能しているプロセツサユニツ
トが、新たに作動されたパートナープロセツサユニツト
をそれとロツク−ステツプ同期状態での動作に入らせる
ようにすること、すなわち１つのプロセツサユニツトが
他のプロセツサユニツトをそれと二重の動作状態にもた
らすようにすることである。他の場合は、新しいプロセ
ツサユニツトまたは新しい二重の組み合わされたプロセ
ツサユニツト対を働いているシステムに導入することで
ある。各プロセツサユニツトの同期回路は、集中化マス
タ装置を必要としないようにこの機能を達成する。
各プロセツサ装置の同期回路は、第４図のフロチヤー
トに例示される一連の動作で上述の動作を行なう。この
動作は、プロセツサユニツトが最初にターンオンされる
か最初に動作パワを受け取るとき（動作ボツクス100）
に始まる。プロセツサユニツトは、そのユニツトに従来
適当であるようなイニシヤライズルーチン（動作ボツク
ス102）を実行する。１つのイニシヤライズ動作は、分
配カウンタ76（第３図）を、ユニツトがシステムの背面
にプラグ挿入されるスロツトに対応するスロツト番号で
ロードすることである。ORゲート79に供給されるイニシ
ヤライズロード信号がこの動作を遂行し、カウンタは、
ユニツトがオンライン状態に切り替わるまでその計数値
に留まる。すなわちステツプ動作しない。ユニツトは、
イニシヤライズルーチンの実行中オフライン状態にあ
る。
プロセツサユニツトは、イニシヤライズルーチン102
を完了すると、動作ボツクス104で指示されるように、
同期レデイー信号を発生し、これが同期回路134に供給
され、また割込み要求信号を発生する。両者とも動作ボ
ツクス104に指示されている。割込み要求信号は、Ａお
よびＢバスの一方または両者に、そして例示として（第
５図）Ｂバス40に供給され、すでにオンラインであるか
もしれないプロセツサユニツトがあればそのプロセツサ
ユニツトに問題のプロセツサユニツトに依るサービス要
求について警告する。
次に、プロセツサユニツトはイニシヤライズルーチン
106を開始する。このイニシヤライズルーチン106は、ユ
ニツトがオンライン状態に進行し得る３つの代替シーケ
ンスを提供する。
オンラインプロセツサユニツトがオンラインに達する
１つのシーケンスは、他のプロセツサユニツトがオンラ
イン状態にないときに起こる。プロセツサユニツトは、
まず、他のプロセツサユニツトがオンラインであるかど
うかを決定する（決定ボツクス）。ユニツトは、否定の
結果に応答して、動作ボツクス110で指示されるよう
に、バスサイクルについて調停するように進行する。ユ
ニツトが、判断ボツクス112からの否定結果で指示され
るように調停に成功しないと、動作は、指示されるよう
に判断ボツクス108に戻る。おそらく、より高優先スロ
ツトの他のプロセツサユニツトが同時的にバスサイクル
について調停を求めて優先したからであり、その場合動
作は以下で説明のように進行する。
他方、調停に成功して動作ボツクス112の結果が肯定
であると、このプロセツサユニツトはオンライン状態を
得る最初のものとなる。プロセツサは、この結果を得る
と、動作ボツクス114で指示されるようにブートマスタ
状態フラグを設定し、動作ボツクス116でオンライン状
態に進行する。その後プログラムの実行が開始される。
動作ボツクス110、判断ボツクス112および動作ボツク
ス116を通つて進行することによりオンライン状態に達
したプロセツサユニツトは、プログラムの実行過程にお
いて、他のオフラインプロセツサユニツトが動作ボツク
ス104を実行する際生じた割込み要求を取扱う。このよ
うにして、また下記の同期ルーチン106の次のシーケン
スにより、ブートマスタ状態を有したプロセツサユニツ
トは、他のユニツトをオンラインにもたらす。この動作
の完了で、オンラインに移行した最初のユニツトは、第
４図で動作ボツクス118で示されるように、ブートマス
タ状態をクリヤする。その後、プロセツサ部（第１図）
のどのプロセツサユニツトもブートマスタ状態を有さな
い。代わりに、全プロセツサユニツトは等しい状態を有
し、分配カウンタ内の計数値のみが異なる。
第４図を続けて参照すると、オフラインプロセツサユ
ニツトが同期ルーチン106でオンライン状態に達する他
のシーケンスは、ユニツトがオンライン命令を受け取る
とき起こる。詳述すると、オフラインプロセツサユニツ
トは、普通、第４図図に120で示されるようにオフライ
ン待ち状態にある。したがつて、指示されるように、ユ
ニツトの動作は、判断ボツクス108からの肯定結果を経
て進行する。何故ならば、他のユニツトはオンラインで
あり、オンライン命令を受信せず、したがつて判断ボツ
クス122から否定の結果を得、パートナー要求信号を受
信せず、したがつて判断ボツクス124から否定の結果を
生ずるからである。他方、オンライン命令を受信する
と、判断ボツクス122から肯定結果が得られる。ユニツ
トは、動作ボツクス126で指示されるごとく、受信命令
に適当な状態フラグ、すなわちシンプレツクスまたはデ
ユプレツクスを設定する。プロセツサの動作は動作ボツ
クス116に進行し、こゝでオンライン状態に替わり、プ
ログラム実行に進行する。この手続きにより、追加のプ
ロセツサユニツトは−単一の態様で、また他のプロセツ
サユニツトと対の二重の態様で機能する−コンピユータ
システムのプロセツサ部においてオンライン状態にもた
らされ得る。
オフラインプロセツサユニツトがオンラインとなる第
３の例示のシーケンスは、すでにオンラインである他の
ユニツトと対となるべきユニツトに対してである。この
動作の記述を容易にするために、オンラインプロセツサ
ユニツトＸが割込み要求を処理しつゝあり、１つのプロ
セツサユニツトＡがオンラインにあり、プロセツサユニ
ツトＢがユニツトＡと対となるべきものでありそして動
作ボツクス104により割込み要求信号を発したところで
あると仮定しよう。この動作のため、プロセツサユニツ
トＸは、判断ボツクス122を参照して上述したようにオ
ンライン命令を発生せず、代わりに相手のユニツトＢを
オンラインにもたらすようにオンラインプロセツサユニ
ツトＡに命令する。その命令に応答して、ユニツトＡは
パートナー要求信号を発生し、それをＣバス部42aを経
てユニツトＢに送る。この信号により、オフラインプロ
セツサユニツトＢは判断ボツクス124から肯定結果を生
じ、動作ボツクス128で指示されるごとくその状態フラ
グをデユプレツクスにセツトする。プロセツトユニツト
Ｂは、ついで、動作ボツクス116を経てオンラインとな
るように進行する。
オフラインプロセツサユニツトがオンライン状態を達
成する各上述のシーケンスは、オンラインにある各プロ
セツサユニツトならびにオンライン状態を達成するため
に同期ルーチン106を実行しつゝあるユニツトの分配カ
ウンタ（第３図）をリセツトすることを含む。かくし
て、各プロセツサユニツトは、ボツクス116のオンライ
ン動作を実行する前に、すべての他のオンラインプロセ
ツサユニツトとロツク−ステツプ同期で動作している。
オフラインプロセツサが、動作ボツクス110および判断
ボツクス112を経ての調停によつてオンライン状態に達
するとき、このシーケンスは同期シーケンスを発生する
ことを含む。しかして、この信号は、第３図に示される
ように、タイミング分周器78を再スタートさせ、分配カ
ウンタ76をイニシヤライズしそのステツピングを開始す
る。
プロセツサユニツトが、オンライン命令を受信するこ
とにより、すなわち判断ボツクス122および動作ボツク
ス126を経てオンライン状態に達するとき、オンライン
命令を発生するオンラインプロセツサはまた、好ましく
はその命令を発する前に、同期信号を発生する。この信
号は、オンラインにあるすべてのプロセツサユニツトな
らびにオンライン状態に切り替わりつゝあるユニツトを
再イニシヤライズしそれをロツク−ステツプ同期状態に
置く。
オフラインプロセツサユニツトが、相手のユニツトに
よりすなわち判断ボツクス124および動作ボツクス128を
経てオンラインにもたらされるとき、割込みを取り扱い
つゝありかつ活動中のパートユニツトに作用してパート
ナー要求信号を発生させるオンラインプロセツサユニツ
トまたは後者の活動中のユニツトのいずれかが、まず、
同期信号を発生して、オンラインにもたらされつゝある
ユニツトを含めコンピユータシステムプロセツサ部のす
べてのプロセツサユニツトを同期させる。
第５図は、第４図の上述の動作を行なわせるための同
期回路134の実施例を例示している。回路は、導線138に
３つの同期命令のいずれかを受信するプログラム可能な
論理回路136を採用する。かゝる１つの命令は、動作ボ
ツクス104において発生される同期レデイー信号であ
り、プログラム可能な論理回路は、これに応答して導線
142上に割込み要求信号を発生する。これも第４図に動
作ボツクス104で指示されている。他の２つの同期命令
は、G0オンラインシンプレツクス命令およびG0オンライ
ンデユプレツクス命令である。割込要求信号は、他のす
べてのオンラインプロセツサユニツトに伝送のため、Ｂ
バス40の導線に供給されるものとして例示されている。
かくして、各オンラインプロセツサユニツトは、第３図
の下部に示されるようにその導線98上に割込み要求信号
を受信する。導線98は、ユニツトの割込みゲート94に対
する入力導線である。
オンラインであるプロセツサユニツトは、相手のユニ
ツトをオンラインにもたらす命令に応答して導線140上
にパートナー要求信号を発生する。パートナー要求信号
は、回路136の一部であるドライバを介してＣバス42の
導線に供給され、そしてこの導線は、信号をオフライン
の相手のプロセツサユニツトにのみ加える。後者のユニ
ツトは、導線144上のパートナー要求信号を受信し、そ
れに応答して、判断ボツクス124（第４図）からの肯定
結果にしたがつて上述のように進行する。
オンライン状態を仮定してプロセツサユニツトが発生
する信号は、第５図の導線146に加えられ、コンピユー
タシステムのすべての他のプロセツサユニツトに伝送の
ためＣバス42の導線に加えられる。図示のように、各ユ
ニツトは、導線148上のオンライン入力としてこの信号
を受信する。
プロセツサユニツトがバスアクセスについて調停すべ
きときは、導線150上に調停信号を起こす。調停の成功
の結果として、プログラム可能な論理回路136に対する
グラント入力導線152上にグラント信号が加えられる。
これらの動作は、第４図の動作ボツクス110および判断
ボツクス112に対応する。
かくして、上述の説明から明らかにされたもののう
ち、上述の目的が効率的に達成されることが分ろう。周
知の技術および慣例の範囲内においてかつ本発明の技術
思想の範囲内において上述の構造および動作シーケンス
に変更をなし得ることは理解されよう。したがつて、上
述の説明に含まれかつ図面に示される内容は、制限的意
味を有するものとしてではなく、例示として解釈される
べきものである。
【図面の簡単な説明】
第１図は本発明の特徴を採用したコンピユータシステム
のブロツク図、第２図は第１図のシステムに使用される
中央プロセツサユニツトの機械的ブロツク図、第３図は
バス調停および割込みタスクを分配するための本発明に
依るタスク分配回路のブロツク図、第４図は本発明に依
る分配同期動作のフローチヤート、第５図は第４図の分
配同期動作を遂行するための回路のブロツク図である。 10:デイジタルコンピユータシステム 12:プロセツサ部 14:メモリ部 16:入力−出力部（または入出力部） 18:バス部 20、22、48、50:中央プロセツサユニツト 24、26:メモリユニツト 28、30、34:I−Ｏ制御ユニツト 32a、32b、32c、32d、36a、36b:周辺装置 38、40、42:バス 44:システムクロツク 46:システム電源

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】プロセッサ部、メモリ部、入力−出力部な
    らびにプロセッサ部とメモリ部および入力−出力部の各
    々との間において信号を転送するためのバス部を有する
    ディジタルデータ処理装置に対して用いられ、 前記プロセッサ部の選択的拡張および縮小を提供する情
    報処理方法において、 A.各々少なくとも１つのプロセッサユニットを有する少
    なくとも第１および第２の２組のプロセッサユニットを
    前記プロセッサ部に提供する段階と、 B.各プロセッサユニットで、前記バス部を経て受信され
    る割込み信号への応答、バス部へのアクセスのための調
    停または前記プロセッサユニットの同期のどのタスクを
    も含み得るプロセッサ部タスクおよび情報処理タスクを
    遂行する段階と、 C.他の組のプロセッサユニットに対して実質的に自律的
    に任意の１組のプロセッサユニットで少なくとも選択さ
    れたプロセッサ部タスクを遂行する段階とを含み、前記
    の任意の１組のプロセッサユニットに依るプロセッサ部
    タスク遂行が、他の組のプロセッサユニットに依るかか
    るタスクの遂行を排除してかつ前記プロセッサ部におけ
    る前記プロセッサユニットの組の数に逆比例する時間の
    間行なわれそしてプロセッサユニットが最初にディジタ
    ルデータ処理装置にプラグ挿入される時点または他のプ
    ロセッサユニットがディジタルデータ処理装置にプラグ
    挿入される時点またはプロセッサユニットがディジタル
    データ処理装置からプラグ離脱される時点などに、プロ
    セッサユニットが最初にディジタルデータ処理装置にプ
    ラグ挿入された後または他のプロセッサユニットがディ
    ジタルデータ処理装置にプラグ挿入された後またはプロ
    セッサユニットがディジタルデータ処理装置からプラグ
    離脱された後などにおけるプロセッサ部の中のプロセッ
    サユニットまたはプロセッサユニット組の数に応じた情
    報で、少なくとも各プロセッサユニット組に存在する分
    配カウンタ段をイニシャライズする段階を含みそして分
    配カウンタ段のイニシャライズ動作が同時に行われるこ
    とを特徴とする、プロセッサ部の選択的拡張および縮小
    を提供する情報処理方法。
  2. 【請求項２】前記プロセッサユニットセットによる情報
    処理動作を相互に関して選択された同期状態で開始する
    ことを含む特許請求の範囲第１項記載の情報処理方法。
  3. 【請求項３】プロセッサユニットの各組に依るプロセッ
    サ部タスクの遂行を前記分配カウンタ段でスケジュール
    設定しそして当該分配カウンタ段に、前記プロセッサユ
    ニットの他のものの対応するクロック手段と同期してか
    つ前記他のクロック手段から選択的にオフセットされて
    動作するクロック手段を提供することを含む特許請求の
    範囲第１項記載の情報処理方法。
  4. 【請求項４】プロセッサ部、メモリ部、入力−出力部な
    らびにプロセッサ部とメモリ部および入力−出力部の各
    々との間で信号の転送を行うためのバス部を有し、拡大
    可能なプロセッサ部を提供するための改良を含むディジ
    タルデータ処理装置において、 A.前記プロセッサ部が、少なくとも第１および第２の２
    つのプロセッサユニットの１組のプロセッサユニットを
    備え、前記バス部を経て受信される割込み信号への応
    答、バス部に対するアクセスのための調停または前記プ
    ロセッサユニットの同期のどのタスクをも含み得るプロ
    セッサ部タスクを遂行し、 B.前記各プロセッサユニットが、他のプロセッサユニッ
    トに対して自律的にかつ前記プロセッサ部の前記プロセ
    ッサユニットの数に逆比例する時間の間選択されたプロ
    セッサ部タスクを遂行するための手段と、処理動作を、
    前記プロセッサユニットの他のものに対して選択された
    同期状態で自律的に開始するための手段であって、プロ
    セッサユニットが最初にディジタルデータ処理装置にプ
    ラグ挿入される時点または他のプロセッサユニットがデ
    ィジタルデータ処理装置にプラグ挿入される時点または
    プロセッサユニットがディジタルデータ処理装置からプ
    ラグ離脱される時点などに、プロセッサユニットが最初
    にディジタルデータ処理装置にプラグ挿入された後また
    は他のプロセッサユニットがディジタルデータ処理装置
    にプラグ挿入された後またはプロセッサユニットがディ
    ジタルデータ処理装置からプラグ離脱された後などにお
    けるプロセッサ部の中のプロセッサユニットまたはプロ
    セッサユニット組の数に応じた情報で同時にイニシャラ
    イズされる分配カウンタ段を含む前記手段を備える ことを特徴とするディジタルデータ処理装置。
  5. 【請求項５】A.各プロセッサユニットが、前記バス部と
    接続されており、他のプロセッサユニットに対して自律
    的に、前記メモリ部および前記入力−出力部とともに処
    理動作を遂行する手段を備え、 B.各プロセッサユニットが、 （ｉ）前記プロセッサ部における各他のプロセッサユニ
    ットのタスク分配手段と選択された同期状態で動作し、
    かつ （ii）プロセッサ部タスク特性に対して他のプロセッサ
    ユニットの条件づけと異なる時点にかつ前記プロセッサ
    部における前記プロセッサユニットの数と逆比例する時
    間プロセッサ部タスクを遂行するようにそのプロセッサ
    ユニットを条件づけるための タスク分配手段を備える 特許請求の範囲第４項記載のディジタルデータ処理装
    置。
  6. 【請求項６】各タスク分配手段が、前記分配カウンタ段
    内に、前記バス部上に受信される選択された同期信号に
    応答して前記プロセッサ部の他のプロセッサユニットの
    分配カウンタ手段と同期してかつ前記他の分配カウンタ
    のイニシャライズ値と異なる計数値にイニシャライズさ
    れる分配カウンタを備え、該分配カウンタが、前記バス
    部上に受信される選択された他のタイミング信号に応答
    して前記プロセッサ部の他の分配カウンタと同期してそ
    の計数値を歩進させる特許請求の範囲第５項記載のディ
    ジタルデータ処理装置。
  7. 【請求項７】各タスク分配手段が、前記バス部を経て前
    記プロセッサ部に尋問してそれに接続されているプロセ
    ッサユニットの数を決定しかつこのプロセッサユニット
    の決定された数に応答して前記分配カウンタの計数シー
    ケンスを調節する手段を備える特許請求の範囲第５項記
    載のディジタルデータ処理装置。
  8. 【請求項８】A.前記各プロセッサユニットが、前記バス
    部を介して処理信号の他のユニットへの転送を開始しな
    いオフライン状態と、前記バス部を介して処理信号を他
    のユニットに転送するオンライン状態とで交互に動作
    し、 B.前記各タスク分配手段が、 （ｉ）前記バス部上に受信される同期イニシャライズ信
    号の不存在の場合そのプロセッサユニットを前記オフラ
    イン状態に維持し、かつ （ii）前記オフライン状態において、信号伝送のため前
    記バス部へのアクセスのための調停に応答して、同期イ
    ニシャライズ信号を発生し、それを前記バス部に供給す
    るための イニシャライズ手段を備える特許請求の範囲第５項記載
    のディジタルデータ処理装置。
JP62278458A 1986-11-05 1987-11-05 拡張可能なプロセッサ部を有する障害許容コンピュータ用情報処理方法および装置 Expired - Lifetime JP2623261B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/927,746 US4816990A (en) 1986-11-05 1986-11-05 Method and apparatus for fault-tolerant computer system having expandable processor section
US927746 1986-11-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8325843A Division JP3071151B2 (ja) 1986-11-05 1996-11-22 拡張可能なプロセッサ部を有する障害許容コンピュータ用情報処理方法および装置

Publications (2)

Publication Number Publication Date
JPS63220353A JPS63220353A (ja) 1988-09-13
JP2623261B2 true JP2623261B2 (ja) 1997-06-25

Family

ID=25455185

Family Applications (2)

Application Number Title Priority Date Filing Date
JP62278458A Expired - Lifetime JP2623261B2 (ja) 1986-11-05 1987-11-05 拡張可能なプロセッサ部を有する障害許容コンピュータ用情報処理方法および装置
JP8325843A Expired - Fee Related JP3071151B2 (ja) 1986-11-05 1996-11-22 拡張可能なプロセッサ部を有する障害許容コンピュータ用情報処理方法および装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP8325843A Expired - Fee Related JP3071151B2 (ja) 1986-11-05 1996-11-22 拡張可能なプロセッサ部を有する障害許容コンピュータ用情報処理方法および装置

Country Status (5)

Country Link
US (1) US4816990A (ja)
EP (1) EP0267011B1 (ja)
JP (2) JP2623261B2 (ja)
AT (1) ATE140088T1 (ja)
DE (1) DE3751853T2 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE58908047D1 (de) * 1989-04-25 1994-08-18 Siemens Ag Verfahren zur Synchronisation von Datenverarbeitungsanlagen.
US5155809A (en) * 1989-05-17 1992-10-13 International Business Machines Corp. Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware
US5113522A (en) * 1989-05-17 1992-05-12 International Business Machines Corporation Data processing system with system resource management for itself and for an associated alien processor
US5144692A (en) * 1989-05-17 1992-09-01 International Business Machines Corporation System for controlling access by first system to portion of main memory dedicated exclusively to second system to facilitate input/output processing via first system
US5303352A (en) * 1989-11-06 1994-04-12 Zenith Data Systems Corporation Dual connector port for bus master card
US6038584A (en) * 1989-11-17 2000-03-14 Texas Instruments Incorporated Synchronized MIMD multi-processing system and method of operation
US5197130A (en) * 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
US5193187A (en) * 1989-12-29 1993-03-09 Supercomputer Systems Limited Partnership Fast interrupt mechanism for interrupting processors in parallel in a multiprocessor system wherein processors are assigned process ID numbers
US5239629A (en) * 1989-12-29 1993-08-24 Supercomputer Systems Limited Partnership Dedicated centralized signaling mechanism for selectively signaling devices in a multiprocessor system
US5168570A (en) * 1989-12-29 1992-12-01 Supercomputer Systems Limited Partnership Method and apparatus for a multiple request toggling priority system
JPH07101410B2 (ja) * 1990-01-17 1995-11-01 インターナショナル、ビジネス、マシーンズ、コーポレーション データ処理ネットワークにおいて逐次化手段の試験のため命令流の実行を同期させる方法
US5459836A (en) * 1990-02-09 1995-10-17 Unisys Corporation Inter-processor communication net
US5291608A (en) * 1990-02-13 1994-03-01 International Business Machines Corporation Display adapter event handler with rendering context manager
US5165031A (en) * 1990-05-16 1992-11-17 International Business Machines Corporation Coordinated handling of error codes and information describing errors in a commit procedure
US5319773A (en) * 1990-05-16 1994-06-07 International Business Machines Corporation Asynchronous resynchronization of a commit procedure
JP3293839B2 (ja) * 1990-05-16 2002-06-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 作業ユニットに合わせてコミット範囲を調整するコンピュータ・システム
US5319774A (en) * 1990-05-16 1994-06-07 International Business Machines Corporation Recovery facility for incomplete sync points for distributed application
US5261089A (en) * 1990-05-16 1993-11-09 International Business Machines Corporation Optimization of commit procedures by utilizing a two-phase commit procedure only when necessary
US5276876A (en) * 1990-05-16 1994-01-04 International Business Machines Corporation Registration of resources for commit procedures
JP2691081B2 (ja) * 1990-05-16 1997-12-17 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータ・ネットワーク
US5327532A (en) * 1990-05-16 1994-07-05 International Business Machines Corporation Coordinated sync point management of protected resources
US5179707A (en) * 1990-06-01 1993-01-12 At&T Bell Laboratories Interrupt processing allocation in a multiprocessor system
US5220668A (en) * 1990-09-21 1993-06-15 Stratus Computer, Inc. Digital data processor with maintenance and diagnostic system
JPH04246763A (ja) * 1991-01-31 1992-09-02 Nec Corp マルチプロセッサ回路
US6247144B1 (en) * 1991-01-31 2001-06-12 Compaq Computer Corporation Method and apparatus for comparing real time operation of object code compatible processors
JP2625589B2 (ja) * 1991-04-22 1997-07-02 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチプロセッサ・システム
US5379381A (en) * 1991-08-12 1995-01-03 Stratus Computer, Inc. System using separate transfer circuits for performing different transfer operations respectively and scanning I/O devices status upon absence of both operations
US5257383A (en) * 1991-08-12 1993-10-26 Stratus Computer, Inc. Programmable interrupt priority encoder method and apparatus
US5506964A (en) * 1992-04-16 1996-04-09 International Business Machines Corporation System with multiple interface logic circuits including arbitration logic for individually linking multiple processing systems to at least one remote sub-system
US5434997A (en) * 1992-10-02 1995-07-18 Compaq Computer Corp. Method and apparatus for testing and debugging a tightly coupled mirrored processing system
US5493655A (en) * 1993-02-20 1996-02-20 Acer Incorporated Method and apparatus for upgrading a data processing system from a single processor system to a multiprocessor system
US5490279A (en) * 1993-05-21 1996-02-06 Intel Corporation Method and apparatus for operating a single CPU computer system as a multiprocessor system
US5630056A (en) * 1994-09-20 1997-05-13 Stratus Computer, Inc. Digital data processing methods and apparatus for fault detection and fault tolerance
KR0155269B1 (ko) * 1995-01-16 1998-11-16 김광호 버스 중재방법 및 그 장치
US5692121A (en) * 1995-04-14 1997-11-25 International Business Machines Corporation Recovery unit for mirrored processors
US6564278B1 (en) * 1999-10-21 2003-05-13 Ulysses Esd, Inc. System and method for obtaining board address information
US6687851B1 (en) 2000-04-13 2004-02-03 Stratus Technologies Bermuda Ltd. Method and system for upgrading fault-tolerant systems
US6735715B1 (en) 2000-04-13 2004-05-11 Stratus Technologies Bermuda Ltd. System and method for operating a SCSI bus with redundant SCSI adaptors
US6633996B1 (en) 2000-04-13 2003-10-14 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus architecture
US6708283B1 (en) 2000-04-13 2004-03-16 Stratus Technologies, Bermuda Ltd. System and method for operating a system with redundant peripheral bus controllers
US6691257B1 (en) 2000-04-13 2004-02-10 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus protocol and method for using the same
US6820213B1 (en) 2000-04-13 2004-11-16 Stratus Technologies Bermuda, Ltd. Fault-tolerant computer system with voter delay buffer
US6691225B1 (en) 2000-04-14 2004-02-10 Stratus Technologies Bermuda Ltd. Method and apparatus for deterministically booting a computer system having redundant components
US6948010B2 (en) 2000-12-20 2005-09-20 Stratus Technologies Bermuda Ltd. Method and apparatus for efficiently moving portions of a memory block
US6766479B2 (en) 2001-02-28 2004-07-20 Stratus Technologies Bermuda, Ltd. Apparatus and methods for identifying bus protocol violations
US7065672B2 (en) * 2001-03-28 2006-06-20 Stratus Technologies Bermuda Ltd. Apparatus and methods for fault-tolerant computing using a switching fabric
US6928583B2 (en) * 2001-04-11 2005-08-09 Stratus Technologies Bermuda Ltd. Apparatus and method for two computing elements in a fault-tolerant server to execute instructions in lockstep
US6996750B2 (en) * 2001-05-31 2006-02-07 Stratus Technologies Bermuda Ltd. Methods and apparatus for computer bus error termination
US20060112208A1 (en) * 2004-11-22 2006-05-25 International Business Machines Corporation Interrupt thresholding for SMT and multi processor systems
DE102007049004A1 (de) * 2007-10-12 2009-04-16 Fujitsu Siemens Computers Gmbh Serverschrank, Server, sowie Verfahren zur Erzeugung einer digitalen Kennung eines Servers in einem Serverschrank
US7453910B1 (en) * 2007-12-18 2008-11-18 International Business Machines Corporation Synchronization of independent clocks
JP2009205258A (ja) * 2008-02-26 2009-09-10 Toshiba Corp 半導体集積回路
IT1391785B1 (it) * 2008-11-21 2012-01-27 St Microelectronics Srl Sistema elettronico per il rilevamento di un guasto
US8972767B2 (en) * 2012-11-16 2015-03-03 Oracle International Corporation Method and apparatus for synchronizing the time reference of a dynamically activated processor to the system time reference
EP3218826A4 (en) 2014-11-13 2018-04-11 Virtual Software Systems, Inc. System for cross-host, multi-thread session alignment

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469239A (en) * 1965-12-02 1969-09-23 Hughes Aircraft Co Interlocking means for a multi-processor system
US3544973A (en) * 1968-03-13 1970-12-01 Westinghouse Electric Corp Variable structure computer
AT285689B (de) * 1968-03-29 1970-11-10 Siemens Ag Zentralgesteuerte Vermittlungsanlage der Fernmelde-, insbesondere Fernsprechtechnik
US3548382A (en) * 1968-06-10 1970-12-15 Burroughs Corp High speed modular data processing system having magnetic core main memory modules of various storage capacities and operational speeds
US3641505A (en) * 1969-06-25 1972-02-08 Bell Telephone Labor Inc Multiprocessor computer adapted for partitioning into a plurality of independently operating systems
US3812469A (en) * 1972-05-12 1974-05-21 Burroughs Corp Multiprocessing system having means for partitioning into independent processing subsystems
US3812463A (en) * 1972-07-17 1974-05-21 Sperry Rand Corp Processor interrupt pointer
US4112488A (en) * 1975-03-07 1978-09-05 The Charles Stark Draper Laboratory, Inc. Fault-tolerant network with node branching
US4015246A (en) * 1975-04-14 1977-03-29 The Charles Stark Draper Laboratory, Inc. Synchronous fault tolerant multi-processor system
US4015243A (en) * 1975-06-02 1977-03-29 Kurpanek Horst G Multi-processing computer system
JPS5837585B2 (ja) * 1975-09-30 1983-08-17 株式会社東芝 ケイサンキソウチ
US4014005A (en) * 1976-01-05 1977-03-22 International Business Machines Corporation Configuration and control unit for a heterogeneous multi-system
US4032893A (en) * 1976-01-23 1977-06-28 Sperry Rand Corporation Reconfigurable data bus
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
IT1111606B (it) * 1978-03-03 1986-01-13 Cselt Centro Studi Lab Telecom Sistema elaborativo modulare multiconfigurabile integrato con un sistema di preelaborazione
US4257095A (en) * 1978-06-30 1981-03-17 Intel Corporation System bus arbitration, circuitry and methodology
US4263649A (en) * 1979-01-05 1981-04-21 Mohawk Data Sciences Corp. Computer system with two busses
JPS6048787B2 (ja) * 1979-06-05 1985-10-29 日本電気株式会社 情報処理装置
JPS5621218A (en) * 1979-07-30 1981-02-27 Nec Corp Harmonizer for competitive signal
US4428044A (en) * 1979-09-20 1984-01-24 Bell Telephone Laboratories, Incorporated Peripheral unit controller
US4326250A (en) * 1979-10-10 1982-04-20 Magnuson Computer Systems, Inc. Data processing apparatus with serial and parallel priority
US4304001A (en) * 1980-01-24 1981-12-01 Forney Engineering Company Industrial control system with interconnected remotely located computer control units
US4342083A (en) * 1980-02-05 1982-07-27 The Bendix Corporation Communication system for a multiple-computer system
US4323966A (en) * 1980-02-05 1982-04-06 The Bendix Corporation Operations controller for a fault-tolerant multiple computer system
EP0044765B1 (fr) * 1980-07-08 1985-06-05 Thomson-Csf Telephone Procédé d'arbitration de plusieurs sous-ensembles et dispositif d'arbritation pour sa mise en oeuvre
EP0077328A4 (en) * 1981-04-27 1985-06-26 Textron Inc BUS FOR SEVERAL MAIN PROCESSORS.
JPS5858672A (ja) * 1981-07-24 1983-04-07 テキサス・インストルメンツ・インコ−ポレ−テツド 再構成可能集積回路
JPS6012666B2 (ja) * 1981-07-24 1985-04-02 株式会社日立製作所 分散形優先競合の自己制御方法および装置
US4453215A (en) * 1981-10-01 1984-06-05 Stratus Computer, Inc. Central processing apparatus for fault-tolerant computing
US4467436A (en) * 1981-10-26 1984-08-21 United States Robots, Inc. Robot arm controller with common bus memory
US4484273A (en) * 1982-09-03 1984-11-20 Sequoia Systems, Inc. Modular computer system
US4608631A (en) * 1982-09-03 1986-08-26 Sequoia Systems, Inc. Modular computer system
JPS59158151A (ja) * 1983-02-28 1984-09-07 Fujitsu Ltd ポ−リング制御方式
GB8310003D0 (en) * 1983-04-13 1983-05-18 Gen Electric Co Plc Input signal handling apparatus
DE3334797A1 (de) * 1983-09-26 1985-01-03 Siemens AG, 1000 Berlin und 8000 München Multiprozessor-rechner, insbesondere multiprozessor-zentralsteuereinheit eines fernsprech-vermittlungssystems
DE3334765A1 (de) * 1983-09-26 1985-04-11 Siemens AG, 1000 Berlin und 8000 München Pruefungseinrichtung zur fehlererkennung bei gedoppelten schaltungen, insbesondere prozessoren eines fernsprechvermittlungssystems
DE3482810D1 (de) * 1983-09-27 1990-08-30 Trw Inc Multi-master-uebertragungsbus.
JPS60146350A (ja) * 1984-01-11 1985-08-02 Hitachi Ltd 通信制御装置
US4658353A (en) * 1984-11-20 1987-04-14 Burroughs Corporation System control network for multiple processor modules

Also Published As

Publication number Publication date
JPS63220353A (ja) 1988-09-13
JPH09198359A (ja) 1997-07-31
EP0267011B1 (en) 1996-07-03
DE3751853T2 (de) 1997-02-27
EP0267011A2 (en) 1988-05-11
US4816990A (en) 1989-03-28
DE3751853D1 (de) 1996-08-08
EP0267011A3 (en) 1990-01-31
ATE140088T1 (de) 1996-07-15
JP3071151B2 (ja) 2000-07-31

Similar Documents

Publication Publication Date Title
JP2623261B2 (ja) 拡張可能なプロセッサ部を有する障害許容コンピュータ用情報処理方法および装置
EP0221303B1 (en) Automatic i/o address assignment
JP2537054B2 (ja) 情報伝達方式
EP0106084B1 (en) Modular computer system
EP0341710B1 (en) Atomic sequence for phase transitions
US4428044A (en) Peripheral unit controller
US7162560B2 (en) Partitionable multiprocessor system having programmable interrupt controllers
US4562533A (en) Data communications system to system adapter
US4363094A (en) Communications processor
US6430636B1 (en) Method and system for a physical bus selector
EP0083422B1 (en) Cross checking among service processors in a multi-processor system
EP0476962A2 (en) System for configuring a shared storage
EP0318221A2 (en) Controlling responding by users of an intercommunications bus
US4860196A (en) High-availability computer system with a support logic for a warm start
EP0183431B1 (en) System control network for multiple processor modules
EP0579398B1 (en) Method of addressing devices and transferring data signals on a bus
JPH06318107A (ja) プログラマブルコントローラおよびそれを用いた分散制御システムにおける特定他局のリセット方法、他局のリセット要因検出方法、異常局監視方法、同期起動方法および同期停止方法
GB2146810A (en) Achieving redundancy in a distributed process control system
CN116737469A (zh) 一种隔离数据传输故障的方法、装置、介质以及服务器
JPH0668011A (ja) Ｓｃｓｉインターフェース装置
JPS5850410Y2 (ja) 割込み優先順位制御装置
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
JPH05108394A (ja) 計算機システムの初期化診断方式
JPH1124709A (ja) 自立分散型プラント制御マンマシン装置
JPS5936282B2 (ja) 周辺装置制御器