JP2621357B2 - 半導体歪検出器 - Google Patents
半導体歪検出器Info
- Publication number
- JP2621357B2 JP2621357B2 JP63139193A JP13919388A JP2621357B2 JP 2621357 B2 JP2621357 B2 JP 2621357B2 JP 63139193 A JP63139193 A JP 63139193A JP 13919388 A JP13919388 A JP 13919388A JP 2621357 B2 JP2621357 B2 JP 2621357B2
- Authority
- JP
- Japan
- Prior art keywords
- strain
- semiconductor
- strain gauge
- strain detector
- semiconductor strain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は、ダイバーズウォッチ用水圧センサ，卓上天
気予報器大気圧センサ，ガスもれ警報器用ガス圧セン
サ，家庭用血圧計等の、バッテリーによって駆動される
圧力センサ，トルクセンサ，あるいはロードセル等とし
て使用される、略等方的な歪感度をもつ歪ゲージを使用
した半導体歪検出器に関する。
気予報器大気圧センサ，ガスもれ警報器用ガス圧セン
サ，家庭用血圧計等の、バッテリーによって駆動される
圧力センサ，トルクセンサ，あるいはロードセル等とし
て使用される、略等方的な歪感度をもつ歪ゲージを使用
した半導体歪検出器に関する。
「従来の技術」 半導体歪検出器の一例である、半導体圧力センサにつ
いて以下に説明する。
いて以下に説明する。
従来の半導体圧力センサでは、ｎ型単結晶シリコン基
板の一面の基歪領域にｐ型ドーパント（ボロン）を熱拡
散することにより得られた、接合深さ１μｍ以上のｐ型
単結晶シリコンよりなる歪ゲージ、そして拡散マスクお
よびこれらを覆う保護膜が、他の一面には前記起歪領域
を設けるべくエッチングによりダイアフラムが、それぞ
れ形成され、ダイアフラムにこのダイアフラム側から圧
力が加わった際に最大引張応力が働く中心部に２個の歪
ケージを、また最大圧縮応力が働く周辺部に２個の歪ゲ
ージをそれぞれ配置して、これら歪ゲージにてホイート
ストンブリッジを構成し、出力をプッシュ・プルで取り
出していた。
板の一面の基歪領域にｐ型ドーパント（ボロン）を熱拡
散することにより得られた、接合深さ１μｍ以上のｐ型
単結晶シリコンよりなる歪ゲージ、そして拡散マスクお
よびこれらを覆う保護膜が、他の一面には前記起歪領域
を設けるべくエッチングによりダイアフラムが、それぞ
れ形成され、ダイアフラムにこのダイアフラム側から圧
力が加わった際に最大引張応力が働く中心部に２個の歪
ケージを、また最大圧縮応力が働く周辺部に２個の歪ゲ
ージをそれぞれ配置して、これら歪ゲージにてホイート
ストンブリッジを構成し、出力をプッシュ・プルで取り
出していた。
「発明が解決しようとする課題」 半導体歪検出器の消費電力は、歪ゲージの抵抗値を
Ｒ、ブリッジ印加電圧をＶとすると、V2/Rと表すことが
できる。バッテリーの寿命を延長するためには、この消
費電力を少なくする必要があるが、出力信号電圧はブリ
ッジ印加電圧Ｖに比例するため、ブリッジ印加電圧Ｖを
あまり下げられないので、歪ゲージの抵抗値Ｒを大きく
することが重要になってくる。
Ｒ、ブリッジ印加電圧をＶとすると、V2/Rと表すことが
できる。バッテリーの寿命を延長するためには、この消
費電力を少なくする必要があるが、出力信号電圧はブリ
ッジ印加電圧Ｖに比例するため、ブリッジ印加電圧Ｖを
あまり下げられないので、歪ゲージの抵抗値Ｒを大きく
することが重要になってくる。
しかしながら、従来の半導体歪検出器では、熱拡散法
によって得られた歪ゲージ層の厚さが１μｍ以上であ
り、その抵抗率ρが温度補償の関係で低い値に押さえら
れていること、歪ゲージの耐圧の維持、および電極下ス
パイク防止のため、不純物の拡散深さをあまり浅くでき
ず、歪ゲージを薄くできないこと、そして歪ゲージが単
結晶のため、歪感度に異方性があり、歪ゲージを特定の
方位に配置しなければならないため、その配置面積が制
約されてゲージ長をあまり長くできないこと等の理由に
より、小さな抵抗値しか得られず、消費電力が大きくな
ってバッテリーの寿命が短かった。
によって得られた歪ゲージ層の厚さが１μｍ以上であ
り、その抵抗率ρが温度補償の関係で低い値に押さえら
れていること、歪ゲージの耐圧の維持、および電極下ス
パイク防止のため、不純物の拡散深さをあまり浅くでき
ず、歪ゲージを薄くできないこと、そして歪ゲージが単
結晶のため、歪感度に異方性があり、歪ゲージを特定の
方位に配置しなければならないため、その配置面積が制
約されてゲージ長をあまり長くできないこと等の理由に
より、小さな抵抗値しか得られず、消費電力が大きくな
ってバッテリーの寿命が短かった。
そこで本発明は、歪ゲージの抵抗値を増すことによ
り、消費電力の少ない半導体歪検出器を提供することを
課題とする。
り、消費電力の少ない半導体歪検出器を提供することを
課題とする。
「課題を解決するための手段」 上記課題を解決するため、本発明は、薄肉の起歪領域
を有する絶縁性基板と、前記起歪領域内に設けられた、
半導体によってなる歪ゲージとを備えた半導体歪検出器
において、前記歪ゲージの、膜厚が2000Å以下でありか
つその抵抗値が300kΩ以上である事を特徴とする半導体
歪検出器を提出する。
を有する絶縁性基板と、前記起歪領域内に設けられた、
半導体によってなる歪ゲージとを備えた半導体歪検出器
において、前記歪ゲージの、膜厚が2000Å以下でありか
つその抵抗値が300kΩ以上である事を特徴とする半導体
歪検出器を提出する。
「作用」 上記構成によれば、ピエゾ抵抗素子として使用される
歪ゲージが膜厚2000Å以下の極薄膜半導体でありかつそ
の抵抗値を300kΩ以上としているから、従来のものに比
べ非常に高い抵抗値を得て消費電力を少なくすることが
できる。
歪ゲージが膜厚2000Å以下の極薄膜半導体でありかつそ
の抵抗値を300kΩ以上としているから、従来のものに比
べ非常に高い抵抗値を得て消費電力を少なくすることが
できる。
「実施例」 本発明の実施例である半導体歪検出器について第１図
（ａ）の上面図およびその断面AAを示す同図（ｂ）を参
照して説明する。
（ａ）の上面図およびその断面AAを示す同図（ｂ）を参
照して説明する。
単結晶シリコン基板12は、その一面に絶縁膜15,極薄
膜多結晶シリコンによってなる歪ゲージ11,保護膜16,お
よび電極17を有する。これらのうち歪ゲージ11は同心円
状に膜形成され、直列に接続されてブリッジを構成して
いる。
膜多結晶シリコンによってなる歪ゲージ11,保護膜16,お
よび電極17を有する。これらのうち歪ゲージ11は同心円
状に膜形成され、直列に接続されてブリッジを構成して
いる。
また、この単結晶シリコン基板12の他の一面には中央
剛体部14を島状に残してエッチングによりダイヤフラム
が形成され、これを起歪領域13としている。
剛体部14を島状に残してエッチングによりダイヤフラム
が形成され、これを起歪領域13としている。
以下、この半導体歪検出器の製造方法について述べ
る。
る。
まず、単結晶シリコン基板12を1000℃程度の酸化性雰
囲気中で熱酸化し、表面に約5000ÅのSiO2層である絶縁
膜15を形成する。
囲気中で熱酸化し、表面に約5000ÅのSiO2層である絶縁
膜15を形成する。
次に、CVD（Chemical Vapour Deposition）法によ
り、単結晶シリコン基板12の温度を580℃として、SiH4
ガスを熱分解し、前記絶縁膜15上にアンドープ多結晶シ
リコン膜を1500Å形成した後、この多結晶シリコン膜を
フォトリソグラフィとドライエッチングにより、歪ゲー
ジ11および接続導体18に形成する。そして、この多結晶
シリコン膜の表面を熱酸化して約1000ÅのSiO2を形成す
る。この際に多結晶シリコン膜の膜厚は約1000Åとな
る。次にイオン注入法により加速エネルギー約30keVで
ボロンをドーピングし、950℃で60分程度アニールして
活性化を行う。この絶縁膜15上に形成する多結晶シリコ
ン膜は、極薄膜化が容易であり、抵抗率も単結晶シリコ
ン膜より大きい。
り、単結晶シリコン基板12の温度を580℃として、SiH4
ガスを熱分解し、前記絶縁膜15上にアンドープ多結晶シ
リコン膜を1500Å形成した後、この多結晶シリコン膜を
フォトリソグラフィとドライエッチングにより、歪ゲー
ジ11および接続導体18に形成する。そして、この多結晶
シリコン膜の表面を熱酸化して約1000ÅのSiO2を形成す
る。この際に多結晶シリコン膜の膜厚は約1000Åとな
る。次にイオン注入法により加速エネルギー約30keVで
ボロンをドーピングし、950℃で60分程度アニールして
活性化を行う。この絶縁膜15上に形成する多結晶シリコ
ン膜は、極薄膜化が容易であり、抵抗率も単結晶シリコ
ン膜より大きい。
さらに、CVD法にて、りんガラス（PSG）の保護膜16を
形成し、フォトリソグラフィによって保護膜16にコンタ
クトホールをあける。
形成し、フォトリソグラフィによって保護膜16にコンタ
クトホールをあける。
そして、電極材料Al−Siを蒸着し、フォトリソグラフ
ィによりパターニングして電極17を形成した後、シンタ
リングを行って電極17と接続導体18とのオーミック・コ
ンタクトをとる。
ィによりパターニングして電極17を形成した後、シンタ
リングを行って電極17と接続導体18とのオーミック・コ
ンタクトをとる。
単結晶シリコン基板12の他の一面は、絶縁膜15と同時
に、あるいは別途にCVD法により形成されたSiO2層を、
まずフォトリソグラフィにより起歪領域13の形状にエッ
チングにて除去し、単結晶シリコン基板12を露出させた
後、前記SiO2層をマスクにして、単結晶シリコン基板12
をKOH水溶液でエッチングして起歪領域13とするための
ダイヤフラムを形成し、最後にマスクにしたSiO2層を除
去して所定の形状を得る。
に、あるいは別途にCVD法により形成されたSiO2層を、
まずフォトリソグラフィにより起歪領域13の形状にエッ
チングにて除去し、単結晶シリコン基板12を露出させた
後、前記SiO2層をマスクにして、単結晶シリコン基板12
をKOH水溶液でエッチングして起歪領域13とするための
ダイヤフラムを形成し、最後にマスクにしたSiO2層を除
去して所定の形状を得る。
「作動」 上記構成の本発明による半導体歪検出器の、極薄膜多
結晶シリコンによってなる歪ゲージと、従来例による半
導体歪検出器の、単結晶シリコンによってなる歪ゲージ
とを比較する。
結晶シリコンによってなる歪ゲージと、従来例による半
導体歪検出器の、単結晶シリコンによってなる歪ゲージ
とを比較する。
一般に歪ゲージの抵抗値は、これを構成するピエゾ抵
抗素子の抵抗率をρ、幅をｗ、長さをｌ、厚みをｔとす
れば、 と表すことができる。
抗素子の抵抗率をρ、幅をｗ、長さをｌ、厚みをｔとす
れば、 と表すことができる。
そこで、本発明による半導体歪検出器の多結晶シリコ
ンによってなる歪ゲージの抵抗率をρ１、幅をw1、長さ
をl1、厚みをt1、抵抗値をR1とし、従来例による半導体
歪検出器の単結晶シリコンによってなる歪ゲージの抵抗
率をρ３、幅をw3、長さをl3、厚みをt3、抵抗値をR3と
すると、本実施例では、 ρ1:ρ３≒2:1 （＝２×10-3Ω・cm:1×10-3Ω・cm） l1/w1:l3/w3≒3:1 1/t1:1/t3≒10:1 であるから、抵抗値の比は、 となり、約60倍の高抵抗化を容易に行うことができる。
ンによってなる歪ゲージの抵抗率をρ１、幅をw1、長さ
をl1、厚みをt1、抵抗値をR1とし、従来例による半導体
歪検出器の単結晶シリコンによってなる歪ゲージの抵抗
率をρ３、幅をw3、長さをl3、厚みをt3、抵抗値をR3と
すると、本実施例では、 ρ1:ρ３≒2:1 （＝２×10-3Ω・cm:1×10-3Ω・cm） l1/w1:l3/w3≒3:1 1/t1:1/t3≒10:1 であるから、抵抗値の比は、 となり、約60倍の高抵抗化を容易に行うことができる。
これは、本発明により、歪ゲージの厚みｔを1/10にで
きたばかりでなく、歪ゲージに多結晶シリコンを用いた
ので抵抗率ρを大きくすることができ、また歪ゲージの
歪感度に異方性がないので特定の方位に配置する必要が
なく多くの箇所に配置できるため、従来例に対し、長い
抵抗長ｌを得ることができたことにより、抵抗率ρとl/
w値とを双方共大きくできたことによって、従来の約60
倍の抵抗値が得られ、これに伴って消費電力を約1/60に
できた。
きたばかりでなく、歪ゲージに多結晶シリコンを用いた
ので抵抗率ρを大きくすることができ、また歪ゲージの
歪感度に異方性がないので特定の方位に配置する必要が
なく多くの箇所に配置できるため、従来例に対し、長い
抵抗長ｌを得ることができたことにより、抵抗率ρとl/
w値とを双方共大きくできたことによって、従来の約60
倍の抵抗値が得られ、これに伴って消費電力を約1/60に
できた。
「他の実施例」 本発明は上記実施例の細部にまで限定されるものでは
なく、例えば起歪領域の形状が、第２図に示す斜線部の
ような口字状であり、互いに同様の歪が発生する複数箇
所に歪ゲージが直列に接続してブリッジ配列されていて
もよい。
なく、例えば起歪領域の形状が、第２図に示す斜線部の
ような口字状であり、互いに同様の歪が発生する複数箇
所に歪ゲージが直列に接続してブリッジ配列されていて
もよい。
また、起歪領域が第１図図示の中央剛体部14を欠いて
いてもよい。
いてもよい。
さらにまた、前記実施例では歪ゲージに多結晶シリコ
ン膜を採用したが、本発明はこれに限るものではなく、
例えば化合物半導体でもよい。
ン膜を採用したが、本発明はこれに限るものではなく、
例えば化合物半導体でもよい。
「発明の効果」 以上述べたように、本発明による半導体歪検出器で
は、その絶縁性基板上に形成された歪ゲージが、膜厚20
00Å以下の極薄膜半導体でありかつその抵抗値を300kΩ
以上としているから、従来のものに比べ非常に高い抵抗
値を得て、消費電力を少なくすることが可能になる。
は、その絶縁性基板上に形成された歪ゲージが、膜厚20
00Å以下の極薄膜半導体でありかつその抵抗値を300kΩ
以上としているから、従来のものに比べ非常に高い抵抗
値を得て、消費電力を少なくすることが可能になる。
第１図（ａ）は本発明の実施例である半導体歪検出器を
示す上面図、第１図（ｂ）は本発明の実施例である半導
体歪検出器を示す断面図、第２図は本発明の他の実施例
である半導体歪検出器を示す上面図である。 11……歪ゲージ、12……単結晶シリコン基板、13……起
歪領域、15……絶縁膜、16……保護膜。
示す上面図、第１図（ｂ）は本発明の実施例である半導
体歪検出器を示す断面図、第２図は本発明の他の実施例
である半導体歪検出器を示す上面図である。 11……歪ゲージ、12……単結晶シリコン基板、13……起
歪領域、15……絶縁膜、16……保護膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−10575（ＪＰ，Ａ) 特開 昭62−76784（ＪＰ，Ａ) 特開 昭58−148467（ＪＰ，Ａ) 特開 平２−62928（ＪＰ，Ａ)
Claims (1)
- 【請求項１】薄肉の起歪領域を有する絶縁性基板と、前
記起歪領域内に設けられた、多結晶シリコン若しくは化
合物半導体よりなる歪ゲージとを備えた半導体歪検出器
において、前記歪ゲージの膜厚が2000Å以下でありかつ
その抵抗値が300kΩ以上である事を特徴とする半導体歪
検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63139193A JP2621357B2 (ja) | 1988-05-27 | 1988-06-06 | 半導体歪検出器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13118488 | 1988-05-27 | ||
| JP63-131184 | 1988-05-27 | ||
| JP63139193A JP2621357B2 (ja) | 1988-05-27 | 1988-06-06 | 半導体歪検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0249472A JPH0249472A (ja) | 1990-02-19 |
| JP2621357B2 true JP2621357B2 (ja) | 1997-06-18 |
Family
ID=26466093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63139193A Expired - Fee Related JP2621357B2 (ja) | 1988-05-27 | 1988-06-06 | 半導体歪検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621357B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2890601B2 (ja) * | 1990-02-08 | 1999-05-17 | 株式会社デンソー | 半導体センサ |
| JPH04231831A (ja) * | 1990-12-28 | 1992-08-20 | Matsushita Electron Corp | 半導体圧力センサ |
| US5121180A (en) * | 1991-06-21 | 1992-06-09 | Texas Instruments Incorporated | Accelerometer with central mass in support |
| WO2013061451A1 (ja) | 2011-10-27 | 2013-05-02 | 三菱電機株式会社 | プログラマブルロジックコントローラ |
| CN104748904B (zh) * | 2015-03-24 | 2017-05-17 | 西安交通大学 | 一种分段质量块应力集中结构微压传感器芯片及制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276784A (ja) * | 1985-09-30 | 1987-04-08 | Toyota Central Res & Dev Lab Inc | 半導体圧力センサの製造方法 |
| JPS6310575A (ja) * | 1986-07-01 | 1988-01-18 | Nippon Denso Co Ltd | 半導体歪検出器 |
-
1988
- 1988-06-06 JP JP63139193A patent/JP2621357B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0249472A (ja) | 1990-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4744863A (en) | Sealed cavity semiconductor pressure transducers and method of producing the same | |
| US3893228A (en) | Silicon pressure sensor | |
| US4996082A (en) | Sealed cavity semiconductor pressure transducers and method of producing the same | |
| US4853669A (en) | Sealed cavity semiconductor pressure transducers and method of producing the same | |
| US5296730A (en) | Semiconductor pressure sensor for sensing pressure applied thereto | |
| US5549006A (en) | Temperature compensated silicon carbide pressure transducer and method for making the same | |
| US5589810A (en) | Semiconductor pressure sensor and related methodology with polysilicon diaphragm and single-crystal gage elements | |
| US5604144A (en) | Method for fabricating active devices on a thin membrane structure using porous silicon or porous silicon carbide | |
| JP2621357B2 (ja) | 半導体歪検出器 | |
| JP2615887B2 (ja) | 半導体圧力センサ | |
| Obermeier et al. | Characteristics of polysilicon layers and their application in sensors | |
| CN112357877B (zh) | 一种mems soi压力传感器及其制备方法 | |
| EP0219543A1 (en) | SEMICONDUCTOR PRESSURE CONVERTER WITH SEALED CAVITY AND METHOD FOR IT. | |
| JPH07115209A (ja) | 半導体圧力センサ及びその製造方法並びに触覚センサ | |
| JP4845308B2 (ja) | 半導体センサ及びその製造方法 | |
| JPH0779167B2 (ja) | 集積化半導体圧力センサ | |
| JPS6097677A (ja) | 半導体圧力センサ | |
| JPH0337534A (ja) | 半導体歪検出装置 | |
| JPH0510830B2 (ja) | ||
| JPS63147846U (ja) | ||
| JPS62266875A (ja) | 半導体圧力センサ | |
| JPH05102494A (ja) | シリコンダイアフラム圧力センサの製造方法 | |
| JPH0340959B2 (ja) | ||
| JPH0573276B2 (ja) | ||
| EP0210050A2 (en) | Semiconductor strain gauges |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |