JPH0249472A - 半導体歪検出器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野Ｊ 本発明は、ダイバーズウォッチ用水圧センサ。

卓上天気予報器用大気圧センサ、ガスもれ警報器用ガス
圧センサ、家庭用血圧計等の、バッテリーによって駆動
される圧力センサ。トルクセンサ。

あるいはロードセル等として使用される、略等方的な歪
感度をもつ歪ゲージを使用した半導体歪検出器に関する
。

ｒ従来の技術ｊ 半導体歪検出器の一例である、半導体圧力センサについ
て以下に説明する。

従来の半導体圧力センサでは、ｎ型単結晶シリコン基板
の一面の起歪領域にｐ型ドーパント（ボロン）を熱拡散
することにより得られた、接合深さ［１以上のｐ型車結
晶シリコンよりなる歪ゲージ、そして拡散マスクおよび
これらを覆う保ｒｉ膜が、他の一面には前記起歪領域を
設けるべくエツチングによりダイアフラムが、それぞれ
形成され、ダイアフラムにこのダイアフラム側から圧力
が加わった際に最大引張応力が働く中心部に２個の歪ゲ
ージを、また最大圧縮応力が働く周辺部に２個の歪ゲー
ジをそれぞれ配置して、これら歪ゲージにてホイートス
トンブリッジを構成し、出力をブツシュ・プルで取り出
していた。

「発明が解決しようとする課題」 半導体歪検出器の消費電力は、歪ゲージの抵抗値をＲ、
ブリッジ印加電圧をＶとすると、Ｖｌ／Ｒと表すことが
できる。バッテリーの寿命を延長するためには、この消
費電力を少なくする必要があるが、出力信号電圧はブリ
ッジ印加電圧■に比例するため、ブリッジ印加電圧Ｖを
あまり下げられないので、歪ゲージの抵抗値Ｒを大きく
することが重要になってくる。

しかしながら、従来の半導体歪検出器では、熱拡散法に
よって得られた歪ゲージ層の厚さが１ｉ論以上であり、
その抵抗率ρが温度補償の関係で低い値に押さえられて
いること、歪ゲージの耐圧の維持、および電極下スパイ
ク防止のため、不純物の拡散深さをあまり浅くできず、
歪ゲージを薄くできないこと、そして歪ゲージが単結晶
のため、歪感度に異方性があり、歪ゲージを特定の方位
に配置しなければならないため、その配置面積が制約さ
れてゲージ長をあまり長くできないこと等の理由により
、小さな抵抗値しか得られず、消費電力が大きくなって
バッテリーの寿命が短かった。

そこで本発明は、歪ゲージの抵′抗値を増すことにより
、消費電力の少ない半導体歪検出器を提供することを課
題とする。

「課題を解決するための手段」 上記課題を解決するため、本発明は、薄肉の起歪領域を
有する絶縁性基板と、前記起歪領域内に設けられた、半
導体によってなる歪ゲージとを備えた半導体歪検出器に
おいて、前記歪ゲージの、膜厚が２０００λ以下である
事を特徴とする半導体歪検出器を提供する。

「作用」 上記構成によれば、ピエゾ抵抗素子として使用される歪
ゲージが膜厚２０００Å以下の極薄膜半導体である事に
より、従来例のような膜厚１ｐ請以上の歪ゲージに対し
非常に高い抵抗値を得ることができる。

「実施例」 本発明の実施例である半導体歪検出器について第１図（
ａ）の上面図およびその断面ＡＡを示す同図（ｂ）を参
照して説明する。

単結晶シリコン基板１２は、その−面に絶縁膜１５、極
薄膜多結晶シリコンによってなる歪ゲージ１１．保護膜
１６．および電極１７を有する。

これらのうち歪ゲージ１１は同心円状に膜形成され、直
列に接続されてブリッジを構成している。

また、この単結晶シリコン基板１２の他の一面には中央
剛体部１４を島状に残してエツチングによりダイヤフラ
ムが形成され、これを起歪領域１３としている。

以下、この半導体歪検出器の製造方法について述べる。

まず、単結晶シリコン基板１２を１０００℃程度の酸化
性雰囲気中で熱酸化し、表面に約５０００人の５ｉＯｚ
層である絶縁膜１５を形成する。

次に、ＣＶ　Ｄ　（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｕｒ　
Ｄｅｐｏｓｉｔｉｏｎ）法により、単結晶シリコン基板
１２の温度を５８０℃として、Ｓ　ｉ　Ｈ４ガスを熱分
解し、前記絶縁膜１５上にアンドープ多結晶シリコン膜
を１５００人形成した後、この多結晶シリコン膜をフォ
トリングラフィとドライエツチングにより、歪ゲージ１
１および接続導体１８に形成する。そして、この多結晶
シリコン膜の表面を熱酸化して約１０００人の５ｉｎ２
を形成する。この際に多結晶シリコン膜の膜厚は約１０
００人となる１次にイオン注入法により加速エネルギー
約３０ｋｅＶでボロンをドーピングし、９５０℃で６０
分程度アニールして活性化を行う、この絶縁膜１５上に
形成する多結晶シリコン膜は、極薄膜化が容易であり、
抵抗率も単結晶シリコン膜より大きい。

さらに、ＣＶＤ法にて、りんガラス（ＰＳＧ）の保護膜
１６を形成し、フォトリングラフィによって保護膜１６
にコンタクトホールをあける。

そして、１！極材料Ａｌ−５ｉを蒸着し、フォトリング
ラフィによりパターニングして電極１７を形成した後、
シンタリングを行って電極１７と接続導体１８とのオー
ミック・コンタクトをとる。

単結晶シリコン基板１２の他の一面は、絶縁膜１５と同
時に、あるいは別途にＣＶＤ法により形成された５ｉｆ
ｔ層を、まずフォトリングラフィにより起歪領域１３の
形状にエツチングにて除去し、単結晶シリコン基板１２
を露出させた後、前記５ｉＯｚ層をマスクにして、単結
晶シリコン基板１２をＫＯＨ水溶液でエツチングして起
歪領域１３とするためのダイヤフラムを形成し、最後に
マスクにしたＳ　ｉ　Ｏを層を除去して所定の形状を得
る。

「作動」 上記構成の本発明による半導体歪検出器の、極薄膜多結
晶シリコンによってなる歪ゲージと、従来例による半導
体歪検出器の、単結晶シリコンによってなる歪ゲージと
を比較する。

一般に歪ゲージの抵抗値は、これを構成するピエゾ抵抗
素子の抵抗率をρ、幅をＷ、長さをｌ、厚みをｔとすれ
ば、 と表すことができる。

そこで、本発明による半導体歪検出器の多結晶シリコン
によってなる歪ゲージの抵抗率をＲ２、幅をＷｌ、長さ
を１．、厚みをｔ３、抵抗値をＲ１とし、従来例による
半導体歪検出器の単結晶シリコンによってなる歪ゲージ
の抵抗率をＲ３、幅をＷｌ、長さを１３、厚みをｔ５、
抵抗値をＲｓとすると、本実施例では、 ρ、：ρｓ＃２：１ （＝２Ｘ１０−りΩ・ｃ−：　　Ｉ　　Ｘ　　１　０−
”Ω・Ｃ−）ＩＩ／　ＶＶ　１　：　１３／　ＶＶり＃
３：１１／ｌｌ：　１／１３ξ１０：１ であるから、抵抗値の比は、 ζ６０　：　　１（＝３００にΩ：　５にΩ）となり、
約６０倍の高抵抗化を容易に行うことができる。

これは、本発明により、歪ゲージの厚みｔを１７１０に
できたばかりでなく、歪ゲージに多結晶シリコンを用い
たので抵抗率ρを大きくすることができ、また歪ゲージ
の歪感度に異方性がないので特定の方位に配置する必要
がなく多くの箇所に配置できるため、従来例に対し、長
い抵抗長ｌを得ることができたことにより、抵抗率ρと
ＩＺＷ値とを双方共大きくできたことによって、従来の
約６０倍の抵抗値が得られ、これに伴って消費電力を約
１／６０にできた。

「他の実施例」 本発明は上記実施例の細部にまで限定されるものではな
く、例えば起歪領域の形状が、第２図に示す斜線部のよ
うな口字状であり、互いに同様の歪が発生する複数箇所
に歪ゲージが直列に接続してブリッジ配列されていても
よい。

また、起歪領域が第１図図示の中央剛体部１４を欠いて
いてもよい。

さらにまた、前記実施例では歪ゲージに多結晶シリコン
膜を採用したが、本発明はこれに限るものではなく、例
えば化合物半導体でもよい。

「発明の効果」 以上述べたように、本発明による半導体歪検出器では、
その絶縁性基板上に形成された歪ゲージが、膜厚２００
０Å以下の極薄膜半導体であることにより、大きな抵抗
値を得ることができ、消費電力を少なくすることが可能
になる。

第１図（ａ）は本発明の実施例である半導体歪検出器を
示す上面図、第１図（ｂ）は本発明の実施例である半導
体歪検出器を示す断面図、第２ｔ５！Ｉは本発明の他の
実施例である半導体歪検出器を示す上面図である。

１１　、、、歪ゲージ、　１２．、、単結晶シリコン基
板、　ｌ　３　、、、起歪領域、　１５．、、絶縁膜、
１６、、、保護膜。

【図面の簡単な説明】

Claims (1)

【特許請求の範囲】
1. 　薄肉の起歪領域を有する絶縁性基板と、前記起歪領域
   内に設けられた、半導体によってなる歪ゲージとを備え
   た半導体歪検出器において、前記歪ゲージの膜厚が２０
   ００Å以下である事を特徴とする半導体歪検出器。