JPH0818068A - 半導体感歪センサの製造方法 - Google Patents
半導体感歪センサの製造方法Info
- Publication number
- JPH0818068A JPH0818068A JP7064394A JP6439495A JPH0818068A JP H0818068 A JPH0818068 A JP H0818068A JP 7064394 A JP7064394 A JP 7064394A JP 6439495 A JP6439495 A JP 6439495A JP H0818068 A JPH0818068 A JP H0818068A
- Authority
- JP
- Japan
- Prior art keywords
- film
- protective film
- metal film
- displacement
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
- Measurement Of Force In General (AREA)
Abstract
(57)【要約】
【目的】 ダイヤフラム上に形成する第１保護膜に対
し、第２保護膜エッチング時の不要なエッチングを防止
し、ダイヤフラムの検出精度を良好にする。 【構成】 半導体圧力センサにおいて、ダイヤフラム１
ａ上に第１保護膜４、金属膜８、第２保護膜６を堆積形
成し、電極５上の所定部分に対して第２保護膜６を残す
ように第２保護膜６をエッチング除去する。この第２保
護膜６のエッチング除去時に金属膜８がエッチングスト
ッパ層として作用するため、ダイヤフラム１ａ上の第１
保護膜４のエッチングが防止される。その後、金属膜８
をエッチング除去し、ダイヤフラム１ａ上に第１保護膜
４のみが形成されるようにする。
し、第２保護膜エッチング時の不要なエッチングを防止
し、ダイヤフラムの検出精度を良好にする。 【構成】 半導体圧力センサにおいて、ダイヤフラム１
ａ上に第１保護膜４、金属膜８、第２保護膜６を堆積形
成し、電極５上の所定部分に対して第２保護膜６を残す
ように第２保護膜６をエッチング除去する。この第２保
護膜６のエッチング除去時に金属膜８がエッチングスト
ッパ層として作用するため、ダイヤフラム１ａ上の第１
保護膜４のエッチングが防止される。その後、金属膜８
をエッチング除去し、ダイヤフラム１ａ上に第１保護膜
４のみが形成されるようにする。
Description
【０００１】
【産業上の利用分野】本発明は応力を検出する半導体感
歪センサ、例えばダイヤフラムを有する半導体圧力セン
サの製造方法に関する。
歪センサ、例えばダイヤフラムを有する半導体圧力セン
サの製造方法に関する。
【０００２】
【従来の技術】従来、半導体圧力センサにおいては、圧
力を受けて変位するダイヤフラム（変位部）上に第１保
護膜を形成し、またこのダイヤフラムの変位に応じた電
気信号を取り出す電極上に電極を保護する第２保護膜を
形成するようにしている。この場合、その製造方法とし
ては半導体基板全面に第１保護膜および第２保護膜を形
成し、その後ダイヤフラムとなる領域上（以下、単にダ
イヤフラム上という）の第２保護膜を除去するようにし
ている。これは、ダイヤフラム上に第２保護膜が残され
ていると、検出出力において、オフセット電圧の変動や
温度特性、直線性が悪くなるためである。
力を受けて変位するダイヤフラム（変位部）上に第１保
護膜を形成し、またこのダイヤフラムの変位に応じた電
気信号を取り出す電極上に電極を保護する第２保護膜を
形成するようにしている。この場合、その製造方法とし
ては半導体基板全面に第１保護膜および第２保護膜を形
成し、その後ダイヤフラムとなる領域上（以下、単にダ
イヤフラム上という）の第２保護膜を除去するようにし
ている。これは、ダイヤフラム上に第２保護膜が残され
ていると、検出出力において、オフセット電圧の変動や
温度特性、直線性が悪くなるためである。
【０００３】
【発明が解決しようとする課題】しかしながら、上記第
１保護膜はＳｉＯ2 系、第２保護膜はＳｉＯ2 系又はＳ
ｉＮ系あるいはＳｉＯ2 系とＳｉＮ系の複合膜であるた
め、第２保護膜のエッチング時に第１保護膜もエッチン
グされてしまい、ダイヤフラムの変位検出の精度が悪化
するという問題がある。
１保護膜はＳｉＯ2 系、第２保護膜はＳｉＯ2 系又はＳ
ｉＮ系あるいはＳｉＯ2 系とＳｉＮ系の複合膜であるた
め、第２保護膜のエッチング時に第１保護膜もエッチン
グされてしまい、ダイヤフラムの変位検出の精度が悪化
するという問題がある。
【０００４】このことを従来の半導体圧力センサの製造
方法に従って概略説明する。まず、図９（ａ）に示すよ
うに、引出し抵抗２、ピエゾ抵抗（ゲージ抵抗）３を形
成した半導体基板１上の全面に第１保護膜４を形成す
る。その後、既知の方法にてコンタクト部を形成して配
線５を形成し、全面に第２保護膜６を堆積させた後、ダ
イヤフラム上が開口したレジストパターン７を形成する
（図９（ｂ））。次に、図９（ｃ）に示すように、ダイ
ヤフラム上の第２保護膜６をエッチング除去する。
方法に従って概略説明する。まず、図９（ａ）に示すよ
うに、引出し抵抗２、ピエゾ抵抗（ゲージ抵抗）３を形
成した半導体基板１上の全面に第１保護膜４を形成す
る。その後、既知の方法にてコンタクト部を形成して配
線５を形成し、全面に第２保護膜６を堆積させた後、ダ
イヤフラム上が開口したレジストパターン７を形成する
（図９（ｂ））。次に、図９（ｃ）に示すように、ダイ
ヤフラム上の第２保護膜６をエッチング除去する。
【０００５】ここで、第１保護膜４がＰＳＧ膜（２００
０Å）、第２保護膜６がＣＶＤＳｉＯ2 膜（５０００
Å）の場合、第２保護膜６はウエットエッチング（Ｈ
Ｆ、ＨＦ−ＣＨ3 ＣＯＯＨ等）又はドライエッチング
（ＣＨ4 、ＳＦ6 等）にて除去される。第２保護膜６の
ウェハ面内の膜厚均一性は±２０％存在するため、エッ
チング時間は、ちょうどエッチング時間＋オーバーエッ
チング時間（エッチング時間の２０％）となる。第１保
護膜４と第２保護膜６のエッチング選択比は２／１〜１
／２であるため、第２保護膜６をエッチングした時、ウ
ェハ面内の第１保護膜４もエッチングされてしまい、そ
の膜厚が０〜１５００Åとなって、保護膜としての機能
がなくなる、もしくは低下する。
０Å）、第２保護膜６がＣＶＤＳｉＯ2 膜（５０００
Å）の場合、第２保護膜６はウエットエッチング（Ｈ
Ｆ、ＨＦ−ＣＨ3 ＣＯＯＨ等）又はドライエッチング
（ＣＨ4 、ＳＦ6 等）にて除去される。第２保護膜６の
ウェハ面内の膜厚均一性は±２０％存在するため、エッ
チング時間は、ちょうどエッチング時間＋オーバーエッ
チング時間（エッチング時間の２０％）となる。第１保
護膜４と第２保護膜６のエッチング選択比は２／１〜１
／２であるため、第２保護膜６をエッチングした時、ウ
ェハ面内の第１保護膜４もエッチングされてしまい、そ
の膜厚が０〜１５００Åとなって、保護膜としての機能
がなくなる、もしくは低下する。
【０００６】この第１及び第２保護膜４、６の他の材料
の組合せを考えてみても、保護膜厚のバラツキ、第１及
び第２保護膜４、６のエッチング選択比から、第２保護
膜６のエッチング時、第１保護膜４もエッチングされて
しまうという問題が同様に存在する。このように、第２
保護膜６のエッチング時に、ダイヤフラム上の第１保護
膜４もエッチングされてしまうと、保護膜としての機能
が低下し、その結果、ダイヤフラム部に形成されている
ゲージ抵抗３の耐環境性は悪化するという問題が生じ
る。
の組合せを考えてみても、保護膜厚のバラツキ、第１及
び第２保護膜４、６のエッチング選択比から、第２保護
膜６のエッチング時、第１保護膜４もエッチングされて
しまうという問題が同様に存在する。このように、第２
保護膜６のエッチング時に、ダイヤフラム上の第１保護
膜４もエッチングされてしまうと、保護膜としての機能
が低下し、その結果、ダイヤフラム部に形成されている
ゲージ抵抗３の耐環境性は悪化するという問題が生じ
る。
【０００７】本発明は上記問題に鑑みてなされたもの
で、第２保護膜をエッチングする時の第１保護膜のエッ
チングを防止し、ダイヤフラム等の変位部の検出精度を
良好にすることを目的とする。
で、第２保護膜をエッチングする時の第１保護膜のエッ
チングを防止し、ダイヤフラム等の変位部の検出精度を
良好にすることを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記従来のも
のが、第２保護膜のエッチング時に、下地の第１保護膜
との選択性が悪いという点に着目し、第２保護膜を堆積
する前に金属膜を堆積し、金属膜をエッチングストッパ
層として利用して、第１保護膜がエッチングされないよ
うにしたものである。
のが、第２保護膜のエッチング時に、下地の第１保護膜
との選択性が悪いという点に着目し、第２保護膜を堆積
する前に金属膜を堆積し、金属膜をエッチングストッパ
層として利用して、第１保護膜がエッチングされないよ
うにしたものである。
【０００９】かかる観点から請求項１に記載の発明にお
いては、半導体基板の変位部となる変位部領域上に第１
保護膜を形成し、変位部の変位に応じた電気信号を取り
出す電極上に第２保護膜を形成するようにした半導体感
歪センサの製造方法において、前記第１保護膜を形成し
た後、その上に金属膜を形成する工程と、この金属膜の
上に前記第２保護膜を形成する工程と、前記変位部領域
上の前記第２保護膜を前記金属膜をエッチングストッパ
層として作用させてエッチング除去する工程と、この
後、前記変位部領域上の前記金属膜を除去する工程とを
有することを特徴としている。
いては、半導体基板の変位部となる変位部領域上に第１
保護膜を形成し、変位部の変位に応じた電気信号を取り
出す電極上に第２保護膜を形成するようにした半導体感
歪センサの製造方法において、前記第１保護膜を形成し
た後、その上に金属膜を形成する工程と、この金属膜の
上に前記第２保護膜を形成する工程と、前記変位部領域
上の前記第２保護膜を前記金属膜をエッチングストッパ
層として作用させてエッチング除去する工程と、この
後、前記変位部領域上の前記金属膜を除去する工程とを
有することを特徴としている。
【００１０】請求項２に記載の発明においては、応力を
受けて変位する変位部が半導体基板の変位部領域に形成
されてなる半導体感歪センサの製造方法であって、前記
変位部領域に変位を検出する検出部を形成するととも
に、前記変位部領域上に第１保護膜を形成する工程と、
前記検出部と電気的導通をとるためのコンタクト部およ
び前記第１保護膜の上に金属膜を形成する工程と、この
金属膜の上に第２保護膜を形成する工程と、前記変位部
領域上の前記第２保護膜を前記金属膜をエッチングスト
ッパ層として作用させてエッチング除去し、この後、前
記変位部領域上の前記金属膜を除去して、前記変位部領
域上に前記第１保護膜を、前記コンタクト部に前記金属
膜および前記第２保護膜を残存させる工程とを有するこ
とを特徴としている。
受けて変位する変位部が半導体基板の変位部領域に形成
されてなる半導体感歪センサの製造方法であって、前記
変位部領域に変位を検出する検出部を形成するととも
に、前記変位部領域上に第１保護膜を形成する工程と、
前記検出部と電気的導通をとるためのコンタクト部およ
び前記第１保護膜の上に金属膜を形成する工程と、この
金属膜の上に第２保護膜を形成する工程と、前記変位部
領域上の前記第２保護膜を前記金属膜をエッチングスト
ッパ層として作用させてエッチング除去し、この後、前
記変位部領域上の前記金属膜を除去して、前記変位部領
域上に前記第１保護膜を、前記コンタクト部に前記金属
膜および前記第２保護膜を残存させる工程とを有するこ
とを特徴としている。
【００１１】請求項３に記載の発明においては、応力を
受けて変位する変位部が半導体基板の変位部領域に形成
されてなる半導体感歪センサの製造方法であって、前記
変位部領域に変位を検出する検出部が形成され、前記半
導体基板の他の領域に前記検出部からの電気信号を処理
する回路部が形成され、さらに前記半導体基板上に第１
保護膜が形成された状態にする工程と、この第１保護膜
の上に第１の金属膜を形成する工程と、前記回路部とと
もに回路を構成する抵抗部において前記第１の金属膜を
除去した後、半導体基板全面に抵抗膜を形成する工程
と、前記抵抗膜のうち前記抵抗部の抵抗パターンを形成
する部分を残し、前記抵抗膜を前記第１の金属膜をエッ
チングストッパ層として作用させてエッチング除去する
工程と、この後、前記第１の金属膜を除去し、前記半導
体基板全面に第２の金属膜を形成し、前記検出部および
前記回路部の電極配線パターンおよび前記変位部領域上
に前記第２の金属膜が残存するようにパターン形成する
工程と、前記半導体基板全面に第２保護膜を形成すると
ともに、前記電極配線の保護のために必要な部分を残し
て前記第２保護膜をエッチング除去し、その際前記変位
部領域上においては前記第２の金属膜をエッチングスト
ッパ層として作用させて前記第２の保護膜をエッチング
除去する工程と、この後、前記変位部領域上の第２の金
属膜を除去する工程とを有することを特徴としている。
受けて変位する変位部が半導体基板の変位部領域に形成
されてなる半導体感歪センサの製造方法であって、前記
変位部領域に変位を検出する検出部が形成され、前記半
導体基板の他の領域に前記検出部からの電気信号を処理
する回路部が形成され、さらに前記半導体基板上に第１
保護膜が形成された状態にする工程と、この第１保護膜
の上に第１の金属膜を形成する工程と、前記回路部とと
もに回路を構成する抵抗部において前記第１の金属膜を
除去した後、半導体基板全面に抵抗膜を形成する工程
と、前記抵抗膜のうち前記抵抗部の抵抗パターンを形成
する部分を残し、前記抵抗膜を前記第１の金属膜をエッ
チングストッパ層として作用させてエッチング除去する
工程と、この後、前記第１の金属膜を除去し、前記半導
体基板全面に第２の金属膜を形成し、前記検出部および
前記回路部の電極配線パターンおよび前記変位部領域上
に前記第２の金属膜が残存するようにパターン形成する
工程と、前記半導体基板全面に第２保護膜を形成すると
ともに、前記電極配線の保護のために必要な部分を残し
て前記第２保護膜をエッチング除去し、その際前記変位
部領域上においては前記第２の金属膜をエッチングスト
ッパ層として作用させて前記第２の保護膜をエッチング
除去する工程と、この後、前記変位部領域上の第２の金
属膜を除去する工程とを有することを特徴としている。
【００１２】
【発明の作用効果】請求項１に記載の発明においては、
第１保護膜形成後、その上層に金属膜を形成し、つづい
て第２保護膜を形成する。第２保護膜のエッチング時、
金属膜はエッチングストッパ層として働き、第１保護膜
のエッチングが防止される。従って、変位部領域上の第
１保護膜は第２保護膜エッチング時の影響を受けないた
め、ダイヤフラム等の変位部の検出精度を良好にするこ
とができる。
第１保護膜形成後、その上層に金属膜を形成し、つづい
て第２保護膜を形成する。第２保護膜のエッチング時、
金属膜はエッチングストッパ層として働き、第１保護膜
のエッチングが防止される。従って、変位部領域上の第
１保護膜は第２保護膜エッチング時の影響を受けないた
め、ダイヤフラム等の変位部の検出精度を良好にするこ
とができる。
【００１３】請求項２に記載の発明においては、第１保
護膜の上に形成される金属膜を電極形成とともに行うよ
うにしているから、第１保護膜の上の金属膜形成のため
の工程を付加する必要がないという効果がある。請求項
３に記載の発明においては、半導体基板上に抵抗パター
ンを形成する際および第２保護膜を形成する際の２回の
エッチングに対して、それぞれ金属膜を介在させておく
ことにより、それらのエッチング時の第１保護膜への影
響をなくし、半導体基板上に抵抗パターンを有する回路
部の形成に対して変位部上の第１保護膜を良好な状態に
て形成することができるという効果がある。
護膜の上に形成される金属膜を電極形成とともに行うよ
うにしているから、第１保護膜の上の金属膜形成のため
の工程を付加する必要がないという効果がある。請求項
３に記載の発明においては、半導体基板上に抵抗パター
ンを形成する際および第２保護膜を形成する際の２回の
エッチングに対して、それぞれ金属膜を介在させておく
ことにより、それらのエッチング時の第１保護膜への影
響をなくし、半導体基板上に抵抗パターンを有する回路
部の形成に対して変位部上の第１保護膜を良好な状態に
て形成することができるという効果がある。
【００１４】
（第１実施例）図１は、本発明の第１実施例により製造
された半導体圧力センサの断面図である。ダイヤフラム
１ａを有するシリコン基板１は台座９に陽極接合されて
おり、台座９を介して圧力がダイヤフラム１ａに導入さ
れる。シリコン基板１には、引出し抵抗２、ゲージ抵抗
３が形成されており、ダイヤフラム１ａの変位に応じた
電気信号が引出し抵抗２から電極５を介して外部に取り
出される。
された半導体圧力センサの断面図である。ダイヤフラム
１ａを有するシリコン基板１は台座９に陽極接合されて
おり、台座９を介して圧力がダイヤフラム１ａに導入さ
れる。シリコン基板１には、引出し抵抗２、ゲージ抵抗
３が形成されており、ダイヤフラム１ａの変位に応じた
電気信号が引出し抵抗２から電極５を介して外部に取り
出される。
【００１５】ダイヤフラム領域にはＳｉＯ2 膜４ａ、Ｐ
ＳＧ膜４ｂの２層構造の酸化膜からなる第１保護膜４の
みが形成され、ダイヤフラム領域外には第１及び第２保
護膜４、６が形成されている。第１保護膜４はダイヤフ
ラム領域のＰＮ接合を保護し、第２保護膜６は電極５を
保護する。この第２保護膜６の材料はＳｉＯ2 系（Ｓｉ
Ｏ2 、ＰＳＧ、ＢＰＳＧ、ＴＥＯＳ等）、又はＳｉＮ系
（ＳｉＮX 、ＳｉＯXＮY 等) あるいはＳｉＯ2 系とＳ
ｉＮ系の複合膜である。
ＳＧ膜４ｂの２層構造の酸化膜からなる第１保護膜４の
みが形成され、ダイヤフラム領域外には第１及び第２保
護膜４、６が形成されている。第１保護膜４はダイヤフ
ラム領域のＰＮ接合を保護し、第２保護膜６は電極５を
保護する。この第２保護膜６の材料はＳｉＯ2 系（Ｓｉ
Ｏ2 、ＰＳＧ、ＢＰＳＧ、ＴＥＯＳ等）、又はＳｉＮ系
（ＳｉＮX 、ＳｉＯXＮY 等) あるいはＳｉＯ2 系とＳ
ｉＮ系の複合膜である。
【００１６】なお、第２保護膜６のエッチング時にダイ
ヤフラム１ａ上の第１保護膜４がエッチングされるのを
防止するため、金属膜８が形成されており、第２保護膜
６のエッチング後、金属膜８が除去され、ダイヤフラム
１ａ上には第１保護膜４のみが形成されるようになって
いる。この金属膜８は、後述する製造方法においては、
電極５と同一材料で同一工程にて形成される。
ヤフラム１ａ上の第１保護膜４がエッチングされるのを
防止するため、金属膜８が形成されており、第２保護膜
６のエッチング後、金属膜８が除去され、ダイヤフラム
１ａ上には第１保護膜４のみが形成されるようになって
いる。この金属膜８は、後述する製造方法においては、
電極５と同一材料で同一工程にて形成される。
【００１７】なお、上記ＳｉＯ2 膜４ａ、ＰＳＧ膜４ｂ
の２層構造の酸化膜からなる第１保護膜４において、ダ
イヤフラム上の酸化膜厚は、その熱膨張係数の差に起因
する応力により検出出力の温度特性に影響を与える。そ
こで、酸化膜厚／ダイヤフラム厚と感温特性との関係に
ついて検討を行った。その結果を図２に示す。この図か
ら分かるように、（酸化膜厚）／（ダイヤフラム厚）が
約３．７×１０-2以下であれば上記熱膨張係数の差に起
因する応力による特性変動を抑えることができる。
の２層構造の酸化膜からなる第１保護膜４において、ダ
イヤフラム上の酸化膜厚は、その熱膨張係数の差に起因
する応力により検出出力の温度特性に影響を与える。そ
こで、酸化膜厚／ダイヤフラム厚と感温特性との関係に
ついて検討を行った。その結果を図２に示す。この図か
ら分かるように、（酸化膜厚）／（ダイヤフラム厚）が
約３．７×１０-2以下であれば上記熱膨張係数の差に起
因する応力による特性変動を抑えることができる。
【００１８】また、Ｎａイオン汚染に対する出力変動を
防ぐために、リンを含有する膜としてＳｉＯ2 膜４ａ上
にＰＳＧ膜４ｂを形成している。図３にＰＳＧ膜と出力
変動量との関係を示す実験結果を示す。なお、この実験
は１２５℃の雰囲気中で９Ｖの動作電圧を与えた場合の
出力変動量を測定したものである。この図から分かるよ
うに、ＰＳＧ膜が約８００Å以上であれば出力変動量を
少なくすることができる。
防ぐために、リンを含有する膜としてＳｉＯ2 膜４ａ上
にＰＳＧ膜４ｂを形成している。図３にＰＳＧ膜と出力
変動量との関係を示す実験結果を示す。なお、この実験
は１２５℃の雰囲気中で９Ｖの動作電圧を与えた場合の
出力変動量を測定したものである。この図から分かるよ
うに、ＰＳＧ膜が約８００Å以上であれば出力変動量を
少なくすることができる。
【００１９】従って、ＰＳＧ／ＳｉＯ2 膜の２層構造か
らなる第１保護膜４としては、（酸化膜厚）／（ダイヤ
フラム厚）≦３．７×１０-2の関係を満たし、かつＰＳ
Ｇ膜を８００Å以上であることが好ましい。図４、図５
に上記半導体圧力センサの製造方法を示す。Ｎ型半導体
基板またはＰ型半導体基板上にＮ型層をエピタキシャル
成長させたものであって、面方位（１１０）又は（１０
０）のシリコンウェハ１を用意し、それを熱処理（８０
０〜１１００℃、Ｏ2 又はウェットＯ2 酸化）し、５０
００〜１００００ÅのＳｉＯ2 膜１０を形成する（図４
（ａ））。
らなる第１保護膜４としては、（酸化膜厚）／（ダイヤ
フラム厚）≦３．７×１０-2の関係を満たし、かつＰＳ
Ｇ膜を８００Å以上であることが好ましい。図４、図５
に上記半導体圧力センサの製造方法を示す。Ｎ型半導体
基板またはＰ型半導体基板上にＮ型層をエピタキシャル
成長させたものであって、面方位（１１０）又は（１０
０）のシリコンウェハ１を用意し、それを熱処理（８０
０〜１１００℃、Ｏ2 又はウェットＯ2 酸化）し、５０
００〜１００００ÅのＳｉＯ2 膜１０を形成する（図４
（ａ））。
【００２０】次に、引出し抵抗部が開口したレジストパ
ターン１１を形成し、ＨＦ系溶液を用いたウェットエッ
チング又はＣＦ4 ガスを用いたドライエッチングにて酸
化膜１０を除去し、その後、引出し抵抗２をなすＰ層を
形成する（図４（ｂ））。次に、ダイヤフラム上とその
周辺が開口したレジストパターン１２を形成し、ウェッ
トエッチング又はドライエッチングにて酸化膜１０を図
に示すように除去する（図４（ｃ））。
ターン１１を形成し、ＨＦ系溶液を用いたウェットエッ
チング又はＣＦ4 ガスを用いたドライエッチングにて酸
化膜１０を除去し、その後、引出し抵抗２をなすＰ層を
形成する（図４（ｂ））。次に、ダイヤフラム上とその
周辺が開口したレジストパターン１２を形成し、ウェッ
トエッチング又はドライエッチングにて酸化膜１０を図
に示すように除去する（図４（ｃ））。
【００２１】そして、レジストパターン１２を除去した
後、ウェット酸化又はドライ酸化（８００〜１１００
℃、Ｏ2 又はウェットＯ2 酸化）にて、５００〜２００
０ÅのＳｉＯ2 膜４ａを形成する。次に、ゲージ抵抗部
が開口したレジストパターン１３を形成し、ボロンをイ
オン注入し、ゲージ抵抗３を形成する（図４（ｄ））。
この後、レジストパターン１３を除去し、ＰＯＣｌ3 中
にて熱処理（９００〜１０００℃、３０〜６０分）し
て、リンをＳｉＯ2 膜４ａに拡散させてＰＳＧ膜４ｂを
形成する。この時、ダイヤフラム上の酸化膜厚が決定さ
れる。従って、このリン処理後の酸化膜厚が（酸化膜
厚）／（ダイヤフラム厚）≦３．７×１０-2を満足する
ように、上記ＳｉＯ2 膜４ａの形成工程とリンの拡散工
程（ＰＳＧ膜４ｂの形成工程）の工程条件を設定する必
要がある。具体的には、ＳｉＯ2 膜４ａの形成工程時
に、酸化膜厚を上記のダイヤフラムとの関係を満足する
ように、酸化温度と時間を決定しておく。
後、ウェット酸化又はドライ酸化（８００〜１１００
℃、Ｏ2 又はウェットＯ2 酸化）にて、５００〜２００
０ÅのＳｉＯ2 膜４ａを形成する。次に、ゲージ抵抗部
が開口したレジストパターン１３を形成し、ボロンをイ
オン注入し、ゲージ抵抗３を形成する（図４（ｄ））。
この後、レジストパターン１３を除去し、ＰＯＣｌ3 中
にて熱処理（９００〜１０００℃、３０〜６０分）し
て、リンをＳｉＯ2 膜４ａに拡散させてＰＳＧ膜４ｂを
形成する。この時、ダイヤフラム上の酸化膜厚が決定さ
れる。従って、このリン処理後の酸化膜厚が（酸化膜
厚）／（ダイヤフラム厚）≦３．７×１０-2を満足する
ように、上記ＳｉＯ2 膜４ａの形成工程とリンの拡散工
程（ＰＳＧ膜４ｂの形成工程）の工程条件を設定する必
要がある。具体的には、ＳｉＯ2 膜４ａの形成工程時
に、酸化膜厚を上記のダイヤフラムとの関係を満足する
ように、酸化温度と時間を決定しておく。
【００２２】上記工程により、ダイヤフラム上に、耐環
境性に優れた２層構造の酸化膜による第１保護膜４が形
成される（図４（ｅ））。なお、他の製造方法として、
上記リンの拡散工程の代わりに、ＣＶＤによりＰＳＧ膜
を堆積し、８００〜１１００℃の熱処理にてＰＳＧ膜４
ｂを形成するようにしてもよい。
境性に優れた２層構造の酸化膜による第１保護膜４が形
成される（図４（ｅ））。なお、他の製造方法として、
上記リンの拡散工程の代わりに、ＣＶＤによりＰＳＧ膜
を堆積し、８００〜１１００℃の熱処理にてＰＳＧ膜４
ｂを形成するようにしてもよい。
【００２３】次に、コンタクト部が開口したレジストパ
ターンを形成し、ウェット又はドライエッチングにて第
１保護膜４を除去し、コンタクト穴を形成する。そし
て、レジスト除去後、全面に金属膜としてのＡｌ５を堆
積させて図５（ａ）に示す構成を得る。次に、配線部、
ダイヤフラム領域を被覆したレジストパターン１４を形
成し、ウェットエッチング（硝酸とリン酸の混合液）を
行う（図５（ｂ））。
ターンを形成し、ウェット又はドライエッチングにて第
１保護膜４を除去し、コンタクト穴を形成する。そし
て、レジスト除去後、全面に金属膜としてのＡｌ５を堆
積させて図５（ａ）に示す構成を得る。次に、配線部、
ダイヤフラム領域を被覆したレジストパターン１４を形
成し、ウェットエッチング（硝酸とリン酸の混合液）を
行う（図５（ｂ））。
【００２４】レジスト除去後、第２保護膜６を堆積させ
る（図５（ｃ））。次に、パッド部とダイヤフラム上が
開口したレジストパターン１５を形成し、第２保護膜６
をエッチングする（図５（ｄ））。この時、ダイヤフラ
ム上の第１保護膜４はエッチングされない。次に、レジ
スト除去後、ダイヤフラム領域が開口したレジストパタ
ーン１６を形成し、ダイヤフラム上のＡｌ５をウェット
エッチング（硝酸とリン酸の混合液）にて除去する（図
５（ｅ））。このウェットエッチング液に対するＡｌと
ＰＳＧ膜（第１保護膜４）のエッチング選択比は１００
／１以上であるため、ＰＳＧ膜はエッチングされない。
その後、既知の工程にてダイヤフラム１ａを形成し図１
の構造を得る。
る（図５（ｃ））。次に、パッド部とダイヤフラム上が
開口したレジストパターン１５を形成し、第２保護膜６
をエッチングする（図５（ｄ））。この時、ダイヤフラ
ム上の第１保護膜４はエッチングされない。次に、レジ
スト除去後、ダイヤフラム領域が開口したレジストパタ
ーン１６を形成し、ダイヤフラム上のＡｌ５をウェット
エッチング（硝酸とリン酸の混合液）にて除去する（図
５（ｅ））。このウェットエッチング液に対するＡｌと
ＰＳＧ膜（第１保護膜４）のエッチング選択比は１００
／１以上であるため、ＰＳＧ膜はエッチングされない。
その後、既知の工程にてダイヤフラム１ａを形成し図１
の構造を得る。
【００２５】上記のように第１保護膜４の形成後、金属
膜としてのＡｌ５をダイヤフラム上に形成し、第２保護
膜６を堆積させるようにしている。従って、第２保護膜
６をエッチングする時、金属膜がエッチングストッパ層
として働くため、ダイヤフラム上の第１保護膜４はエッ
チングされない。上記実施例においては、第１保護膜４
のエッチングを保護する金属膜を配線用Ａｌと共通させ
ているから、保護用の金属膜を別途形成する必要はない
が、金属膜を配線用Ａｌとは別の金属膜であってもよ
い。
膜としてのＡｌ５をダイヤフラム上に形成し、第２保護
膜６を堆積させるようにしている。従って、第２保護膜
６をエッチングする時、金属膜がエッチングストッパ層
として働くため、ダイヤフラム上の第１保護膜４はエッ
チングされない。上記実施例においては、第１保護膜４
のエッチングを保護する金属膜を配線用Ａｌと共通させ
ているから、保護用の金属膜を別途形成する必要はない
が、金属膜を配線用Ａｌとは別の金属膜であってもよ
い。
【００２６】その際、金属膜としては、第２保護膜６
エッチング時（図５（ｄ）に相当）の、第２保護膜６の
エッチングレート／金属膜のエッチングレートが１０以
上、金属膜のエッチング時（図５（ｅ）に相当）の、
金属膜のエッチングレート／第１保護膜４のエッチング
レートが１００以上となる条件を満足する金属膜を選択
するのが望ましい。
エッチング時（図５（ｄ）に相当）の、第２保護膜６の
エッチングレート／金属膜のエッチングレートが１０以
上、金属膜のエッチング時（図５（ｅ）に相当）の、
金属膜のエッチングレート／第１保護膜４のエッチング
レートが１００以上となる条件を満足する金属膜を選択
するのが望ましい。
【００２７】なお、上記実施例において、ゲージ抵抗３
はボロンをイオン注入して形成しているので、ゲージ抵
抗３中のボロンとＰＳＧ膜のリンが反応してゲージ濃度
が変化するのを阻止するため、ゲージ抵抗３上において
はＳｉＯ2 膜を介在させているが、ゲージ抵抗３が形成
されていないところではＰＳＧ膜のみとすることができ
る。
はボロンをイオン注入して形成しているので、ゲージ抵
抗３中のボロンとＰＳＧ膜のリンが反応してゲージ濃度
が変化するのを阻止するため、ゲージ抵抗３上において
はＳｉＯ2 膜を介在させているが、ゲージ抵抗３が形成
されていないところではＰＳＧ膜のみとすることができ
る。
【００２８】そこで、図６に示す実施例においては、ゲ
ージ抵抗３が形成されている領域においてはＰＳＧ膜４
ｂとＳｉＯ2 膜４ａの２層構造とし、ゲージ抵抗３が形
成されていない領域においてはＰＳＧ膜４ｂのみとして
いる。この図６に示す半導体圧力センサにおいても、上
記した製造方法に示すものと同様、金属膜としてのＡｌ
５をエッチングストッパ層として作用させ、ダイヤフラ
ム上の第１保護膜４がエッチングされないようにして製
造される。
ージ抵抗３が形成されている領域においてはＰＳＧ膜４
ｂとＳｉＯ2 膜４ａの２層構造とし、ゲージ抵抗３が形
成されていない領域においてはＰＳＧ膜４ｂのみとして
いる。この図６に示す半導体圧力センサにおいても、上
記した製造方法に示すものと同様、金属膜としてのＡｌ
５をエッチングストッパ層として作用させ、ダイヤフラ
ム上の第１保護膜４がエッチングされないようにして製
造される。
【００２９】なお、ＳｉＯ2 膜４ａ、ＰＳＧ膜４ｂの２
層構造からなる第１保護膜４において、ＰＳＧ膜の部分
はリンを含む膜であればよいため、ＰＳＧ膜の代わりに
ＢＰＳＧ膜を用いるようにしてもよい。 （第２実施例）次に、半導体圧力センサに形成される圧
力検出回路に薄膜の調整抵抗（レーザートリミングにて
抵抗値調整される）を形成する場合の実施例について説
明する。この場合にも、薄膜抵抗の下部において不要な
エッチングを防止するため、エッチングストッパ層とし
ての金属層を形成するようにしている。
層構造からなる第１保護膜４において、ＰＳＧ膜の部分
はリンを含む膜であればよいため、ＰＳＧ膜の代わりに
ＢＰＳＧ膜を用いるようにしてもよい。 （第２実施例）次に、半導体圧力センサに形成される圧
力検出回路に薄膜の調整抵抗（レーザートリミングにて
抵抗値調整される）を形成する場合の実施例について説
明する。この場合にも、薄膜抵抗の下部において不要な
エッチングを防止するため、エッチングストッパ層とし
ての金属層を形成するようにしている。
【００３０】この実施例において、図４（ｅ）のよう
に、第１保護膜４を形成した状態を図７（ａ）に示す。
この図において、中央が図４（ｅ）に示した構成を有す
るダイヤフラム部であり、左側が増幅回路等にて形成さ
れる回路部、右側がその回路における抵抗部分をなす薄
膜抵抗部である。この状態から、図７（ｂ）に示すよう
に、全面に第１の金属膜としてのＡｌ金属膜１７を形成
する。
に、第１保護膜４を形成した状態を図７（ａ）に示す。
この図において、中央が図４（ｅ）に示した構成を有す
るダイヤフラム部であり、左側が増幅回路等にて形成さ
れる回路部、右側がその回路における抵抗部分をなす薄
膜抵抗部である。この状態から、図７（ｂ）に示すよう
に、全面に第１の金属膜としてのＡｌ金属膜１７を形成
する。
【００３１】そして、薄膜抵抗部が開口したレジストパ
ターンを形成し、エッチングにてその部分の金属膜１７
を除去する（図７（ｃ））。この後、全面に薄膜抵抗
（クロムシリコンとチタンタングステンの混合膜）１８
を形成し、薄膜抵抗部の薄膜抵抗形成領域（回路部とと
もに回路を構成する抵抗パターン）にレジストパターン
１９を形成する（図７（ｄ））。
ターンを形成し、エッチングにてその部分の金属膜１７
を除去する（図７（ｃ））。この後、全面に薄膜抵抗
（クロムシリコンとチタンタングステンの混合膜）１８
を形成し、薄膜抵抗部の薄膜抵抗形成領域（回路部とと
もに回路を構成する抵抗パターン）にレジストパターン
１９を形成する（図７（ｄ））。
【００３２】このレジストパターン１９を用いてエッチ
ングし、レジストを除去して図８（ａ））に示す構成を
得る。従って、この薄膜抵抗パターン形成のためのエッ
チング時に金属膜１７がエッチングストッパ層として作
用しダイヤフラム上の第１保護膜４がエッチングされる
ことはない。続いて、金属膜１７を除去（図８（ｂ））
する。この状態が図４（ｅ）に相当する。従って、この
後、再度金属膜（第２の金属膜）としてのＡｌを形成す
るとともに不要な部分をエッチング除去（図８（ｃ））
し、電極および回路部と抵抗パターンへの配線を形成す
る部分および第１保護膜４上にＡｌ５１（図５（ａ）の
Ａｌ５に相当）をパターン形成する。
ングし、レジストを除去して図８（ａ））に示す構成を
得る。従って、この薄膜抵抗パターン形成のためのエッ
チング時に金属膜１７がエッチングストッパ層として作
用しダイヤフラム上の第１保護膜４がエッチングされる
ことはない。続いて、金属膜１７を除去（図８（ｂ））
する。この状態が図４（ｅ）に相当する。従って、この
後、再度金属膜（第２の金属膜）としてのＡｌを形成す
るとともに不要な部分をエッチング除去（図８（ｃ））
し、電極および回路部と抵抗パターンへの配線を形成す
る部分および第１保護膜４上にＡｌ５１（図５（ａ）の
Ａｌ５に相当）をパターン形成する。
【００３３】その後、第１実施例と同様、第２の保護膜
６を形成した後、ダイヤフラム上の第２保護膜６、Ａｌ
５の除去を行い、ダイヤフラム上に第１保護膜４のみを
残すようにする。従って、この実施例によれば、ダイヤ
フラム上の第１保護膜４に対し、薄膜抵抗の形成除去お
よび第２保護膜６の形成除去の２回に対し、それぞれの
金属膜の形成にて、第１保護膜４の不要なエッチングを
防止することができる。
６を形成した後、ダイヤフラム上の第２保護膜６、Ａｌ
５の除去を行い、ダイヤフラム上に第１保護膜４のみを
残すようにする。従って、この実施例によれば、ダイヤ
フラム上の第１保護膜４に対し、薄膜抵抗の形成除去お
よび第２保護膜６の形成除去の２回に対し、それぞれの
金属膜の形成にて、第１保護膜４の不要なエッチングを
防止することができる。
【００３４】なお、上記実施例においては半導体圧力セ
ンサに本発明を適用するものについて示したが、応力を
受けて変位する変位部を備え、その変位部の変位を検出
するセンサ、例えば加速度センサ等に適用するようにし
てもよい。加速度センサに適用した場合には、加速度を
受けるビーム部が圧力センサにおけるダイタフラム部に
相当し、そのビーム上に第１保護膜を形成し、上記した
のと同様、第２保護膜エッチング時の影響を受けないよ
うにする。
ンサに本発明を適用するものについて示したが、応力を
受けて変位する変位部を備え、その変位部の変位を検出
するセンサ、例えば加速度センサ等に適用するようにし
てもよい。加速度センサに適用した場合には、加速度を
受けるビーム部が圧力センサにおけるダイタフラム部に
相当し、そのビーム上に第１保護膜を形成し、上記した
のと同様、第２保護膜エッチング時の影響を受けないよ
うにする。
【図１】半導体圧力センサの構成を示す断面図である。
【図２】酸化膜厚／ダイヤフラム厚と感度温度特性との
関係を示すグラフである。
関係を示すグラフである。
【図３】ＰＳＧ膜と出力変動量との関係を示すグラフで
ある。
ある。
【図４】本発明の第１実施例にかかる半導体圧力センサ
の製造方法の前半の工程を示す工程図である。
の製造方法の前半の工程を示す工程図である。
【図５】図４の工程に続く後半の工程を示す工程図であ
る。
る。
【図６】半導体圧力センサの他の構成を示す断面図であ
る。
る。
【図７】本発明の第２実施例にかかる半導体圧力センサ
の製造方法の前半の工程を示す工程図である。
の製造方法の前半の工程を示す工程図である。
【図８】図７の工程に続く後半の工程を示す工程図であ
る。
る。
【図９】従来の半導体圧力センサの製造方法を示す工程
図である。
図である。
１…半導体基板、２…引出し抵抗、３…ゲージ抵抗、４
…第１保護膜、５…Ａｌ電極、６…第２保護膜、８…金
属膜。
…第１保護膜、５…Ａｌ電極、６…第２保護膜、８…金
属膜。
Claims (3)
- 【請求項１】 半導体基板の変位部となる変位部領域上
に第１保護膜を形成し、変位部の変位に応じた電気信号
を取り出す電極上に第２保護膜を形成するようにした半
導体感歪センサの製造方法において、 前記第１保護膜を形成した後、その上に金属膜を形成す
る工程と、 この金属膜の上に前記第２保護膜を形成する工程と、 前記変位部領域上の前記第２保護膜を前記金属膜をエッ
チングストッパ層として作用させてエッチング除去する
工程と、 この後、前記変位部領域上の前記金属膜を除去する工程
とを有することを特徴とする半導体感歪センサの製造方
法。 - 【請求項２】 応力を受けて変位する変位部が半導体基
板の変位部領域に形成されてなる半導体感歪センサの製
造方法であって、 前記変位部領域に変位を検出する検出部を形成するとと
もに、前記変位部領域上に第１保護膜を形成する工程
と、 前記検出部と電気的導通をとるためのコンタクト部およ
び前記第１保護膜の上に金属膜を形成する工程と、 この金属膜の上に第２保護膜を形成する工程と、 前記変位部領域上の前記第２保護膜を前記金属膜をエッ
チングストッパ層として作用させてエッチング除去し、
この後、前記変位部領域上の前記金属膜を除去して、前
記変位部領域上に前記第１保護膜を、前記コンタクト部
に前記金属膜および前記第２保護膜を残存させる工程と
を有することを特徴とする半導体感歪センサの製造方
法。 - 【請求項３】 応力を受けて変位する変位部が半導体基
板の変位部領域に形成されてなる半導体感歪センサの製
造方法であって、 前記変位部領域に変位を検出する検出部が形成され、前
記半導体基板の他の領域に前記検出部からの電気信号を
処理する回路部が形成され、さらに前記半導体基板上に
第１保護膜が形成された状態にする工程と、 この第１保護膜の上に第１の金属膜を形成する工程と、 前記回路部とともに回路を構成する抵抗部において前記
第１の金属膜を除去した後、半導体基板全面に抵抗膜を
形成する工程と、 前記抵抗膜のうち前記抵抗部の抵抗パターンを形成する
部分を残し、前記抵抗膜を前記第１の金属膜をエッチン
グストッパ層として作用させてエッチング除去する工程
と、 この後、前記第１の金属膜を除去し、前記半導体基板全
面に第２の金属膜を形成し、前記検出部および前記回路
部の電極配線パターンおよび前記変位部領域上に前記第
２の金属膜が残存するようにパターン形成する工程と、 前記半導体基板全面に第２保護膜を形成するとともに、
前記電極配線の保護のために必要な部分を残して前記第
２保護膜をエッチング除去し、その際前記変位部領域上
においては前記第２の金属膜をエッチングストッパ層と
して作用させて前記第２の保護膜をエッチング除去する
工程と、 この後、前記変位部領域上の第２の金属膜を除去する工
程とを有することを特徴とする半導体感歪センサの製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06439495A JP3551527B2 (ja) | 1994-04-27 | 1995-03-23 | 半導体感歪センサの製造方法 |
| US08/427,960 US5654244A (en) | 1994-04-27 | 1995-04-26 | Process for producing semiconductor strain-sensitive sensor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8946794 | 1994-04-27 | ||
| JP6-89467 | 1994-04-27 | ||
| JP06439495A JP3551527B2 (ja) | 1994-04-27 | 1995-03-23 | 半導体感歪センサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0818068A true JPH0818068A (ja) | 1996-01-19 |
| JP3551527B2 JP3551527B2 (ja) | 2004-08-11 |
Family
ID=26405507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06439495A Expired - Fee Related JP3551527B2 (ja) | 1994-04-27 | 1995-03-23 | 半導体感歪センサの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5654244A (ja) |
| JP (1) | JP3551527B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007061059A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | センサ装置およびその製造方法 |
| US8026594B2 (en) | 2005-11-25 | 2011-09-27 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
| US8067769B2 (en) * | 2005-11-25 | 2011-11-29 | Panasonic Electric Works Co., Ltd. | Wafer level package structure, and sensor device obtained from the same package structure |
| US8080869B2 (en) | 2005-11-25 | 2011-12-20 | Panasonic Electric Works Co., Ltd. | Wafer level package structure and production method therefor |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3624597B2 (ja) * | 1996-12-10 | 2005-03-02 | 株式会社デンソー | 半導体装置及びその製造方法 |
| IT1295031B1 (it) * | 1997-09-18 | 1999-04-27 | Abb Kent Taylor Spa | Procedimento per la fabbricazione di un dispositivo di misura di pressione dotato di elemento risonante |
| US6232232B1 (en) * | 1998-04-07 | 2001-05-15 | Micron Technology, Inc. | High selectivity BPSG to TEOS etchant |
| JP3575373B2 (ja) * | 1999-04-19 | 2004-10-13 | 株式会社村田製作所 | 外力検知センサの製造方法 |
| JP4710147B2 (ja) | 2000-06-13 | 2011-06-29 | 株式会社デンソー | 半導体圧力センサ |
| US7154372B2 (en) * | 2001-01-10 | 2006-12-26 | Sensirion Ag | Micromechanical flow sensor with tensile coating |
| JP2002340713A (ja) * | 2001-05-10 | 2002-11-27 | Denso Corp | 半導体圧力センサ |
| US6541834B1 (en) * | 2001-10-09 | 2003-04-01 | Integrated Crystal Technology Corp. | Silicon pressure micro-sensing device and the fabrication process |
| JP3915586B2 (ja) * | 2002-04-24 | 2007-05-16 | 株式会社デンソー | 力学量検出装置の製造方法 |
| US7137303B2 (en) * | 2004-08-31 | 2006-11-21 | Stanadyne Corporation | Filter change indicator |
| US7194901B2 (en) * | 2004-10-18 | 2007-03-27 | Silverbrook Research Pty Ltd | Pressure sensor with apertured membrane guard |
| US8240217B2 (en) * | 2007-10-15 | 2012-08-14 | Kavlico Corporation | Diaphragm isolation forming through subtractive etching |
| CN107337174B (zh) * | 2017-06-27 | 2019-04-02 | 杭州电子科技大学 | 一种多晶硅振膜结构的制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3938175A (en) * | 1974-04-24 | 1976-02-10 | General Motors Corporation | Polycrystalline silicon pressure transducer |
| JPS58150852A (ja) * | 1982-03-03 | 1983-09-07 | Nichicon Capacitor Ltd | ガス感応素子 |
| JPS59138383A (ja) * | 1983-01-28 | 1984-08-08 | Fujikura Ltd | 半導体圧力センサ |
| US4597003A (en) * | 1983-12-01 | 1986-06-24 | Harry E. Aine | Chemical etching of a semiconductive wafer by undercutting an etch stopped layer |
| US4783237A (en) * | 1983-12-01 | 1988-11-08 | Harry E. Aine | Solid state transducer and method of making same |
| JPS6154267A (ja) * | 1984-08-21 | 1986-03-18 | 株式会社 サタケ | 籾摺選別装置の夾雑物除去装置 |
-
1995
- 1995-03-23 JP JP06439495A patent/JP3551527B2/ja not_active Expired - Fee Related
- 1995-04-26 US US08/427,960 patent/US5654244A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007061059A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | センサ装置およびその製造方法 |
| US7674638B2 (en) | 2005-11-25 | 2010-03-09 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
| US8026594B2 (en) | 2005-11-25 | 2011-09-27 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
| US8067769B2 (en) * | 2005-11-25 | 2011-11-29 | Panasonic Electric Works Co., Ltd. | Wafer level package structure, and sensor device obtained from the same package structure |
| US8080869B2 (en) | 2005-11-25 | 2011-12-20 | Panasonic Electric Works Co., Ltd. | Wafer level package structure and production method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| US5654244A (en) | 1997-08-05 |
| JP3551527B2 (ja) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0818068A (ja) | 半導体感歪センサの製造方法 | |
| US5552347A (en) | Fabrication process for a semiconductor pressure sensor for sensing pressure applied thereto | |
| JP2560140B2 (ja) | 半導体装置 | |
| JP3506932B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JPS60158675A (ja) | ダイヤフラムセンサ | |
| JPH05281251A (ja) | 加速度センサおよびその製造方法 | |
| US4454002A (en) | Controlled thermal-oxidation thinning of polycrystalline silicon | |
| KR930005499B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH02105438A (ja) | エピタキシヤル成長層の膜厚測定方法 | |
| JP2002090244A (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH0645617A (ja) | 単結晶薄膜部材の製造方法 | |
| JP3478896B2 (ja) | 加速度センサ及びその製造方法 | |
| JPS6398156A (ja) | 半導体圧力センサの製造方法 | |
| JPH03208375A (ja) | 半導体圧力センサ | |
| JPH0234971A (ja) | 半導体圧力センサ | |
| JPH06291258A (ja) | 薄膜抵抗の形成方法 | |
| JPH04231831A (ja) | 半導体圧力センサ | |
| JP4178585B2 (ja) | 半導体基板の製造方法 | |
| JPH07106296A (ja) | 半導体フローセンサ及びその製造方法 | |
| JPH06347354A (ja) | 半導体圧力センサの製造方法 | |
| JPH01224671A (ja) | 半導体加速度センサの製造方法 | |
| JPH0529633A (ja) | 半導体圧力センサの製造方法 | |
| JPS61119080A (ja) | 半導体圧力センサの製造方法 | |
| JPH1140820A (ja) | 半導体力学量センサの製造方法 | |
| JPH07105504B2 (ja) | 半導体歪検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |