JP2619140B2 - 同期式通信方法 - Google Patents
同期式通信方法Info
- Publication number
- JP2619140B2 JP2619140B2 JP2408046A JP40804690A JP2619140B2 JP 2619140 B2 JP2619140 B2 JP 2619140B2 JP 2408046 A JP2408046 A JP 2408046A JP 40804690 A JP40804690 A JP 40804690A JP 2619140 B2 JP2619140 B2 JP 2619140B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- port
- upstream
- uplink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は同期式通信方法に係わ
り、特に主局通信装置から複数の従局通信装置へ順次ビ
ット同期信号にシフトさせたフレーム同期信号を送出す
る同期式通信方法に関する。
り、特に主局通信装置から複数の従局通信装置へ順次ビ
ット同期信号にシフトさせたフレーム同期信号を送出す
る同期式通信方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】従来
の同期式通信方法によれば、図５に示すように、主局Ｃ
ＰＵ３２、タイミングジェネレータ３３、ＲＡＭ３４、
ＲＯＭ３５、上り、下りパラレルポート３６、上り、下
りデータトランシーバー３７を設けた主局通信装置３１
と、主局通信装置３１に上り、下り伝送路Ｌ1、Ｌ2・・・・
・で接続された従局通信装置ＥＱ11〜ＥＱ18との間でデ
ータ伝送が行われる。
の同期式通信方法によれば、図５に示すように、主局Ｃ
ＰＵ３２、タイミングジェネレータ３３、ＲＡＭ３４、
ＲＯＭ３５、上り、下りパラレルポート３６、上り、下
りデータトランシーバー３７を設けた主局通信装置３１
と、主局通信装置３１に上り、下り伝送路Ｌ1、Ｌ2・・・・
・で接続された従局通信装置ＥＱ11〜ＥＱ18との間でデ
ータ伝送が行われる。
【０００３】主局通信装置３１のＲＡＭ３４、ＲＯＭ３
５はデータバス３８で主局ＣＰＵ３２と接続され、タイ
ミングジェネレータ３３の出力側はＣＰＵ３２の割込入
力側と接続される。また、主局ＣＰＵ３２はデータバス
３８で上り、下りパラレルポート３６に接続され、上
り、下りパラレルポート３６は上り、下りデータトラン
シーバ３７とデータバス３８で接続される。また、上
り、下りデータトランシーバ３７の伝送路側はそれぞれ
従局通信装置ＥＱ11〜ＥＱ18が接続された上り、下り伝
送路Ｌ2、Ｌ1・・・・と接続される。また、それぞれの上
り、下り伝送路Ｌ2、Ｌ1は従局通信装置ＥＱ11〜ＥＱ18
に設けた従局データトランシーバ３９の伝送路側と接続
され、他の側及びビット同期信号出力側は従局ＣＰＵ４
０の入力側と接続される。
５はデータバス３８で主局ＣＰＵ３２と接続され、タイ
ミングジェネレータ３３の出力側はＣＰＵ３２の割込入
力側と接続される。また、主局ＣＰＵ３２はデータバス
３８で上り、下りパラレルポート３６に接続され、上
り、下りパラレルポート３６は上り、下りデータトラン
シーバ３７とデータバス３８で接続される。また、上
り、下りデータトランシーバ３７の伝送路側はそれぞれ
従局通信装置ＥＱ11〜ＥＱ18が接続された上り、下り伝
送路Ｌ2、Ｌ1・・・・と接続される。また、それぞれの上
り、下り伝送路Ｌ2、Ｌ1は従局通信装置ＥＱ11〜ＥＱ18
に設けた従局データトランシーバ３９の伝送路側と接続
され、他の側及びビット同期信号出力側は従局ＣＰＵ４
０の入力側と接続される。
【０００４】この同期式通信方法で、タイミングジェネ
レータ３３からＣＰＵ３２へ主局ビット同期信号φ1が
送出されると、図６の（１）に示す主局ビット同期信号
φ1が下り伝送路Ｌ1・・・・・から従局通信装置ＥＱ11〜Ｅ
Ｑ18へ送出される。従局通信装置ＥＱ11〜ＥＱ18ではそ
れぞれの従局データトランシーバ３９・・・・・・でこの主局
ビット同期信号φ1を受信するが、従局ＣＰＵ４０へ送
出される従局ビット同期信号φ2は図６の（２）に示す
遅延時間ＴＤが発生する。各従局通信装置ＥＱ11〜ＥＱ
18で図６の（５）に示すフレーム同期信号ＳＹＮを受信
し、同期が確立してから図６の（３）に示す上りデータ
信号ｆ2が送出されると、当然のことであるがそれぞれ
の従局通信装置ＥＱ11〜ＥＱ18から主局通信装置３１へ
送出される他の上りデータ信号ｆ2・・・・もフレーム同期
信号ＳＹＮ直後のビット位置から編成されるのでＣＰＵ
３２の割込時の処理時間Ｔ０は図６の（４）に示すよう
に増加し、ＣＰＵ３２の負荷が平均化されない。ＣＰＵ
３２の負荷が平均化されず割込時の処理時間Ｔ０が増加
すると、主局ビット同期信号φ1の同期に係わる伝送速
度を速くすることが難しいだけでなく、所定以上に処理
時間Ｔ０が増加すると、主局ビット同期信号φ1に同期
したフレーム同期信号ＳＹＮが送出できない虞れがあ
り、同期通信方法の信頼性が低下する等の難点がある。
レータ３３からＣＰＵ３２へ主局ビット同期信号φ1が
送出されると、図６の（１）に示す主局ビット同期信号
φ1が下り伝送路Ｌ1・・・・・から従局通信装置ＥＱ11〜Ｅ
Ｑ18へ送出される。従局通信装置ＥＱ11〜ＥＱ18ではそ
れぞれの従局データトランシーバ３９・・・・・・でこの主局
ビット同期信号φ1を受信するが、従局ＣＰＵ４０へ送
出される従局ビット同期信号φ2は図６の（２）に示す
遅延時間ＴＤが発生する。各従局通信装置ＥＱ11〜ＥＱ
18で図６の（５）に示すフレーム同期信号ＳＹＮを受信
し、同期が確立してから図６の（３）に示す上りデータ
信号ｆ2が送出されると、当然のことであるがそれぞれ
の従局通信装置ＥＱ11〜ＥＱ18から主局通信装置３１へ
送出される他の上りデータ信号ｆ2・・・・もフレーム同期
信号ＳＹＮ直後のビット位置から編成されるのでＣＰＵ
３２の割込時の処理時間Ｔ０は図６の（４）に示すよう
に増加し、ＣＰＵ３２の負荷が平均化されない。ＣＰＵ
３２の負荷が平均化されず割込時の処理時間Ｔ０が増加
すると、主局ビット同期信号φ1の同期に係わる伝送速
度を速くすることが難しいだけでなく、所定以上に処理
時間Ｔ０が増加すると、主局ビット同期信号φ1に同期
したフレーム同期信号ＳＹＮが送出できない虞れがあ
り、同期通信方法の信頼性が低下する等の難点がある。
【０００５】
【発明の目的】本発明は上述した難点に鑑みなされたも
ので、フレーム同期信号のビット位置を各従局通信装置
ごとに１ビットづつシフトさせることにより、主局通信
装置に設けたＣＰＵの負荷の平準化、伝送速度に係わる
設計条件の緩和、信頼性の向上等が得られる同期式通信
方法を提供することを目的とする。
ので、フレーム同期信号のビット位置を各従局通信装置
ごとに１ビットづつシフトさせることにより、主局通信
装置に設けたＣＰＵの負荷の平準化、伝送速度に係わる
設計条件の緩和、信頼性の向上等が得られる同期式通信
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明による同期式通信
方法は、主局通信装置に複数の従局通信装置をスター方
式で接続し、主局通信装置ではビット同期信号ごとに順
次シフトさせた複数のフレーム同期信号を生成すると共
に、これ等のシフトした複数のフレーム同期信号を複数
の従局通信装置へ各別に送出することからなる。
方法は、主局通信装置に複数の従局通信装置をスター方
式で接続し、主局通信装置ではビット同期信号ごとに順
次シフトさせた複数のフレーム同期信号を生成すると共
に、これ等のシフトした複数のフレーム同期信号を複数
の従局通信装置へ各別に送出することからなる。
【０００７】
【発明の作用】タイミングジェネレータから出力される
主局ビット同期信号の１ビットごとに順次シフトされた
時点からフレーム同期信号を送出すれば、それぞれの従
局通信装置から主局通信装置へ送出される上りデータ信
号による主局ＣＰＵの割込み時の処理時間が平準化され
る。
主局ビット同期信号の１ビットごとに順次シフトされた
時点からフレーム同期信号を送出すれば、それぞれの従
局通信装置から主局通信装置へ送出される上りデータ信
号による主局ＣＰＵの割込み時の処理時間が平準化され
る。
【０００８】
【実施例】以下、本発明による同期式通信方法の一実施
例を図１〜図４にしたがって詳述する。図１に示すよう
に、本発明の同期式通信方法は、主局通信装置１と従局
通信装置ＥＱ1〜ＥＱ8に係わるデータ伝送方法であっ
て、この方法を達成するために主局通信装置１はＲＡＭ
２、ＲＯＭ３、タイミングジェネレータ４、上り、下り
ポートＢＰ1〜ＢＰ8、ＱＰ1〜ＡＰ8で組成された上り、
下りパラレルポート６、５、データトランシーバ１１〜
１８及びＣＰＵ２０で構成される。また、従局通信装置
ＥＱ1〜ＥＱ2はそれぞれ従局データトランシーバ２１、
従局ＣＰＵ２２で構成される。主局通信装置１の主局下
り端子Ｓ1〜Ｓ8は下り伝送路Ｌ1・・・・・・で、従局下り端
子１Ｒ〜８Ｒと、主局上り端子Ｒ1〜Ｒ8は上り伝送路Ｌ
2・・・・・・で従局上り端子１Ｓ〜８Ｓとそれぞれ接続され
る。
例を図１〜図４にしたがって詳述する。図１に示すよう
に、本発明の同期式通信方法は、主局通信装置１と従局
通信装置ＥＱ1〜ＥＱ8に係わるデータ伝送方法であっ
て、この方法を達成するために主局通信装置１はＲＡＭ
２、ＲＯＭ３、タイミングジェネレータ４、上り、下り
ポートＢＰ1〜ＢＰ8、ＱＰ1〜ＡＰ8で組成された上り、
下りパラレルポート６、５、データトランシーバ１１〜
１８及びＣＰＵ２０で構成される。また、従局通信装置
ＥＱ1〜ＥＱ2はそれぞれ従局データトランシーバ２１、
従局ＣＰＵ２２で構成される。主局通信装置１の主局下
り端子Ｓ1〜Ｓ8は下り伝送路Ｌ1・・・・・・で、従局下り端
子１Ｒ〜８Ｒと、主局上り端子Ｒ1〜Ｒ8は上り伝送路Ｌ
2・・・・・・で従局上り端子１Ｓ〜８Ｓとそれぞれ接続され
る。
【０００９】主局通信装置１のデータトランシーバ１１
〜１８の下り入力側は下りパラレルポート５のそれぞれ
の下りポートＡＰ1〜ＡＰ8と接続され、下り出力側は主
局下り端子Ｓ1〜Ｓ8と接続される。また、データトラン
シーバ１１〜１８の上り出力側は上りパラレルポート６
のそれぞれの上りポートＢＰ1〜ＢＰ8と接続され、上り
入力側は主局上り端子Ｒ1〜Ｒ8と接続される。
〜１８の下り入力側は下りパラレルポート５のそれぞれ
の下りポートＡＰ1〜ＡＰ8と接続され、下り出力側は主
局下り端子Ｓ1〜Ｓ8と接続される。また、データトラン
シーバ１１〜１８の上り出力側は上りパラレルポート６
のそれぞれの上りポートＢＰ1〜ＢＰ8と接続され、上り
入力側は主局上り端子Ｒ1〜Ｒ8と接続される。
【００１０】また、上り、下りパラレルポート６、５と
ＣＰＵ２０、ＲＡＭ２、ＲＯＭ３とＣＰＵ２０はそれぞ
れデータバス１９で接続される。また、タイミングジェ
ネレータ４の出側はＣＰＵ２０、データトランシーバ１
１〜１８のビット同期信号入力側と接続され、タイミン
グジェネレータ４から出力されるビット同期信号φ1が
このビット同期信号入力側からＣＰＵ２０、データトラ
ンシーバ１１〜１８へ供給される。また、ＲＡＭ２に図
２に示すポートポインタカウンタＰＮＴＣと、上り、下
りバッファテーブルＢＢＦＴ、ＡＢＦＴが設けられ、ポ
ートポインタカウンタＰＮＴＣは１ワード、上り、下り
バッファテーブルＢＢＦＴ、ＡＢＦＴはそれぞれ８ワー
ド構成で、共に１ワードが０〜７ビット１バイトの容量
を持っている。
ＣＰＵ２０、ＲＡＭ２、ＲＯＭ３とＣＰＵ２０はそれぞ
れデータバス１９で接続される。また、タイミングジェ
ネレータ４の出側はＣＰＵ２０、データトランシーバ１
１〜１８のビット同期信号入力側と接続され、タイミン
グジェネレータ４から出力されるビット同期信号φ1が
このビット同期信号入力側からＣＰＵ２０、データトラ
ンシーバ１１〜１８へ供給される。また、ＲＡＭ２に図
２に示すポートポインタカウンタＰＮＴＣと、上り、下
りバッファテーブルＢＢＦＴ、ＡＢＦＴが設けられ、ポ
ートポインタカウンタＰＮＴＣは１ワード、上り、下り
バッファテーブルＢＢＦＴ、ＡＢＦＴはそれぞれ８ワー
ド構成で、共に１ワードが０〜７ビット１バイトの容量
を持っている。
【００１１】また、ポートポインタカウンタＰＮＴＣは
０〜３ビットがポートポインタＰＮＴで４〜７ビットは
未使用である。また、下りバッファテーブルＡＢＦＴの
先頭番地をＡＴｊ（ｊ＝０〜７）番地で修飾した番地を
１ＡＴ〜８ＡＴとし、下りパラレルポート５の下りポー
トＡＰ1〜ＡＰ8に割付ける。また、上りバッファテーブ
ルＢＢＦＴの先頭番地をＢＴｊ（ｊ＝０〜７）番地で修
飾した番地を１ＢＴ〜８ＢＴとし、上りパラレルポート
６の上りポートＢＰ1〜ＢＰ8に割付ける。なお、ポート
ポインタＰＮＴは１ＰＮＴ〜８ＰＮＴにシフトし、１Ｐ
ＮＴ〜８ＰＮＴが主局ビット同期信号φ1に同期する。
０〜３ビットがポートポインタＰＮＴで４〜７ビットは
未使用である。また、下りバッファテーブルＡＢＦＴの
先頭番地をＡＴｊ（ｊ＝０〜７）番地で修飾した番地を
１ＡＴ〜８ＡＴとし、下りパラレルポート５の下りポー
トＡＰ1〜ＡＰ8に割付ける。また、上りバッファテーブ
ルＢＢＦＴの先頭番地をＢＴｊ（ｊ＝０〜７）番地で修
飾した番地を１ＢＴ〜８ＢＴとし、上りパラレルポート
６の上りポートＢＰ1〜ＢＰ8に割付ける。なお、ポート
ポインタＰＮＴは１ＰＮＴ〜８ＰＮＴにシフトし、１Ｐ
ＮＴ〜８ＰＮＴが主局ビット同期信号φ1に同期する。
【００１２】上り、下りバッファテーブルＢＢＦＴ、Ａ
ＢＦＴはそれぞれ０〜７ビットの８ビットと０〜７ワー
ドの８ワードで合計６４ビットのビット位置がある。こ
のビット位置のビットとワードで組合されるマトリック
スの横軸を時間要素のポートポインタＰＮＴの数値１Ｐ
ＮＴ〜８ＰＮＴとし、縦軸を位置要素と定める。このマ
トリックスをポートポインタＰＮＴの数値１ＰＮＴ〜８
ＰＮＴで走査すると上り、下りポートＢＰ1〜ＢＰ8、Ａ
Ｐ1〜ＡＰ8の位置要素を示す修飾番地ＡＴｊ、ＢＴｊの
添え字のｊでＬＳＢのデータＤ0ビット位置が決まる。
このようにして決められたデータＤ0のビット位置が０
ビットの位置でないときは、次の周期のポートポインタ
ＰＮＴの１ＰＮＴ〜７ＰＮＴでデータＤｉのビット位置
を決める。時間要素と位置要素で上り、下りポートＢＰ
1〜ＢＰ8ごとに１バイトのデータ処理が終了した時点
で、ＲＡＭ２からのデータＤｉの入力またはＲＡＭ２へ
のデータＤｉの移送を行なう。このデータＤｉがフレー
ム同期のときに「Ｄ7〜Ｄ0」が「１１０１１０００」と
なる。なお、時間要素のポートポインタＰＮＴの数値１
ＰＮＴ〜８ＰＮＴを２回使用するので０ワードから７ワ
ードまで一巡するには主局ビット同期信号φ1が１６パ
ルス必要である。
ＢＦＴはそれぞれ０〜７ビットの８ビットと０〜７ワー
ドの８ワードで合計６４ビットのビット位置がある。こ
のビット位置のビットとワードで組合されるマトリック
スの横軸を時間要素のポートポインタＰＮＴの数値１Ｐ
ＮＴ〜８ＰＮＴとし、縦軸を位置要素と定める。このマ
トリックスをポートポインタＰＮＴの数値１ＰＮＴ〜８
ＰＮＴで走査すると上り、下りポートＢＰ1〜ＢＰ8、Ａ
Ｐ1〜ＡＰ8の位置要素を示す修飾番地ＡＴｊ、ＢＴｊの
添え字のｊでＬＳＢのデータＤ0ビット位置が決まる。
このようにして決められたデータＤ0のビット位置が０
ビットの位置でないときは、次の周期のポートポインタ
ＰＮＴの１ＰＮＴ〜７ＰＮＴでデータＤｉのビット位置
を決める。時間要素と位置要素で上り、下りポートＢＰ
1〜ＢＰ8ごとに１バイトのデータ処理が終了した時点
で、ＲＡＭ２からのデータＤｉの入力またはＲＡＭ２へ
のデータＤｉの移送を行なう。このデータＤｉがフレー
ム同期のときに「Ｄ7〜Ｄ0」が「１１０１１０００」と
なる。なお、時間要素のポートポインタＰＮＴの数値１
ＰＮＴ〜８ＰＮＴを２回使用するので０ワードから７ワ
ードまで一巡するには主局ビット同期信号φ1が１６パ
ルス必要である。
【００１３】また、この時間要素と位置要素の組合せに
より上り、下りバッファテーブルＢＢＦＴ、ＡＢＦＴの
データＤｉを処理する手段として図３に示す初期設定プ
ログラムＩＮＴＥＸＣと通信データ処理プログラムＤＴ
ＥＸＣをＲＯＭ３に設ける。初期設定プログラムＩＮＴ
ＥＸＣは電源が投入されると起動し、処理Ｆ1で図２に
示すポートポインタカウンタＰＮＴＣのポートポインタ
ＰＮＴの数値を１に設定し、処理Ｆ2でフレーム同期信
号ＳＹＮのデータＤｉ（ｉ＝０〜７）を修飾番地ＡＴｊ
で指定されたデータＤｊをＬＳＢとし、図２に示す上
り、下りバッファテーブルＢＢＦＴ、ＡＢＦＴに編成す
る。編成がおわったら実行管理プログラムＣＴＬに制御
を渡す。
より上り、下りバッファテーブルＢＢＦＴ、ＡＢＦＴの
データＤｉを処理する手段として図３に示す初期設定プ
ログラムＩＮＴＥＸＣと通信データ処理プログラムＤＴ
ＥＸＣをＲＯＭ３に設ける。初期設定プログラムＩＮＴ
ＥＸＣは電源が投入されると起動し、処理Ｆ1で図２に
示すポートポインタカウンタＰＮＴＣのポートポインタ
ＰＮＴの数値を１に設定し、処理Ｆ2でフレーム同期信
号ＳＹＮのデータＤｉ（ｉ＝０〜７）を修飾番地ＡＴｊ
で指定されたデータＤｊをＬＳＢとし、図２に示す上
り、下りバッファテーブルＢＢＦＴ、ＡＢＦＴに編成す
る。編成がおわったら実行管理プログラムＣＴＬに制御
を渡す。
【００１４】通信データ処理プログラムＤＴＥＸＣは主
局ビット同期信号φ1で起動される時間起動プログラム
である。通信データ処理プログラムＤＴＥＸＣが時間起
動されると処理Ｆ3で上りパラレルポート６の上りポー
トＢＰ1〜ＢＰ8のデータＤｉを上りバッファテーブルＢ
ＢＦＴのＢＴｊ番地、１ＢＴ〜８ＢＴに記入する。記入
するビット位置は時間要素を添字のｊ、位置要素は１Ｂ
Ｔ〜８ＢＴとする。処理Ｆ4で処理Ｆ3において記入され
た１バイトの上りデータＤｉをＲＡＭ２へ移送する。次
に処理Ｆ5でバッフアァテーブルＡＢＦＴのＡＴｊ番地
つまり、１ＡＴ〜８ＡＴへＲＯＭ２の下りデータＤｉを
記入する。直前のデータＤｉがフレーム同期信号ＳＹＮ
でないときは下りデータＤｉは記入されない。したがっ
て処理Ｆ2でフレーム同期信号ＳＹＮが下りバッファテ
ーブルＡＢＦＴの１ＡＴ〜８ＡＴに記入された直後の第
１回目の起動同期では下りバッファテーブルＡＢＦＴの
１ＡＴ〜８ＡＴにはフレーム同期信号ＳＹＮが記入され
ている。
局ビット同期信号φ1で起動される時間起動プログラム
である。通信データ処理プログラムＤＴＥＸＣが時間起
動されると処理Ｆ3で上りパラレルポート６の上りポー
トＢＰ1〜ＢＰ8のデータＤｉを上りバッファテーブルＢ
ＢＦＴのＢＴｊ番地、１ＢＴ〜８ＢＴに記入する。記入
するビット位置は時間要素を添字のｊ、位置要素は１Ｂ
Ｔ〜８ＢＴとする。処理Ｆ4で処理Ｆ3において記入され
た１バイトの上りデータＤｉをＲＡＭ２へ移送する。次
に処理Ｆ5でバッフアァテーブルＡＢＦＴのＡＴｊ番地
つまり、１ＡＴ〜８ＡＴへＲＯＭ２の下りデータＤｉを
記入する。直前のデータＤｉがフレーム同期信号ＳＹＮ
でないときは下りデータＤｉは記入されない。したがっ
て処理Ｆ2でフレーム同期信号ＳＹＮが下りバッファテ
ーブルＡＢＦＴの１ＡＴ〜８ＡＴに記入された直後の第
１回目の起動同期では下りバッファテーブルＡＢＦＴの
１ＡＴ〜８ＡＴにはフレーム同期信号ＳＹＮが記入され
ている。
【００１５】次に、処理Ｆ6で下りバッファテーブルＡ
ＢＦＴの１ＡＰ〜８ＡＰのデータＤｉを下りポートＡＰ
1〜ＡＰ8へデータバス１９を介して移送する。次に、処
理Ｆ7で上りポートＢＰ1〜ＢＰ8に記入された上りデー
タＤｉを時間要素１ＰＮＴ〜８ＰＮＴにより上りバッフ
ァデーブルＢＢＦＴの１ＢＴ〜８ＢＴのデータバス１９
を介して記入する。次いで、上り、下りデータ処理サブ
ルーチンＦ9で下りポートＡＰ1〜ＡＰ8、上りポートＢ
Ｐ1〜ＢＰ8に係わる１バイトのデータが上りデータＤｉ
または下りデータＤｉであれば処理Ｆ10ではポートポイ
ンタＰＮＴに１を加算し、判断ボックスＦ11でこのポー
トポインタＰＮＴの数値が８以上か否かを判断する。次
に、この判断に応じて直接又は処理Ｆ13を介して運転管
理プログラムＣＴＬに制御を渡す。なお、処理Ｆ12が実
行されたときはポートポインタＩＮＴの数値が１とな
り、直前の上り、下りデータＤｉがフレーム同期信号Ｓ
ＹＮでない場合は下りバッファテーブル同期キャラクタ
サブルーチンで該当するビット位置に同期パターンを編
成する。
ＢＦＴの１ＡＰ〜８ＡＰのデータＤｉを下りポートＡＰ
1〜ＡＰ8へデータバス１９を介して移送する。次に、処
理Ｆ7で上りポートＢＰ1〜ＢＰ8に記入された上りデー
タＤｉを時間要素１ＰＮＴ〜８ＰＮＴにより上りバッフ
ァデーブルＢＢＦＴの１ＢＴ〜８ＢＴのデータバス１９
を介して記入する。次いで、上り、下りデータ処理サブ
ルーチンＦ9で下りポートＡＰ1〜ＡＰ8、上りポートＢ
Ｐ1〜ＢＰ8に係わる１バイトのデータが上りデータＤｉ
または下りデータＤｉであれば処理Ｆ10ではポートポイ
ンタＰＮＴに１を加算し、判断ボックスＦ11でこのポー
トポインタＰＮＴの数値が８以上か否かを判断する。次
に、この判断に応じて直接又は処理Ｆ13を介して運転管
理プログラムＣＴＬに制御を渡す。なお、処理Ｆ12が実
行されたときはポートポインタＩＮＴの数値が１とな
り、直前の上り、下りデータＤｉがフレーム同期信号Ｓ
ＹＮでない場合は下りバッファテーブル同期キャラクタ
サブルーチンで該当するビット位置に同期パターンを編
成する。
【００１６】ここで、図３に示す初期設定プログラム１
ＮＴＥＸＣと通信データ処理プログラムＤＴＥＸＣが実
行されると、下りパラレルポート５の下りポートＡＰ1
〜ＡＰ8から従局通信装置ＥＱ1〜ＥＱ8へ送出されるシ
リアルなフレーム同期信号は図４の（１）主局ビット同
期信号φ1に同期する。同期により図４の（１）のポー
トポインタＰＮＴの数値１ＰＮＴ〜８ＰＮＴが時間要素
となるので、下りポートＡＰ1〜ＡＰ8から従局通信装置
ＥＱ1〜ＥＱ8へ送出されるシリアルなフレーム同期信号
ＳＹＮは図４の（１）主局ビット同期信号φ1に同期す
る。同期により図４の（１）のポートポインタＰＮＴの
数値１ＰＮＴ〜８ＰＮＴを時間要素、下りポートＡＰ1
〜ＡＢ8を位置要素としてそれぞれのＤ0・・・・・・のビット
位置が定まる。これにより図４の（２）〜（９）に示す
ように、それぞれの下りポートＡＰ1〜ＡＰ8に係わるフ
レーム同期信号ＳＹＮは図４の（１）の主局ビット同期
信号φ1に対応したポートポインタＰＮＴの数値１ＰＮ
Ｔ〜８ＰＮＴでシフトする。このため、それぞれの下り
ポートＡＰ1〜ＡＰ8に係わるフレーム同期信号ＳＹＮは
１ビットづつ順次位相がシフトして従局通信装置ＥＱ1
〜ＥＱ8へ送出される。したがって、このフレーム同期
信号ＳＹＮに同期した上りデータ信号ｆ2は１ビットづ
つシフトして主局通信装置１へ送出される。主局通信装
置１では通信データ処理プログラムＤＴＥＸＣの処理Ｆ
7で図２に示す上りバッファテーブルＢＢＦＴの例えば
４ＢＴに上りデータＤｉがあると３ビットへ７ビットに
上りデータＤ0〜Ｄ4、０ビット〜２ビットに上りデータ
Ｄ5〜Ｄ6が記入されている。４ＢＴの上りデータＤｉは
図４の（５）に相当する１ＰＮＴ〜３ＰＮＴに相当する
３ビットのシフトがあるので、３ビットのシフト分に相
当する４ＰＮＴから８ＰＮＴのデータが上りデータＤ0
〜Ｄ4となり、上りデータＤ5〜Ｄ6は次の周期の１ＰＮ
Ｔ〜３ＰＮＴで１組のＤ0〜Ｄ7が形成され、この合計の
時間要素４ＰＮＴ〜８ＰＮＴ、次の周期の１ＰＮＴ〜３
ＰＮＴが上り、下りポートＡＰ4、ＢＰ4の＃１タイムス
ロット、＃２タイムスロット・・・・・・となる。
ＮＴＥＸＣと通信データ処理プログラムＤＴＥＸＣが実
行されると、下りパラレルポート５の下りポートＡＰ1
〜ＡＰ8から従局通信装置ＥＱ1〜ＥＱ8へ送出されるシ
リアルなフレーム同期信号は図４の（１）主局ビット同
期信号φ1に同期する。同期により図４の（１）のポー
トポインタＰＮＴの数値１ＰＮＴ〜８ＰＮＴが時間要素
となるので、下りポートＡＰ1〜ＡＰ8から従局通信装置
ＥＱ1〜ＥＱ8へ送出されるシリアルなフレーム同期信号
ＳＹＮは図４の（１）主局ビット同期信号φ1に同期す
る。同期により図４の（１）のポートポインタＰＮＴの
数値１ＰＮＴ〜８ＰＮＴを時間要素、下りポートＡＰ1
〜ＡＢ8を位置要素としてそれぞれのＤ0・・・・・・のビット
位置が定まる。これにより図４の（２）〜（９）に示す
ように、それぞれの下りポートＡＰ1〜ＡＰ8に係わるフ
レーム同期信号ＳＹＮは図４の（１）の主局ビット同期
信号φ1に対応したポートポインタＰＮＴの数値１ＰＮ
Ｔ〜８ＰＮＴでシフトする。このため、それぞれの下り
ポートＡＰ1〜ＡＰ8に係わるフレーム同期信号ＳＹＮは
１ビットづつ順次位相がシフトして従局通信装置ＥＱ1
〜ＥＱ8へ送出される。したがって、このフレーム同期
信号ＳＹＮに同期した上りデータ信号ｆ2は１ビットづ
つシフトして主局通信装置１へ送出される。主局通信装
置１では通信データ処理プログラムＤＴＥＸＣの処理Ｆ
7で図２に示す上りバッファテーブルＢＢＦＴの例えば
４ＢＴに上りデータＤｉがあると３ビットへ７ビットに
上りデータＤ0〜Ｄ4、０ビット〜２ビットに上りデータ
Ｄ5〜Ｄ6が記入されている。４ＢＴの上りデータＤｉは
図４の（５）に相当する１ＰＮＴ〜３ＰＮＴに相当する
３ビットのシフトがあるので、３ビットのシフト分に相
当する４ＰＮＴから８ＰＮＴのデータが上りデータＤ0
〜Ｄ4となり、上りデータＤ5〜Ｄ6は次の周期の１ＰＮ
Ｔ〜３ＰＮＴで１組のＤ0〜Ｄ7が形成され、この合計の
時間要素４ＰＮＴ〜８ＰＮＴ、次の周期の１ＰＮＴ〜３
ＰＮＴが上り、下りポートＡＰ4、ＢＰ4の＃１タイムス
ロット、＃２タイムスロット・・・・・・となる。
【００１７】このようにして、それぞれの上り、下りポ
ートＡＰｉ、ＢＰｉでタイムスロットの位相は１ビット
ずつシフトしているので主局通信装置１のＣＰＵ２０の
負荷は平準化される。上記の実施例における同期式通信
方法で使用される従局通信装置は８装置に限定されるも
のではない。また、使用するＣＰＵは８ビットに限定さ
れるものではない。
ートＡＰｉ、ＢＰｉでタイムスロットの位相は１ビット
ずつシフトしているので主局通信装置１のＣＰＵ２０の
負荷は平準化される。上記の実施例における同期式通信
方法で使用される従局通信装置は８装置に限定されるも
のではない。また、使用するＣＰＵは８ビットに限定さ
れるものではない。
【００１８】
【発明の効果】以上の実施例から明らかなように、本発
明の同期式通信方法によれば、主局通信装置に複数の従
局通信装置をスター方式で接続し、主局通信装置ではビ
ット同期信号ごとに順次シフトさせた複数のフレーム同
期信号を生成すると共に、これ等のシフトした複数のフ
レーム同期信号は複数の従局通信装置へ各別に送出され
るので、ＣＰＵの負荷の平準化、伝送速度に係わる設計
条件の緩和、信頼性の向上等が図られる。
明の同期式通信方法によれば、主局通信装置に複数の従
局通信装置をスター方式で接続し、主局通信装置ではビ
ット同期信号ごとに順次シフトさせた複数のフレーム同
期信号を生成すると共に、これ等のシフトした複数のフ
レーム同期信号は複数の従局通信装置へ各別に送出され
るので、ＣＰＵの負荷の平準化、伝送速度に係わる設計
条件の緩和、信頼性の向上等が図られる。
【図１】本発明による同期式通信方法を適用する主局通
信装置と従局通信装置の一実施例を示すブロック図
信装置と従局通信装置の一実施例を示すブロック図
【図２】本発明による同期式通信方法に係わるデータ構
成図
成図
【図３】本発明による同期式通信方法に係わる初期設定
プログラムと通信データ処理プログラムのフローチャー
ト
プログラムと通信データ処理プログラムのフローチャー
ト
【図４】本発明による同期通信方法に係わるタイムチャ
ート
ート
【図５】従来の同期式通信方法を適用する主局通信装置
と従局通信装置のブロック図
と従局通信装置のブロック図
【図６】従来の同期式通信方法に係わるタイムチャート
１・・・・・・主局通信装置 φ1・・・・・・主局ビット同期信号（ビット同期信号） φ2・・・・・・従局ビット同期信号（ビット同期信号） ＳＹＮ・・・・・・フレーム同期信号 ＥＱ1〜ＥＱ8・・・・・・従局通信装置
Claims (1)
- 【請求項１】主局通信装置に複数の従局通信装置をスタ
ー方式で接続し、前記主局通信装置ではビット同期信号
ごとに順次シフトさせた複数のフレーム同期信号を生成
すると共に、これ等のシフトした複数のフレーム同期信
号を前記複数の従局通信装置へ各別に送出することを特
徴とする同期式通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408046A JP2619140B2 (ja) | 1990-12-27 | 1990-12-27 | 同期式通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408046A JP2619140B2 (ja) | 1990-12-27 | 1990-12-27 | 同期式通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04297160A JPH04297160A (ja) | 1992-10-21 |
| JP2619140B2 true JP2619140B2 (ja) | 1997-06-11 |
Family
ID=18517552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2408046A Expired - Fee Related JP2619140B2 (ja) | 1990-12-27 | 1990-12-27 | 同期式通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2619140B2 (ja) |
-
1990
- 1990-12-27 JP JP2408046A patent/JP2619140B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04297160A (ja) | 1992-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5058133A (en) | Method and apparatus for digital communication | |
| JP2619140B2 (ja) | 同期式通信方法 | |
| JP2006304011A (ja) | インタフェース回路 | |
| JP2001265716A (ja) | 情報伝達装置及び情報伝達方法 | |
| JPH10262040A (ja) | データの同期方法、およびその方法を実施する送信機および受信機 | |
| KR100201410B1 (ko) | 디지탈 키세트의 데이타 송수신 장치 | |
| JP2839832B2 (ja) | ディジタルデータ通信システム | |
| JPS60132448A (ja) | デ−タ速度自動検出方式 | |
| JP3769538B2 (ja) | Ａｔｍセル送受信制御方式及びその方法並びに移動通信基地局装置 | |
| JP2002016586A (ja) | クロック同期マスタ選択装置、及びクロック同期マスタ選択方法 | |
| JP2581694B2 (ja) | 非同期デ−タ転送方式 | |
| JPH03258132A (ja) | 通信端末装置 | |
| JPS6157140A (ja) | 通信モ−ド切替方式 | |
| JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| JPH09293047A (ja) | マイクロコンピュータのデータ転送装置 | |
| JP2630117B2 (ja) | Ｉｓｄｎインタフェース回路 | |
| JPH0815275B2 (ja) | 複数装置間相互のデータ伝送システムおよびデータ伝送方法 | |
| KR100366338B1 (ko) | 팩스사서함 시스템에서의 팩스모뎀 테스트장치 | |
| JPS62281624A (ja) | マルチフレ−ム方式 | |
| JPH05304522A (ja) | 同期検出制御装置 | |
| JPH07143142A (ja) | データ通信システム | |
| JPH031631A (ja) | ネットワーク通信方式 | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| JP2000023266A (ja) | ディジタルコードレス電話装置の接続装置 | |
| JPH0388448A (ja) | 共通バス制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970107 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |