JP2609624B2 - シーケンスコントローラ - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はシーケンス制御回路に係り、特に磁気共鳴映
像装置に有用なシーケンス制御回路に関する。

（従来の技術） 磁気共鳴映像法は、固有のスピンとこれに付随する核
磁気能率の集団がHoの一様な静磁場中に置かれたとき
に、静磁場の方向と垂直な面でwo＝γHo（γは核磁気回
転比と呼ばれ、原子核の種類によって決まる固有の定数
である）で決まる角速度で回転する高周数磁界のエネル
ギーを共鳴的に吸収することを利用して、分子の化学的
および物理的な微視的な情報を得ることを可能とする方
法である。

磁気共鳴映像法を用いて被検体内の特定の原子核（水
素原子核等）の空間的分布を画像化する手法が種々提案
されている。

これらの方法を用いて画像を得るために、例えばスピ
ンエコー法による三次元イメージングにおいては第５図
に示すように、90゜および180゜選択励起パルスと勾配
磁場Gx,Gy,Gzを用いることによって、スピンエコーを取
得する。この信号をA/D変換した後計算機で処理するこ
とにより、画像を得る。

磁気共鳴映像装置ではこのような一連のシーケンスを
実現するために、パルスシーケンサと呼ばれるシーケン
ス制御回路を備えている。この場合シーケンスは必ずし
も一定ではなく、画像化の手法によって種々異なるため
パルスシーケンサはプログラム可能であることが必要で
ある。このパルスシーケンサには普通マイクロコンピュ
ータが使われている。また前記シーケンスの高速化を測
るため特殊な回路が使用されている。この特殊回路の動
作原理は第５図に示す１シーケンス分のイベント（90゜
パルスの発生、180゜パルスの発生、勾配磁気Gx,Gy,Gz
の発生等）、その発生時刻イベントを実行するための制
御データ（Gx,Gy,Gzの値等）を時系列に同一メモリに記
憶しておく。内蔵された時計の時刻とメモリに記憶され
たイベント発生時刻を順次比較し、両者の時刻が一致し
た時、イベントを実行する。

（発明が解決しようとする問題点） 前述したように異なったイベントでも同一のメモリに
入れ順次時刻比較をおこなっていたため第５図に示すシ
ーケンスのような、Gy,Gzのようにイベントの発生時刻
のみ入れ替る場合でも、全てのイベントを全て書き換
え、時間順に並び替る必要があった。このためにメモリ
に結合している計算機により、メモリの内容の並び替え
をおこなっていた。ところがこの計算機による並び替え
は非常に時間を要し、結果的にイメージング時間が大巾
に必要となるという問題があった。

［発明の構成］ （問題点を解決するための手段） 本発明に係るシーケンスコントローラはマイクロコン
ピュータ、シーケンスコントローラ制御回路、イベント
実行回路よりなる。シーケンスコントローラ制御回路は
時々刻々の基準時刻で発生する時計回路を有する。また
シーケンスコントローラ全体の動作を制御するイベント
（たとえばシーケンス終了により次シーケンスを実行す
るイベント）、イベントの実行時刻、および前記イベン
トを実行するための制御データを記憶するシーケンスコ
ントローラ制御メモリを有している。シーケンスコント
ローラは基準時刻とメモリ内の実行時刻を比較し、両者
が一致した時制御データに従ってイベントを実行する。
また前記の基準時刻はシーケンスコンローラのバス（シ
ーケンスコントローラバス）上に出力される。このバス
には各イベント（90゜バルスの発生180゜パルスの発
生、Gx,Gy,Gzの発生）毎に設けられたイベント実行回路
に結合している。各回路にはイベント実行時刻とイベン
トを実行するための制御データ（Gxの場合はその値）を
記憶するイベント実行メモリが存在する。シーケンスコ
ントローラバス上に基準時刻が出力されると、イベント
実行回路はイベント実行メモリ内のイベント実行時刻と
前記時刻と比較し、一致すれば制御データに従ってイベ
ントを実行する。シーケンスコントローラバス上にはシ
ーケンスを制御する信号が乗っているため、イベント実
行回路は次のシーケンスをおこなう指令を受けとると、
イベント実行メモリのアドレスを“0"にもどして再度始
めからイベントを実行する。前記制御信号はマイクロコ
ンピュータバスにも結合しており、マイクロコンピュー
タにシーケンスの終了を知らせる。マイクロコンピュー
タバスはイベント実行回路内のイベント実行メモリに結
合しているため、マイクロコンピュータは必要に応じ、
イベント実行メモリ内のイベント実行時刻を書き替る。

MRI用のシーケンスコントローラは、上記のように各
イベント毎にイベント実行メモリを有し、基準時刻をも
とに各イベント実行回路が独立にイベントを実行するよ
うにしたものである。

（作用） 本発明はイベント実行回路を独立にもうけることによ
り異なるシーケンスで実行時間が入れ替わっても、全て
のシーケンスの内容を書き替えることなく、一部のイベ
ント実行時刻の内容のみ書き換えればよい。

すなわち全てのイベントを書き換える必要がないた
め、イメージングの時間を大巾に短縮することができ
る。

（実施例） 第１図は本発明の一実施例に係るMRI用シーケンスコ
ントローラのブロック図である。同図においてシーケン
スコントローラ制御回路１内のシーケンスコントローラ
制御メモリ２は第２図に示すようイベントの実行時刻、
イベント名、制御データの３つのデータの１組に記憶し
たものである。このシーケンスコントローラ制御メモリ
は例えばRAMであり、そのデータの書き込みは、シーケ
ンス制御に先立ちマイクロコンピュータ３によりコンピ
ュータバス４を通しておこなわれる。勿論このシーケン
スコントローラ制御メモリ２はROM化されていても構わ
ない。クロック発生器５は一定周波数のクロック信号CK
1を時計回路６に入力する。この時計回路６は基準時刻
を発生する。基準時刻はシーケンスコントローラバス７
に出力される。なおこの出力された基準時刻の使用法は
後述する。基準時刻は比較器８の一方の入力端子に与え
られる。比較器８の他方の入力端子にはシーケンスコン
トローラ制御メモリ２から読みだされるイベント実行時
刻が与えられる。比較器８の出力は常時低レベルで、両
入力データが一致すると高レベルとなる。この比較器８
の出力はシーケンスコントローラ制御メモリ２のアドレ
ス指定をおこなうアドレスカウンタ９に入力される。ア
ドレスカウンタ９のアドレス指定によりシーケンスコン
トローラ制御メモリ２から読み出される３種のデータの
うちンイベント実行時刻は上述したように比較器８に入
力され、イベント名はデュータ10に入力され制御データ
はデータラッチ回路11に入力される。デュータ10はシー
ケンスコントローラの有するイベントの数と同数の出力
端子を有し、シーケンスコントローラ制御メモリ２から
読み出されたイベント名に対応した一つの出力端子に
“1"を出す。ラッチ回路にはシーケンスコントローラの
有するイベント数と同数の単位ラッチ（Ｄフリップフロ
ップ）からなり、比較器８の一致パルスがラッチパルス
として与えられる。またデータラッチ回路11も同時に前
記ラッチパルスによって制御データをラッチする。これ
までの述べて来た回路動作によりたとえばクリアスター
トイベント（シーケンスを最初から実行するイベント）
の場合はラッチ回路12の出力が時計回路６およびアドレ
スカウンタ９をリセットすることによりシーケンスを最
初から再度実行する。このクリアスタートイベントはシ
ーケンスコントローラバス７にクリアスタート信号を出
力する。またシーケンスコントローラ制御メモリ２や後
述するイベント回路13内のイベント実行メモリ14の書き
換えをマイクロコンピュータ３に指令する場合は割り込
み信号およびどのメモリの書き換えを要求しているかを
示す制御データをデータラッチ回路11を通してコンピュ
ータバス４に出力する。つぎにイベント回路13の動作を
説明する。イベント回路13はシーケンスコントローラバ
ス７より基準時刻を受け取り、内部の比較器８の一方の
入力端子に与えられる。比較器８の他方の入力端子には
イベント実行メモリ14から読みだされたイベント実行時
刻が入力される。なおイベント実行メモリ14は第３図に
示すようにイベント実行時刻および制御データを１組と
して記憶したものである。前記比較器８の出力は基準時
刻とイベント実行時刻が一致した時、一致パルスを出力
する。このパルスはイベント実行メモリ14のアドレスカ
ウンタ９に入力される。このアドレスカウンタ９のアド
レス指定によりイベント実行メモリ14から読み出される
２種のデータのうちイベント実行時刻は上述したように
比較器８に入力される。また制御データは、勾配磁場Gx
を出力するイベント実行回路13の場合、D/A変換器15に
入力される。比較器８の一致パルスにより制御データが
D/A変換器15内のラッチ回路に記憶される。このように
し勾配磁場が出力される。またシーケンスコントローラ
バス７よりクリアスタート信号を受けとると、アドレス
カウンタ９がリセットされ、イベント実行メモリ14の最
初から再実行がおこなわれる。イベント実行メモリ14は
RAMで構成されており、最初のシーケンスが始まる前に
マイクロコンピュータ３により、コンピュータバス４を
通して実行時刻と制御データが書きこまれる。また前の
シーケンスと一部の実行時刻または制御データの値が変
わる場合マイクロコンピュータ３により、書きなおされ
る。

なおこのイベント実行回路は複数であり、独立して上
述した動作をおこなっている。

上述した本発明のMRI用シーケンスコントローラは、
例えば第４図に示すような磁気共鳴映像装置におけるパ
ルスシーケンスに適用することが可能である。

第４図において、静磁場生成コイル40は励磁用電源41
からの通電により励磁されることによって、被検体（生
体）42の撮像領域において一様な静磁場を発生する。一
方、MRI用シーケンスコントローラ43によって制御され
るRFパルス発生器44から矩形状、ガウス状あるいはsinc
状等に変調されたRFパルスが出力され、RF増幅器45によ
り所定レベルまで増幅された後、デェプレクサ46を介し
てコイル47に印加されることによって、被検体42内にお
いて磁気共鳴を誘起させるための回転磁界が形成され
る。この回転磁界の印加によって生じる横磁化が、コイ
ル47の両端に磁気共鳴信号として誘起される。なお、こ
の例では回転磁界発生のための送信コイルと、磁気共鳴
信号受信のための受信コイルに、単一のコイル47を共用
している。

コイル47に誘起された磁気共鳴信号は、デュープレク
サ46を介してRF増幅器48に入力され、所定レベルまで増
幅された後、直交位相検波のような位相敏感検波回路49
によって検波され、ビデオ帯域の信号となる。この検波
回路49の出力信号はビデオ増幅器50により電圧増幅さ
れ、さらに低域通過フィルタ51によって高域雑音成分が
除去される。低域通過フィルタ51の出力信号はA/D変換
器52によってディジタル信号に変換された後、インター
フェース53を介して電子計算機54に取込まれ、画像再構
成用データとして蓄積される。なお、電子計算機54はイ
ンターフェース57を介してMRI用シーケンスコントロー
ラ43の制御も行なう。

被検体42内のスライス面の決定、位相エンコード（被
検体42内の位置情報の磁気共鳴信号の位相への変換）
は、勾配磁場をスイッチングさせてパルス的に印加する
ことによって行なわれる。この勾配磁場のスイッチング
のタイミングは、MRI用シーケンスコントローラ43によ
って制御される。

一方、勾配磁場の強度、パルス形状は、MRI用シーケ
ンスコントローラ43によって制御される。すなわち、MR
I用シーケンスコントローラ43によってx,yおよびｚ方向
の磁場勾配に対応する電極増幅器58a〜58cを制御し、こ
れらの電力増幅器58a〜58cにより勾配磁場生成コイル59
を駆動することによって、所定の強度、時間変化を有す
る勾配磁場を被検体42の撮像領域近傍に生成する。

上記構成の磁場共鳴映像装置において、MRI用シーケ
ンスコントローラを使用することにより第５図に示すシ
ーケンスを実現することができ、三次元イメージングが
可能となる。すなわちRFパルス波形を出力するイベント
回路13より、oync関数が出力される。この出力はRFパル
ス発生器44に入力され、RF波により変調されてRFパルス
になる。また勾配磁場Gx,Gy,Gzは各イベント用のイベン
ト回路13により発生し、電極増幅器58a〜58cに電力増巾
される。この三次元イメージングにおける勾配磁場の全
シーケンス動作はｚ方向のエンコードは一定にし、ｙ方
向の全エンコードをおこない、つぎにｚ方向のエンコー
ドを一ステップ動かし、再度ｙ方向の全エンコードをお
こなう。この繰り返しをｚ方向のエンコードが終了する
までおこなう。すなわち180゜パルス以後のGz終了時刻
は一定にし、Gyの終了時刻を少しずつ右へずらしてゆ
く。つぎGz終了時刻を少しずらし、またGyの終了時刻を
少しずつ右へずらして行く。かならずGzの終了時刻を一
定に保ったままGyの終了時刻をずらしてゆくため、必ら
ずGyの終了時刻が、Gzの終了時刻と入れ替わることがあ
る。この場合でもGy,Gzのイベント回路13が独立してい
るため、Gy,Gzの終了時刻を書き換えるだけで全シーケ
ンスの実行が可能となる。

本発明は上記した実施例に限定されたものではなく、
その要旨を逸脱しない範囲で種々変形して、実施するこ
とが可能である。

例えば、MRI用シーケンスコントローラ内にマイクロ
コンピュータを設けたが、磁気共鳴映像装置内にあるた
め電子計算機54を使用してもよい。また実行時刻が入れ
かわらないイベントをグループにまとめてひとつのイベ
ント実行回路としてもよい。

［発明の効果］ 本発明によるMRI用シーケンスコントローラは、異な
るシーケンスで実行時間が入れ替わっても入れ替わる実
行時間のみ書き替えればよいため、従来のシーケンス全
体を書き替る場合にくれば、書き替え時間を大巾に短縮
することができ、三次元イメージングなどの場合も短時
間にイメージングが可能になった。

【図面の簡単な説明】

第１図はMRI用シーケンスコントローラのブロック図、
第２図は同実施例におけるシーケンスコントローラ制御
メモリの内容を模式的に示す図、第３図はイベント実行
メモリの内容を模式的に示す図、第４図は本発明のMRI
用シーケンスコントローラを使用した磁気共鳴映像装置
の構成を示すブロック図、第５図は磁気共鳴映像装置に
おけるパルスシーケンスの一例を示すタイムチャートで
ある。 １……シーケンスコントローラ制御回路、２……シーケ
ンスコントローラ制御メモリ、３……マイクロコンピュ
ータ、４……コンピュータバス、５……クロック発生
器、６……時計回路、７……シーケンスコントローラバ
ス、８……比較器、９……アドレスカウンタ、10……デ
ューダ、11……データラッチ回路、12……ラッチ回路、
13……イベント回路、14……イベント実行メモリ、15…
…D/A変換器、43……MRI用シーケンスコントローラ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】磁気共鳴映像装置において一連のパルスシ
   ーケンスを実行するシーケンスコントローラであって、 このシーケンスコントローラ全体の動作を制御する第１
   のイベントとともに該イベントの実行時刻及び該イベン
   トの実行に必要な制御データを記憶する第１の記憶手段
   と、基準時刻を発生する刻時手段と、前記第１の記憶手
   段に記憶されている前記第１のイベントの実行時刻を順
   次読み出して前記基準時刻と比較する第１の比較手段
   と、この比較手段により前記イベントに実行時刻と前記
   基準時刻とが一致したと判定されたときに前記第１のイ
   ベントを実行する制御信号を出力する手段と、前記基準
   時刻及び前記制御信号をバス上に出力する手段とを有す
   るシーケンスコントローラ制御回路と、 前記パルスシーケンスを構成する第２のイベントごとに
   該イベントの実行時刻及び該イベントの実行に必要な制
   御データを記憶する第２の記憶手段と、この記憶手段か
   ら前記第２のイベントの実行時刻を順次読み出して前記
   バスより取り込んだ前記基準時刻と比較する第２の比較
   手段と、この比較手段により前記第２のイベントの実行
   時刻と前記基準時刻とが一致したと判定されたときに前
   記バスに出力されている前記制御信号に基づいて前記第
   ２のイベントを実行する制御信号を出力する手段とを有
   する複数のイベント回路と、 を備えてなることを特徴とするシーケンスコントロー
   ラ。
2. 【請求項２】前記第１もしくは第２の記憶手段に記憶さ
   れている情報の少なくとも一部を書き換える手段をさら
   に備えたことを特徴とする特許請求の範囲第１項記載の
   シーケンスコントローラ。