JP2606210B2 - ディジタル信号復調装置 - Google Patents
ディジタル信号復調装置Info
- Publication number
- JP2606210B2 JP2606210B2 JP9361887A JP9361887A JP2606210B2 JP 2606210 B2 JP2606210 B2 JP 2606210B2 JP 9361887 A JP9361887 A JP 9361887A JP 9361887 A JP9361887 A JP 9361887A JP 2606210 B2 JP2606210 B2 JP 2606210B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- oscillation
- circuit
- frequency
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル情報の伝送技術に関し、特に受
信または再生側で情報を再生する技術に関する。
信または再生側で情報を再生する技術に関する。
従来の技術 ディジタル情報の伝送に於ては、受信／再生時に誤り
なく情報を得るために伝送する情報をある長さに区切っ
て伝送し、その区切の先頭には区切を示す同期信号を付
加する場合が多い。同期信号としては、情報を伝送する
部分には決して現れない反転パターンが使用される。多
くの場合、伝送に必要な周波数帯域を制限し符号間干渉
を抑制するため、情報を反転間隔の最大幅と最小幅が制
限された符号に変調して伝送し、同期信号中にはこの最
大幅又は最小幅の制限を超えた反転幅を含ませ、容易に
同期信号を検出できるように工夫している。元の情報を
現す符号をソースコードと呼びその各ビットをソースビ
ットと呼ぶ。また、元の情報を変調して得られた符号を
チャンネルコードと呼びその各ビットをチャンネルビッ
トと呼ぶ。この様なディジタル情報の受信／再生には、
従来より位相同期ループ（以下PLLと略す）で受信信号
の反転に同期したクロックを再生し、これを用いて同期
信号を検出し、又本体部分の情報を復調する。
なく情報を得るために伝送する情報をある長さに区切っ
て伝送し、その区切の先頭には区切を示す同期信号を付
加する場合が多い。同期信号としては、情報を伝送する
部分には決して現れない反転パターンが使用される。多
くの場合、伝送に必要な周波数帯域を制限し符号間干渉
を抑制するため、情報を反転間隔の最大幅と最小幅が制
限された符号に変調して伝送し、同期信号中にはこの最
大幅又は最小幅の制限を超えた反転幅を含ませ、容易に
同期信号を検出できるように工夫している。元の情報を
現す符号をソースコードと呼びその各ビットをソースビ
ットと呼ぶ。また、元の情報を変調して得られた符号を
チャンネルコードと呼びその各ビットをチャンネルビッ
トと呼ぶ。この様なディジタル情報の受信／再生には、
従来より位相同期ループ（以下PLLと略す）で受信信号
の反転に同期したクロックを再生し、これを用いて同期
信号を検出し、又本体部分の情報を復調する。
発明が解決しようとする問題点 前述の従来例では、PLLの同期引き込み周波数範囲は
広帯域にすると再生クロックの周波数安定度が悪くなる
ため、せいぜい数パーセントとされ、入力ディジタル信
号の伝送レートが離散的に大きく変化するときなどに
は、情報の受信／再生が正しく行われなかった。
広帯域にすると再生クロックの周波数安定度が悪くなる
ため、せいぜい数パーセントとされ、入力ディジタル信
号の伝送レートが離散的に大きく変化するときなどに
は、情報の受信／再生が正しく行われなかった。
本発明は上記問題点に鑑み、伝送レートの異なる複数
のディジタル入力信号を復調再生する装置を提供するも
のである。
のディジタル入力信号を復調再生する装置を提供するも
のである。
問題点を解決するための手段 本発明は上記問題点を解決する手段を提供するもので
あり、伝送されてきたディジタル信号の伝送レートに応
じた、PLLの周波数を受信側で選択する。そのために本
発明では、複数の離散した周波数帯で選択的に発振可能
な発振回路と、前記発振回路からのクロック信号出力に
より入力されるディジタル信号中の同期信号を分離抽出
する同期信号検出回路と前記発振回路の発振周波数帯を
切り換える発振周波数切り換え制御回路とを備え、前記
同期信号検出回路の出力状態に応じて前記発振回路の発
振周波数を切り換え、発振周波数が入力信号を位相同期
に引き込みが可能な周波数に選択されるとPLLはロック
し、復調器によって復調信号が得られるように構成され
ている。
あり、伝送されてきたディジタル信号の伝送レートに応
じた、PLLの周波数を受信側で選択する。そのために本
発明では、複数の離散した周波数帯で選択的に発振可能
な発振回路と、前記発振回路からのクロック信号出力に
より入力されるディジタル信号中の同期信号を分離抽出
する同期信号検出回路と前記発振回路の発振周波数帯を
切り換える発振周波数切り換え制御回路とを備え、前記
同期信号検出回路の出力状態に応じて前記発振回路の発
振周波数を切り換え、発振周波数が入力信号を位相同期
に引き込みが可能な周波数に選択されるとPLLはロック
し、復調器によって復調信号が得られるように構成され
ている。
作 用 本発明は上記の構成によってディジタル伝送信号を復
調する。発振回路の周波数は入力ディジタル信号の伝送
レートに応じて切り換えられるので、伝送レートが既知
でない場合も、又伝送レートが大きく変化しても、PLL
の引き込み周波数範囲を適切に切り換えることが出来、
よってPLLを同期に導き情報の再生が可能となる。
調する。発振回路の周波数は入力ディジタル信号の伝送
レートに応じて切り換えられるので、伝送レートが既知
でない場合も、又伝送レートが大きく変化しても、PLL
の引き込み周波数範囲を適切に切り換えることが出来、
よってPLLを同期に導き情報の再生が可能となる。
実施例 以下本発明の一実施例であるディジタル伝送信号の再
生装置について、図面を参照しながら説明する。第１図
は本発明の一実施例におけるディジタル入力信号の再生
装置のブロック図である。第１図に於て１は入力信号で
あり、２は位相比較器、３はローパスフィルター（LP
F）、４は発振回路である。これら位相比較器2,LPF3及
び発振器４はPLLを構成する。５は同期信号検出器、６
は発振周波数切り換え制御器、７は復調器、８は復調信
号である。入力信号RXは、同期信号SYNCで32T（Ｔはソ
ースビットのビット周期）の長さに区切られたバイフェ
ーズマーク信号であるとする。バイフェーズマーク信号
のチャンネルコードは、第２図に示すようにソースビッ
トの“1"に対してはソースビット間の反転以外にソース
ビットの中央で反転し、ソースビットの“0"に対しては
ソースビット間でのみ反転する。したがって伝送する本
体部のチャンネルコードにはソースビットの周期Ｔとそ
の半分のT/2の反転間隔が存在する。一方同期信号SYNC
には第２図に示すようにソースビットに対応するチャン
ネルビットには決し起りえない1,5Tの反転間隔が含まれ
ている。同期信号検出器５では、この1,5Tの反転間隔を
発振回路からのクロック信号出力により検出する。クロ
ック信号の周波数が2/THz（ヘルツ）の場合のときに同
期信号を検出する。発振周波数切り換え制御器６は同期
信号検出器５から同期情報を受けとり、同期がとれてい
ない場合は一定時間単位で発振回路の発振周波数を切り
換える。入力ディジタル信号の伝送ビットレートの２倍
の周波数の発振周波数が選択されると切り換え動作は終
了する。同期状態になると復調器７にてバイフェーズ復
調をおこない本体部の情報を復調信号として出力する。
したがって、入力ディジタル信号の伝送レートが、離散
的に変化しても、PLLの発振周波数は、入力に応じて切
り換わり、情報の復調／再生が可能となる。
生装置について、図面を参照しながら説明する。第１図
は本発明の一実施例におけるディジタル入力信号の再生
装置のブロック図である。第１図に於て１は入力信号で
あり、２は位相比較器、３はローパスフィルター（LP
F）、４は発振回路である。これら位相比較器2,LPF3及
び発振器４はPLLを構成する。５は同期信号検出器、６
は発振周波数切り換え制御器、７は復調器、８は復調信
号である。入力信号RXは、同期信号SYNCで32T（Ｔはソ
ースビットのビット周期）の長さに区切られたバイフェ
ーズマーク信号であるとする。バイフェーズマーク信号
のチャンネルコードは、第２図に示すようにソースビッ
トの“1"に対してはソースビット間の反転以外にソース
ビットの中央で反転し、ソースビットの“0"に対しては
ソースビット間でのみ反転する。したがって伝送する本
体部のチャンネルコードにはソースビットの周期Ｔとそ
の半分のT/2の反転間隔が存在する。一方同期信号SYNC
には第２図に示すようにソースビットに対応するチャン
ネルビットには決し起りえない1,5Tの反転間隔が含まれ
ている。同期信号検出器５では、この1,5Tの反転間隔を
発振回路からのクロック信号出力により検出する。クロ
ック信号の周波数が2/THz（ヘルツ）の場合のときに同
期信号を検出する。発振周波数切り換え制御器６は同期
信号検出器５から同期情報を受けとり、同期がとれてい
ない場合は一定時間単位で発振回路の発振周波数を切り
換える。入力ディジタル信号の伝送ビットレートの２倍
の周波数の発振周波数が選択されると切り換え動作は終
了する。同期状態になると復調器７にてバイフェーズ復
調をおこない本体部の情報を復調信号として出力する。
したがって、入力ディジタル信号の伝送レートが、離散
的に変化しても、PLLの発振周波数は、入力に応じて切
り換わり、情報の復調／再生が可能となる。
発明の効果 以上のように本発明は、複数の離散した周波数帯で選
択的に発振可能な発振回路と、前記発振回路からのクロ
ック信号出力により入力されるディジタル信号中の同期
信号を分離抽出する同期信号検出回路と前記発振回路の
発振周波数帯を切り換える発振周波数切り換え制御回路
とを備え、前記同期信号検出回路の出力状態に応じて前
記発振回路の発振周波数を切り換えるため、入力ディジ
タル信号の伝送レートが離散的に変化しても発振周波数
は入力信号を位相同期に引き込み可能な周波数を選択
し、PLLはロックし、復調器によって復調信号を得るこ
とができる。
択的に発振可能な発振回路と、前記発振回路からのクロ
ック信号出力により入力されるディジタル信号中の同期
信号を分離抽出する同期信号検出回路と前記発振回路の
発振周波数帯を切り換える発振周波数切り換え制御回路
とを備え、前記同期信号検出回路の出力状態に応じて前
記発振回路の発振周波数を切り換えるため、入力ディジ
タル信号の伝送レートが離散的に変化しても発振周波数
は入力信号を位相同期に引き込み可能な周波数を選択
し、PLLはロックし、復調器によって復調信号を得るこ
とができる。
第１図は本発明のディジタル信号復調装置の一実施例の
ブロック図、第２図はバイフェーズマーク信号の説明の
ための波形図である。 １……入力信号、２……位相比較器、３……LPF（ロー
パスフィルター）、４……発振回路、５……同期信号検
出器、６……発振周波数切換制御器、７……復調器、８
……復調信号。
ブロック図、第２図はバイフェーズマーク信号の説明の
ための波形図である。 １……入力信号、２……位相比較器、３……LPF（ロー
パスフィルター）、４……発振回路、５……同期信号検
出器、６……発振周波数切換制御器、７……復調器、８
……復調信号。
Claims (1)
- 【請求項１】複数の離散した周波数帯で選択的に発振可
能な発振回路と、前記発振回路からのクロック信号出力
により、入力されるディジタル信号中の同期信号を分離
抽出する同期信号検出回路と、前記発振回路の発振周波
数帯を切り換える発振周波数切り換え制御回路とを備
え、前記同期信号検出回路の出力状態に応じて前記発振
回路の発振周波数を切り換えるように構成したことを特
徴とするディジタル信号復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9361887A JP2606210B2 (ja) | 1987-04-16 | 1987-04-16 | ディジタル信号復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9361887A JP2606210B2 (ja) | 1987-04-16 | 1987-04-16 | ディジタル信号復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63259874A JPS63259874A (ja) | 1988-10-26 |
| JP2606210B2 true JP2606210B2 (ja) | 1997-04-30 |
Family
ID=14087308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9361887A Expired - Lifetime JP2606210B2 (ja) | 1987-04-16 | 1987-04-16 | ディジタル信号復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606210B2 (ja) |
-
1987
- 1987-04-16 JP JP9361887A patent/JP2606210B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63259874A (ja) | 1988-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05227242A (ja) | 疑似同期検出方法、該方法を使用する復調方法及びこれらの方法を実施するための装置 | |
| US6069927A (en) | Digital signal link | |
| KR950012975B1 (ko) | 신호 전송 시스템 | |
| US5274672A (en) | Optimized clock recovery for an MSK system | |
| JPH08279804A (ja) | Ｒｄｓ信号と位相同期させる方法及びその装置 | |
| JPS6035860B2 (ja) | 同期モニタ回路 | |
| JP2606210B2 (ja) | ディジタル信号復調装置 | |
| JP4070823B2 (ja) | クロック再生回路及び、クロック再生回路を有する受信機 | |
| US4780893A (en) | Bit synchronizer | |
| JP3650250B2 (ja) | 直交周波数分割多重変調の基準搬送周波数再生方式 | |
| JP3904969B2 (ja) | ディジタル復調装置 | |
| JPS58194450A (ja) | 復調装置 | |
| JPH0983583A (ja) | Ｆｓｋ通信装置 | |
| JPH0666694B2 (ja) | Ｄ／ａ変換装置 | |
| JP2000101554A (ja) | サンプリングクロック再生回路 | |
| KR950003667B1 (ko) | 비.에프.에스.케이(BFSK) 복조방식을 이용한 엠.에스.케이(MSK;minimum shift keying)의 변복조 장치 | |
| JPH05268282A (ja) | 無線通信方式 | |
| JPH0352699B2 (ja) | ||
| JPH0758790A (ja) | クロック再生回路 | |
| JP3274203B2 (ja) | Ｍｓｋ復調器のクロック再生回路 | |
| JPS63232664A (ja) | 多値ｑａｍ変復調方式による復調装置 | |
| JPH06216951A (ja) | 周波数シフトキーング受信装置 | |
| JPS63217753A (ja) | キヤリア再生回路 | |
| JPH06311189A (ja) | 復調装置 | |
| JPH0591150A (ja) | Ｍｓｋ信号復調回路 |