JP2605279B2 - 直流電源装置 - Google Patents
直流電源装置Info
- Publication number
- JP2605279B2 JP2605279B2 JP62096994A JP9699487A JP2605279B2 JP 2605279 B2 JP2605279 B2 JP 2605279B2 JP 62096994 A JP62096994 A JP 62096994A JP 9699487 A JP9699487 A JP 9699487A JP 2605279 B2 JP2605279 B2 JP 2605279B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- power supply
- voltage
- arc
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は電源装置に係り、特に、負荷の状態を検出
して負荷に注入されるエネルギを即座に制限することが
できる直流電源装置に関する。
して負荷に注入されるエネルギを即座に制限することが
できる直流電源装置に関する。
「従来の技術」 従来の直流電界を場にあたえてイオンを移動加速させ
るイオンプレーティング装置は第４図に示すような構成
であり、直流電界を場に与えるための直流電源装置が必
要である。
るイオンプレーティング装置は第４図に示すような構成
であり、直流電界を場に与えるための直流電源装置が必
要である。
すなわち、この図において１は真空槽でありアースさ
れている。
れている。
この真空槽１の、図面上左端、側面部1Lにはチタンタ
ーゲット板収納部２が形成されている。該収納部２には
チタンターゲット板３が収納されている。チタンターゲ
ット板３の一方の面3aには電極棒４が固定接続されてお
り、該電極棒４の左端部が上記真空槽１に対して絶縁さ
れた状態で真空槽外部に突出している。
ーゲット板収納部２が形成されている。該収納部２には
チタンターゲット板３が収納されている。チタンターゲ
ット板３の一方の面3aには電極棒４が固定接続されてお
り、該電極棒４の左端部が上記真空槽１に対して絶縁さ
れた状態で真空槽外部に突出している。
さらに、上記真空槽１の左端側面部1Lには穴５が形成
されており、アークスタート用電極６がＸ、Ｙ方向に摺
動可能に、電気的に接続された状態で取り付けられてい
る。
されており、アークスタート用電極６がＸ、Ｙ方向に摺
動可能に、電気的に接続された状態で取り付けられてい
る。
７は第１のDC電源である。このDC電源のマイナス側は
上記電極棒４に接続され、一方プラス側は上記真空槽１
に接続されており、このDC電源により上記電極棒４、お
よび上記チタンターゲット板３はアースに対しマイナス
にバイアスされる。
上記電極棒４に接続され、一方プラス側は上記真空槽１
に接続されており、このDC電源により上記電極棒４、お
よび上記チタンターゲット板３はアースに対しマイナス
にバイアスされる。
８は第２のDC電源である。このDC電源８のプラス側は
真空槽１に接続される一方、マイナス側は真空槽１に対
して真空状態を維持した状態でゆっくり回動する回動シ
ャフト９に接続されている。
真空槽１に接続される一方、マイナス側は真空槽１に対
して真空状態を維持した状態でゆっくり回動する回動シ
ャフト９に接続されている。
この回動シャフト９は真空槽１の内部に突出してお
り、突出部9aにはサブストレート11（被コーティング
材）が取り付けられている。
り、突出部9aにはサブストレート11（被コーティング
材）が取り付けられている。
そして、該サブストレート11は上記回転シャフト９に
電気的には接続された状態にある。
電気的には接続された状態にある。
イオンプレーティング装置は上述したような構成であ
り、アークスタート用電極６の先端部6aを一度チタンタ
ーゲット板面3bに接触させ、然る後、引き離しアークを
スタートさせる。アークスタート用電極６をさらに引き
離すと、発生したアークの陽極側は引き離されたアーク
スタート用電極６よりも近くにある真空槽１に移動し、
持続する。アークの陰極側終端は電流の絞り作用のた
め、スポット状となりチタンターゲット板面3b上をラン
ダムに移動する。
り、アークスタート用電極６の先端部6aを一度チタンタ
ーゲット板面3bに接触させ、然る後、引き離しアークを
スタートさせる。アークスタート用電極６をさらに引き
離すと、発生したアークの陽極側は引き離されたアーク
スタート用電極６よりも近くにある真空槽１に移動し、
持続する。アークの陰極側終端は電流の絞り作用のた
め、スポット状となりチタンターゲット板面3b上をラン
ダムに移動する。
この陰極スポットは電子衝突により発熱しチタンを溶
解蒸発させる。
解蒸発させる。
このようなアーク式のイオンプレーティング装置の利
点は低圧大電流であり、この大電子密度のため気化した
チタン原子は直ちに電子の衝突をうけてイオン化する。
この陽イオン化したチタン原子は第２のDC電流８により
印加されている負電圧によりサブストレート11に吸い寄
せられる結果、サブストレートはイオンプレーティング
される。このイオンプレーティング装置に用いられる上
記第２のDC電源８の構成は第６図に示す構成である。
点は低圧大電流であり、この大電子密度のため気化した
チタン原子は直ちに電子の衝突をうけてイオン化する。
この陽イオン化したチタン原子は第２のDC電流８により
印加されている負電圧によりサブストレート11に吸い寄
せられる結果、サブストレートはイオンプレーティング
される。このイオンプレーティング装置に用いられる上
記第２のDC電源８の構成は第６図に示す構成である。
すなわち、第６図に示すDC電源は制御回路を具備した
AC/DC変換器12、該変換器12の出力するリップルを含む
直流電圧を平滑するための、LF、CFにより構成された平
滑フイルタ14、該フイルタ14の出力端子電圧（負荷電
圧）を検出するための抵抗15a（抵抗値R1）、15b（抵抗
値R2）よりなる分圧回路により構成された出力端子電圧
検出回路15等とから構成されている。
AC/DC変換器12、該変換器12の出力するリップルを含む
直流電圧を平滑するための、LF、CFにより構成された平
滑フイルタ14、該フイルタ14の出力端子電圧（負荷電
圧）を検出するための抵抗15a（抵抗値R1）、15b（抵抗
値R2）よりなる分圧回路により構成された出力端子電圧
検出回路15等とから構成されている。
上記AC/DC変換回路12の具備する制御回路は上記出力
端子電圧とあらかじめ設定された基準電圧との差に応じ
た制御信号を出力し、AC/DC変換器12の出力する直流電
圧を制御するものである。このAC/DC変換器12はたとえ
ば第７図、第８図に示すような構成である。
端子電圧とあらかじめ設定された基準電圧との差に応じ
た制御信号を出力し、AC/DC変換器12の出力する直流電
圧を制御するものである。このAC/DC変換器12はたとえ
ば第７図、第８図に示すような構成である。
すなわち、第７図に示すAC/DC変換器17は、交流入力
電圧Vinを整流するためのダイオードブリッジ16aと、該
ブリッジ16aにより整流された直流電圧をさらに交流に
変換するためのトランジスタブリッジ16b、該ブリッジ1
6bの出力電圧を昇圧するための昇圧トランス16c、該ト
ランス16cにより昇圧された出力を再度整流する第２の
ダイオードブリッジ回路16dとから構成されるDC/DCコン
バータ、検出回路15の出力信号の大きさと、基準電圧設
定手段16fによりあらかじめ設定された基準電圧Vrefと
の差を演算し、この演算結果をもとに上記ブリッジ16b
を構成する各々のトランジスタをPWM信号によりオン／
オフ制御する制御回路16eとから成る。
電圧Vinを整流するためのダイオードブリッジ16aと、該
ブリッジ16aにより整流された直流電圧をさらに交流に
変換するためのトランジスタブリッジ16b、該ブリッジ1
6bの出力電圧を昇圧するための昇圧トランス16c、該ト
ランス16cにより昇圧された出力を再度整流する第２の
ダイオードブリッジ回路16dとから構成されるDC/DCコン
バータ、検出回路15の出力信号の大きさと、基準電圧設
定手段16fによりあらかじめ設定された基準電圧Vrefと
の差を演算し、この演算結果をもとに上記ブリッジ16b
を構成する各々のトランジスタをPWM信号によりオン／
オフ制御する制御回路16eとから成る。
また、第８図に示すAC/DC変換器18は、交流入力電圧
を昇圧するための昇圧トランス19、該昇圧トランス19の
出力を整流するためのサイリスタブリッジ20、該ブリッ
ジ20を構成する各々のサイリスタを位相制御する位相制
御回路（図示略）等からなる。
を昇圧するための昇圧トランス19、該昇圧トランス19の
出力を整流するためのサイリスタブリッジ20、該ブリッ
ジ20を構成する各々のサイリスタを位相制御する位相制
御回路（図示略）等からなる。
上述した、AC/DC変換器17、18では検出回路15の出力
信号の大きさと基準電圧Vrefとの差をもとに直流出力電
圧が制御されるのであるが、制御される際の過渡状態に
おいては遅れが存在する。
信号の大きさと基準電圧Vrefとの差をもとに直流出力電
圧が制御されるのであるが、制御される際の過渡状態に
おいては遅れが存在する。
「発明が解決しようとする問題点」 ところで、上述した従来のイオンプレーティング装置
にはつぎに述べるような問題点が存在した。
にはつぎに述べるような問題点が存在した。
上記した第２のDC電源８により、上記チタンターゲッ
ト板３とサブストレート11との間に与えられる電界はサ
ブストレートの表面の凹凸、電源の変動等により不平等
電界となりやすく、この不平等電界中では第５図（ロ）
に示すように一部分にエネルギが集中し、その結果アー
クが発生し、このアークがサブストレートに傷を付ける
ことになる。この傷はイオンプレーティングされたサブ
ストレートの商品価値を低下させることになる。
ト板３とサブストレート11との間に与えられる電界はサ
ブストレートの表面の凹凸、電源の変動等により不平等
電界となりやすく、この不平等電界中では第５図（ロ）
に示すように一部分にエネルギが集中し、その結果アー
クが発生し、このアークがサブストレートに傷を付ける
ことになる。この傷はイオンプレーティングされたサブ
ストレートの商品価値を低下させることになる。
この問題を排除するためには、（ａ）アーク発生をあ
らかじめ防止するか、あるいは（ｂ）を発生してしまっ
たアークを即座に遮断するような手段がこうじられてい
る。
らかじめ防止するか、あるいは（ｂ）を発生してしまっ
たアークを即座に遮断するような手段がこうじられてい
る。
前者（ａ）では、たとえば電界をあたえる上記第２の
DC電源の直流電圧を下げ、アーク発生の確立を小さくす
ることであり、後者（ｂ）では、第７図、第８図に示す
ように、アーク発生に伴う負荷電圧すなわち出力端子電
圧の低下あるいは負荷電流の急増を検出して、AC/DC変
換器17、19を停止させ、あるいは出力電圧を制御するこ
とにより不平等電界を取り除き、発生したアークを消去
する。
DC電源の直流電圧を下げ、アーク発生の確立を小さくす
ることであり、後者（ｂ）では、第７図、第８図に示す
ように、アーク発生に伴う負荷電圧すなわち出力端子電
圧の低下あるいは負荷電流の急増を検出して、AC/DC変
換器17、19を停止させ、あるいは出力電圧を制御するこ
とにより不平等電界を取り除き、発生したアークを消去
する。
しかし、上述した前者（ａ）の手段によると、アーク
が発生すればもはや打つ手はなく、後者（ｂ）の手段に
よると、平滑フイルタ14に蓄えられているエネルギはア
ーク発生部分に集中注入され、たとえば第７図に示すDC
/DCコンバータを含むAC/DC変換器17において変換周波数
を100KHzとしても、1000V、20Aの負荷時にはフィルタ14
に蓄積されているエネルギは数百ミリ〜数ジュールであ
り、このエネルギが注入されることによってもサブスト
レート表面に傷が生ずる。
が発生すればもはや打つ手はなく、後者（ｂ）の手段に
よると、平滑フイルタ14に蓄えられているエネルギはア
ーク発生部分に集中注入され、たとえば第７図に示すDC
/DCコンバータを含むAC/DC変換器17において変換周波数
を100KHzとしても、1000V、20Aの負荷時にはフィルタ14
に蓄積されているエネルギは数百ミリ〜数ジュールであ
り、このエネルギが注入されることによってもサブスト
レート表面に傷が生ずる。
しかし、この注入されるエネルギが数十ミリから数百
ミリジュール程度であればサブストレートの傷は非常に
軽微なもの、あるいは傷が発生することはなくなる。
ミリジュール程度であればサブストレートの傷は非常に
軽微なもの、あるいは傷が発生することはなくなる。
第７図に示したDC/DCコンバータを含むAC/DC変換器17
において変換周波数をあげればフィルタ14に蓄積される
エネルギは小さくなるが、数十ミリジュール程度に低減
させるには数Ｍ〜数十MHZのDC/DCコンバータが必要とな
り、このようなコンバータを製作するのは困難であり現
実的でない。
において変換周波数をあげればフィルタ14に蓄積される
エネルギは小さくなるが、数十ミリジュール程度に低減
させるには数Ｍ〜数十MHZのDC/DCコンバータが必要とな
り、このようなコンバータを製作するのは困難であり現
実的でない。
この発明は上述した事情に鑑みてなされたもので、本
発明は負荷の状態を検出して負荷に注入されるエネルギ
を即座に抑制することにより、負荷に注入されるエネル
ギを制限することのできる直流電源装置を提供すること
を目的としている。
発明は負荷の状態を検出して負荷に注入されるエネルギ
を即座に抑制することにより、負荷に注入されるエネル
ギを制限することのできる直流電源装置を提供すること
を目的としている。
「問題点を解決するための手段」 この発明は、少なくとも２つの端子に接続される負荷
に直流電圧を印加する直流電源装置において、前記端子
間の電圧降下または前記負荷に流れる電流値の上昇を検
出する検出手段と、前記検出手段の出力する検出信号を
もとに前記端子間における電圧降下値が予め定められた
値以下であるか否か、または前記電流値が予め定められ
た値以上であるか否かを識別する識別手段と、エネルギ
消費手段を備え、前記識別手段の出力する識別信号をも
とに動作し、前記負荷に直列に接続され、該識別信号
が、前記端子間における電圧降下値が予め定められた値
以下、または前記電流値が予め定められた値以上である
旨を示すものである場合には、該エネルギ消費手段によ
って所定時間前記負荷に供給されるエネルギを消費して
前記負荷に供給されるエネルギーを制御する制御手段と
を具備することを特徴とする。
に直流電圧を印加する直流電源装置において、前記端子
間の電圧降下または前記負荷に流れる電流値の上昇を検
出する検出手段と、前記検出手段の出力する検出信号を
もとに前記端子間における電圧降下値が予め定められた
値以下であるか否か、または前記電流値が予め定められ
た値以上であるか否かを識別する識別手段と、エネルギ
消費手段を備え、前記識別手段の出力する識別信号をも
とに動作し、前記負荷に直列に接続され、該識別信号
が、前記端子間における電圧降下値が予め定められた値
以下、または前記電流値が予め定められた値以上である
旨を示すものである場合には、該エネルギ消費手段によ
って所定時間前記負荷に供給されるエネルギを消費して
前記負荷に供給されるエネルギーを制御する制御手段と
を具備することを特徴とする。
「作用」 この発明によれば、検出手段により端子間の電圧降下
または負荷に流れる電流値の上昇を検出し、この検出手
段の出力する検出信号をもとに上記端子間における電圧
降下値が予め定められた値以下であるか否か、または上
記電流値が予め定められた値以上であるか否かを識別す
る。そして、識別した結果として出力される識別信号に
応じて、制御手段が負荷に供給されるエネルギを所定時
間エネルギ消費手段によって消費させる。このため、負
荷が接続された端子間の電圧降下値または負荷に流れる
電流値が変化した場合であっても、該変化にすばやく電
源側が対応することができる。
または負荷に流れる電流値の上昇を検出し、この検出手
段の出力する検出信号をもとに上記端子間における電圧
降下値が予め定められた値以下であるか否か、または上
記電流値が予め定められた値以上であるか否かを識別す
る。そして、識別した結果として出力される識別信号に
応じて、制御手段が負荷に供給されるエネルギを所定時
間エネルギ消費手段によって消費させる。このため、負
荷が接続された端子間の電圧降下値または負荷に流れる
電流値が変化した場合であっても、該変化にすばやく電
源側が対応することができる。
「実施例」 以下、図面を参照し、この発明の実施例について説明
する。
する。
第１図はこの発明の一実施例の構成を示す電気回路図
である。この図において第７図と同一な部分については
同一の番号を付し説明を省略する。
である。この図において第７図と同一な部分については
同一の番号を付し説明を省略する。
まず、100はコンパレータである。このコンパレータ1
00の反転入力端子100aには上述した出力端子電圧検出回
路15により検出された負荷電圧V0に比例したV0・R2/（R
1＋R2）なる電圧信号I0が加えられている。101はアーク
判定電圧発生回路であり、抵抗101a（抵抗値r1）、抵抗
101b（抵抗値r2）がシリーズに接続され、一定電圧＋Vc
を分圧し、抵抗101aと抵抗101bとの接続点より＋Vc・r2
/（r1＋r2）なる判定電圧値Vdetを取り出している。そ
してこの判定電圧Vdetはコンパレータ100の正転入力端
子100bに加えられている。
00の反転入力端子100aには上述した出力端子電圧検出回
路15により検出された負荷電圧V0に比例したV0・R2/（R
1＋R2）なる電圧信号I0が加えられている。101はアーク
判定電圧発生回路であり、抵抗101a（抵抗値r1）、抵抗
101b（抵抗値r2）がシリーズに接続され、一定電圧＋Vc
を分圧し、抵抗101aと抵抗101bとの接続点より＋Vc・r2
/（r1＋r2）なる判定電圧値Vdetを取り出している。そ
してこの判定電圧Vdetはコンパレータ100の正転入力端
子100bに加えられている。
この結果、コンパレータ100はυ０＜Vdetの場合にＨ
アクティブのパルス信号SP1を出力する。また、υ０＞V
detの場合にはコンパレータ100の出力はＬレベルであ
る。
アクティブのパルス信号SP1を出力する。また、υ０＞V
detの場合にはコンパレータ100の出力はＬレベルであ
る。
102は上記コンパレータ100の反転入力端子100bをアー
スに落とすためのスイッチである。このスイッチ102は
後述するパルス信号SP2によりオン／オフするように構
成されているソリッドステートリレー接点、あるいはア
ナログスイッチである。
スに落とすためのスイッチである。このスイッチ102は
後述するパルス信号SP2によりオン／オフするように構
成されているソリッドステートリレー接点、あるいはア
ナログスイッチである。
103はモノステーブルマルチバイブレータ、いわゆる
ワンショット回路であり、上記パルス信号SP1の立ち上
がりエッジによりトリガーされて一定パルス幅Ｔのパル
ス信号SP2を出力する。
ワンショット回路であり、上記パルス信号SP1の立ち上
がりエッジによりトリガーされて一定パルス幅Ｔのパル
ス信号SP2を出力する。
104は上記同様のモノステーブルマルチバイブレータ
であり、パルス信号SP3を出力するのであるが、上記モ
ノステーブルマルチバイブレータ103と異なる点は、出
力されるパルス信号SP3のパルス幅がt3であり、該パル
ス幅t3は上記パルス信号SP2のパルス幅Ｔよりも小さい
ことである。105は後述する接点106のドライバーであ
る。このドライバー105は、上記信号SP3に一致したパル
ス信号SP4を出力し、該信号SP4により接点106をオン／
オフする。
であり、パルス信号SP3を出力するのであるが、上記モ
ノステーブルマルチバイブレータ103と異なる点は、出
力されるパルス信号SP3のパルス幅がt3であり、該パル
ス幅t3は上記パルス信号SP2のパルス幅Ｔよりも小さい
ことである。105は後述する接点106のドライバーであ
る。このドライバー105は、上記信号SP3に一致したパル
ス信号SP4を出力し、該信号SP4により接点106をオン／
オフする。
106は負荷Ｌに直列に接続されたソリッドステートリ
レー接点である。
レー接点である。
107は電流制限用のリアクトルであり、アークが発生
することにより、負荷に流れ込む負荷電流の上昇をおさ
える目的で上記フイルタと負荷との間に挿入される。
することにより、負荷に流れ込む負荷電流の上昇をおさ
える目的で上記フイルタと負荷との間に挿入される。
109はAC/DC変換器である。この変換器109の構成は第
７図で述べた変換器17と類似の構成であり、ダイオード
ブリッジ16a、16d、トランジスタブリッジ16b、昇圧ト
ランス16cを具備している点は同一であるが、トランジ
スタブリッジ16bを制御するための制御回路（図示略）
の構成が異なる。すなわち、この変換器109が具備する
制御回路は第７図の変換器の制御回路の機能に加えて、
モノステーブルマルチバイブレータ104の出力するＨア
クティブの信号SP3を受けると、該信号SP3受けている
間、ブリッジ16bを構成する各々のトランジスタをオフ
にしてAC/DC変換器としての動作を停止させる機能を有
する。110は上記ソリッドステートリレー接点106に並列
に接続された抵抗である。
７図で述べた変換器17と類似の構成であり、ダイオード
ブリッジ16a、16d、トランジスタブリッジ16b、昇圧ト
ランス16cを具備している点は同一であるが、トランジ
スタブリッジ16bを制御するための制御回路（図示略）
の構成が異なる。すなわち、この変換器109が具備する
制御回路は第７図の変換器の制御回路の機能に加えて、
モノステーブルマルチバイブレータ104の出力するＨア
クティブの信号SP3を受けると、該信号SP3受けている
間、ブリッジ16bを構成する各々のトランジスタをオフ
にしてAC/DC変換器としての動作を停止させる機能を有
する。110は上記ソリッドステートリレー接点106に並列
に接続された抵抗である。
次に、本実施例の動作について第１図を参照して説明
する。
する。
第１図に示した直流電源装置を第２のDC電源とする、
第４図に示したイオンプレーティング装置により、サブ
ストレート11に対しイオンプレーティングが行なわれて
いる。
第４図に示したイオンプレーティング装置により、サブ
ストレート11に対しイオンプレーティングが行なわれて
いる。
いま、何等かの理由、たとえばサブストレートの表面
の凹凸、電源の変動等により電界に第５図（ロ）に示す
ような歪が発生して、サブストレート11の表面の一部に
エネルギが集中してアークが発生する。この結果、負荷
電圧（出力端子電圧）V0は約1/5程度に降下し負荷電流
は上昇する。しかし、リアクトル107により負荷電流の
急激な変化は緩和されることになる。
の凹凸、電源の変動等により電界に第５図（ロ）に示す
ような歪が発生して、サブストレート11の表面の一部に
エネルギが集中してアークが発生する。この結果、負荷
電圧（出力端子電圧）V0は約1/5程度に降下し負荷電流
は上昇する。しかし、リアクトル107により負荷電流の
急激な変化は緩和されることになる。
この降下する負荷電圧は検出回路15により検出され
て、コンパレータ100の反転入力端子100aに電圧信号υ
０としてくわえられる。一方、非反転入力端子100bには
判定電圧Vdetが加えられているので、アークが発生しυ
０＜Vdetの条件を満足した時点で、コンパレータ100は
Ｈアクティブの信号SP1を出力する。
て、コンパレータ100の反転入力端子100aに電圧信号υ
０としてくわえられる。一方、非反転入力端子100bには
判定電圧Vdetが加えられているので、アークが発生しυ
０＜Vdetの条件を満足した時点で、コンパレータ100は
Ｈアクティブの信号SP1を出力する。
モノステーブルマルチバイブレータ104および103は信
号SP1の立ち上がりエッジにタイミングを合わせて各々
パルス幅Ｔおよびt3のパルス信号SP3、SP2を出力する。
号SP1の立ち上がりエッジにタイミングを合わせて各々
パルス幅Ｔおよびt3のパルス信号SP3、SP2を出力する。
パルス信号SP3はドライバー105およびAC/DC変換器109
に加えられる。
に加えられる。
ドライバー105は信号SP3を受けると信号SP4を出力し
て、これにより接点106をオフとする。一方AC/DC変換器
109は動作を停止する。このアークが発生してから接点1
06がオフとなるまでに要する時間はt1である。接点106
がオフとなりAC/DC変換器109が動作を停止する結果、フ
ィルタ14に蓄積されているエネルギは抵抗110により大
部分が消費され、負荷に注入されるエネルギが小さくな
り時間t2後アークは消失する。
て、これにより接点106をオフとする。一方AC/DC変換器
109は動作を停止する。このアークが発生してから接点1
06がオフとなるまでに要する時間はt1である。接点106
がオフとなりAC/DC変換器109が動作を停止する結果、フ
ィルタ14に蓄積されているエネルギは抵抗110により大
部分が消費され、負荷に注入されるエネルギが小さくな
り時間t2後アークは消失する。
接点106がオフとなっている時間およびAC/DC変換器10
9が停止している時間はt3であり、この時間t3はスイッ
チオフ後アークが消失するまでの時間t2より大に選ばれ
ている。時間t3が経過した時点でAC/DC変換器109は再起
動されるとともに、接点106はオンの状態となる。した
がって負荷電圧V0は上昇する。
9が停止している時間はt3であり、この時間t3はスイッ
チオフ後アークが消失するまでの時間t2より大に選ばれ
ている。時間t3が経過した時点でAC/DC変換器109は再起
動されるとともに、接点106はオンの状態となる。した
がって負荷電圧V0は上昇する。
一方、パルス信号SP2はスイッチ102を時間Ｔにわたっ
てオンとしており、判定電圧Vdetはこのためグランドレ
ベルとなっている。コンパレータ100の出力は最初Ｈレ
ベルに立ち上がった後、再度Ｌレベルに落ちる。これ
は、モノステーブルマルチバイブレータ103の出力する
パルス信号SP2のパルス幅Ｔが、モノステーブルマルチ
バイブレータ104が出力するパルス信号SP3のパルス幅t3
に比べて大に設定されているためで、モノステーブルマ
ルチバイブレータ103は、この時間t3経過の時点でも信
号SP2を出力しており、スイッチ102はオンの状態を維持
している。時間Ｔが経過する間に負荷電圧V0は上昇して
少なくとも判定電圧Vdetより大、あるいは定常状態にな
っているため（υ０＞Vdet）、時間Ｔ経過の時点でスイ
ッチ102がオフとなっても、コンパレータ100はＨアクテ
ィブの信号SP1を出力することはない。
てオンとしており、判定電圧Vdetはこのためグランドレ
ベルとなっている。コンパレータ100の出力は最初Ｈレ
ベルに立ち上がった後、再度Ｌレベルに落ちる。これ
は、モノステーブルマルチバイブレータ103の出力する
パルス信号SP2のパルス幅Ｔが、モノステーブルマルチ
バイブレータ104が出力するパルス信号SP3のパルス幅t3
に比べて大に設定されているためで、モノステーブルマ
ルチバイブレータ103は、この時間t3経過の時点でも信
号SP2を出力しており、スイッチ102はオンの状態を維持
している。時間Ｔが経過する間に負荷電圧V0は上昇して
少なくとも判定電圧Vdetより大、あるいは定常状態にな
っているため（υ０＞Vdet）、時間Ｔ経過の時点でスイ
ッチ102がオフとなっても、コンパレータ100はＨアクテ
ィブの信号SP1を出力することはない。
この時間Ｔ経過後再度アーク発生により負荷電圧が低
下すると、上述した動作が繰り返される。
下すると、上述した動作が繰り返される。
アーク発生から再電圧印加までの時間（t1＋t3）は再
アークしないような十分な時間であり、通常数msec程度
である。
アークしないような十分な時間であり、通常数msec程度
である。
なお、本実施例では接点106はソリッドステートリレ
ー接点を用いたのであるが、その他の半導体スイッチ素
子でも同様である。ただしトランジスタのように逆阻止
能力のない半導体スイッチを用いる場合、トランジスタ
保護のためにコレクタ回路に直列にダイオードを挿入す
るか、あるいはコレクタ、エミッタ間に逆並列にダイオ
ードを接続する必要がある。
ー接点を用いたのであるが、その他の半導体スイッチ素
子でも同様である。ただしトランジスタのように逆阻止
能力のない半導体スイッチを用いる場合、トランジスタ
保護のためにコレクタ回路に直列にダイオードを挿入す
るか、あるいはコレクタ、エミッタ間に逆並列にダイオ
ードを接続する必要がある。
以上説明したように、この実施例によれば、負，荷に
直列に接続された抑制手段により、アーク発生箇所に注
入されるエネルギが数十ミリジュールに制限され、アー
ク発生箇所にエネルギが集中することにより生じるサブ
ストレートの傷の発生を防止もしくは軽微なものとする
事ができる。
直列に接続された抑制手段により、アーク発生箇所に注
入されるエネルギが数十ミリジュールに制限され、アー
ク発生箇所にエネルギが集中することにより生じるサブ
ストレートの傷の発生を防止もしくは軽微なものとする
事ができる。
さらにまた、本実施例ではアーク発生による出力端子
電圧（負荷電圧）の低下を検出したが、他の実施例とし
て、第２図に示すようにアーク発生によって負荷に流れ
る電流の絶対値を、電流検出手段、たとえば変流器CT1
あるいはCT2、ホール素子等により検出し、その電流の
絶対値に対応する値が任意に定めた判定値Idetを超過し
たことをもってアーク発生を検出するようにしてもよ
い。この場合の変流器CT1あるいはCT2の出力波形を第３
図に示す。
電圧（負荷電圧）の低下を検出したが、他の実施例とし
て、第２図に示すようにアーク発生によって負荷に流れ
る電流の絶対値を、電流検出手段、たとえば変流器CT1
あるいはCT2、ホール素子等により検出し、その電流の
絶対値に対応する値が任意に定めた判定値Idetを超過し
たことをもってアーク発生を検出するようにしてもよ
い。この場合の変流器CT1あるいはCT2の出力波形を第３
図に示す。
「発明の効果」 この発明によれば、負荷が接続された端子間の電圧降
下値または負荷に流れる電流値を検出し、制御手段が負
荷に流れ込む電流を消費手段によって消費して負荷に注
入されるエネルギを即座に制御することにより、負荷に
注入されるエネルギを制限することができるので、負荷
変動により生ずる障害を速やかに回避することができ
る。
下値または負荷に流れる電流値を検出し、制御手段が負
荷に流れ込む電流を消費手段によって消費して負荷に注
入されるエネルギを即座に制御することにより、負荷に
注入されるエネルギを制限することができるので、負荷
変動により生ずる障害を速やかに回避することができ
る。
第１図はこの発明にかかる一実施例である直流電源装置
の電気回路の構成を示す図、第２図は他の実施例である
直流電源装置の電気回路の構成を示す図、第３図は第２
図における直流電源装置の変流器CTの出力波形を示す
図、第４図は従来のイオンプレーティング装置の構成を
示す図、第５図は（イ）は平行電極間の平等電界におけ
る電気力線を示す図、（ロ）は同不平等電界における電
気力線を示す図、第６図は従来のイオンプレーティング
装置に用いられている第２のDC電源の概略構成を示す
図、第７図は第６図におけるAC/DC変換器がDC/DCコンバ
ータを含む場合の直流電源装置の電気回路構成を示す
図、第８図は上記AC/DC変換器が昇圧トランスとサイリ
スタブリッジにより構成されている場合の従来の直流電
源装置の電気回路構成を示す図である。 ８……第２のDC電源、14……平滑フィルタ、15……負荷
電圧検出回路、100……コンパレータ、101……アーク判
定電圧発生回路、102……スイッチ、103、104……モノ
ステーブルマルチバイブレータ、105……ドライバ、106
……ソリッドステートリレー接点、107……リアクト
ル、109……AC/DC変換器。110……抵抗（エネルギ消費
手段）
の電気回路の構成を示す図、第２図は他の実施例である
直流電源装置の電気回路の構成を示す図、第３図は第２
図における直流電源装置の変流器CTの出力波形を示す
図、第４図は従来のイオンプレーティング装置の構成を
示す図、第５図は（イ）は平行電極間の平等電界におけ
る電気力線を示す図、（ロ）は同不平等電界における電
気力線を示す図、第６図は従来のイオンプレーティング
装置に用いられている第２のDC電源の概略構成を示す
図、第７図は第６図におけるAC/DC変換器がDC/DCコンバ
ータを含む場合の直流電源装置の電気回路構成を示す
図、第８図は上記AC/DC変換器が昇圧トランスとサイリ
スタブリッジにより構成されている場合の従来の直流電
源装置の電気回路構成を示す図である。 ８……第２のDC電源、14……平滑フィルタ、15……負荷
電圧検出回路、100……コンパレータ、101……アーク判
定電圧発生回路、102……スイッチ、103、104……モノ
ステーブルマルチバイブレータ、105……ドライバ、106
……ソリッドステートリレー接点、107……リアクト
ル、109……AC/DC変換器。110……抵抗（エネルギ消費
手段）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−9746（ＪＰ，Ａ) 特開 昭54−153791（ＪＰ，Ａ) 特開 昭60−187675（ＪＰ，Ａ) 特開 昭60−251184（ＪＰ，Ａ) 特開 昭57−52318（ＪＰ，Ａ)
Claims (4)
- 【請求項１】少なくとも２つの端子に接続される負荷に
直流電圧を印加する直流電源装置において、 前記端子間の電圧降下または前記負荷に流れる電流値の
上昇を検出する検出手段と、 前記検出手段の出力する検出信号をもとに前記端子間に
おける電圧降下値が予め定められた値以下であるか否
か、または前記電流値が予め定められた値以上であるか
否かを識別する識別手段と、 エネルギ消費手段を備え、前記識別手段の出力する識別
信号をもとに動作し、前記負荷に直列に接続され、該識
別信号が、前記端子間における電圧降下値が予め定めら
れた値以下、または前記電流値が予め定められた値以上
である旨を示すものである場合には、該エネルギ消費手
段によって所定時間前記負荷に供給されるエネルギを消
費して前記負荷に供給されるエネルギーを制御する制御
手段と を具備することを特徴とする直流電源装置。 - 【請求項２】前記検出手段は、前記端子間の電圧降下の
低下によりアーク発生を検出する検出手段であることを
特徴とする特許請求の範囲第１項記載の直流電源装置。 - 【請求項３】前記検出手段は、前記負荷に流れる電流の
上昇によりアーク発生を検出する検出手段であることを
特徴とする特許請求の範囲第１項記載の直流電源装置。 - 【請求項４】前記負荷に、直列にリアクトルを挿入し、
その電流制限作用によりアーク遮断に至るまでのアーク
電流を制限し負荷に注入されるエネルギを小さくしたこ
とを特徴とする特許請求の範囲第２項または第３項記載
の直流電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62096994A JP2605279B2 (ja) | 1987-04-20 | 1987-04-20 | 直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62096994A JP2605279B2 (ja) | 1987-04-20 | 1987-04-20 | 直流電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63262458A JPS63262458A (ja) | 1988-10-28 |
| JP2605279B2 true JP2605279B2 (ja) | 1997-04-30 |
Family
ID=14179748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62096994A Expired - Lifetime JP2605279B2 (ja) | 1987-04-20 | 1987-04-20 | 直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605279B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11418018B2 (en) | 2017-02-14 | 2022-08-16 | Panasonic Intellectual Property Management Co., Ltd. | Arc detection circuit, switch system, power conditioner system and arc detection method |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2543916Y2 (ja) * | 1991-06-12 | 1997-08-13 | 日新電機株式会社 | アーク式蒸発源用のアーク電源装置 |
| JP2644146B2 (ja) * | 1992-08-28 | 1997-08-25 | 株式会社神戸製鋼所 | アーク放電診断方法及び装置 |
| JP5000919B2 (ja) * | 2006-04-10 | 2012-08-15 | 四変テック株式会社 | 直流電源装置 |
| JP4621177B2 (ja) * | 2006-08-10 | 2011-01-26 | 日本リライアンス株式会社 | アーク放電抑止装置および方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4172020A (en) * | 1978-05-24 | 1979-10-23 | Gould Inc. | Method and apparatus for monitoring and controlling sputter deposition processes |
| JPS559746A (en) * | 1978-07-05 | 1980-01-23 | Inoue Japax Res Inc | Device for discrimination of microorganism in biological treatment system |
| JPS60187675A (ja) * | 1984-03-07 | 1985-09-25 | Jeol Ltd | 高周波プラズマ発生装置 |
| JPS60251184A (ja) * | 1984-05-25 | 1985-12-11 | ベイパー・テクノロジーズ・インコーポレイテッド | 基体をコ−テイングする方法 |
-
1987
- 1987-04-20 JP JP62096994A patent/JP2605279B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11418018B2 (en) | 2017-02-14 | 2022-08-16 | Panasonic Intellectual Property Management Co., Ltd. | Arc detection circuit, switch system, power conditioner system and arc detection method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63262458A (ja) | 1988-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070279009A1 (en) | Power supply apparatus and high-frequency circuit system | |
| JP2605279B2 (ja) | 直流電源装置 | |
| US20020175636A1 (en) | Discharge lamp lighting device | |
| JPH08222398A (ja) | 成膜装置用異常放電抑制装置 | |
| US6650553B2 (en) | Isolated switching power supply having volt-second clamping circuit | |
| US7315134B2 (en) | Power supply for a high voltage device | |
| JPS63265515A (ja) | 直流電源装置 | |
| JPH0564032B2 (ja) | ||
| JPH0611473Y2 (ja) | 直流電源の短絡検知装置 | |
| US6826060B2 (en) | Power supply apparatus | |
| JP3460221B2 (ja) | 電気集塵装置のグロー放電防止方法 | |
| JPS6247134B2 (ja) | ||
| JPH073796Y2 (ja) | 異常短絡保護回路 | |
| JP4384161B2 (ja) | 電源装置 | |
| EP0147473B1 (en) | Power source for electrical discharge machining | |
| JPH073797Y2 (ja) | 異常短絡保護回路 | |
| JPS63277416A (ja) | ア−ク発生計数カウンタを有する直流高圧電源 | |
| JPH073795Y2 (ja) | 異常短絡保護回路 | |
| JPH0127426Y2 (ja) | ||
| JPH11178321A (ja) | 半導体電力変換装置 | |
| JP2849885B2 (ja) | パルス電源装置 | |
| JP2797495B2 (ja) | スイッチング電源の異常検出回路 | |
| JP2803164B2 (ja) | アブゾーバ回路 | |
| JP2000134924A (ja) | 電源回路 | |
| JP2001295042A (ja) | スパッタリング装置 |